JP2007502015A - マルチチップ回路モジュールおよびその製造法 - Google Patents

マルチチップ回路モジュールおよびその製造法 Download PDF

Info

Publication number
JP2007502015A
JP2007502015A JP2006522216A JP2006522216A JP2007502015A JP 2007502015 A JP2007502015 A JP 2007502015A JP 2006522216 A JP2006522216 A JP 2006522216A JP 2006522216 A JP2006522216 A JP 2006522216A JP 2007502015 A JP2007502015 A JP 2007502015A
Authority
JP
Japan
Prior art keywords
carrier substrate
circuit module
substrate
semiconductor chip
filling material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006522216A
Other languages
English (en)
Inventor
ヘイエン、ヨハン
ヤコブ、アルネ・エフ．
Original Assignee
テヒニシェ・ウニベルジテート・ブラウンシュバイク・カロロ−ビルヘルミナ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テヒニシェ・ウニベルジテート・ブラウンシュバイク・カロロ−ビルヘルミナ filed Critical テヒニシェ・ウニベルジテート・ブラウンシュバイク・カロロ−ビルヘルミナ
Publication of JP2007502015A publication Critical patent/JP2007502015A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】
【解決手段】 本発明は、メイン基板(9)と、メイン基板に取り付けられ且つメイン基板と電気的に接触されている少なくとも１つの担体基板(1)と、担体基板に設けられ且つ担体基板と電気的に接触された少なくとも１つの半導体チップ(5)とを具備するマルチチップ回路モジュールに関する。担体基板は少なくとも１つの半導体チップを受ける少なくとも１つのキャビティ−(4)を取リ付け面において有する。キャビティ−は、半導体チップに関連するバンプ(7)のための接続コンタクト(6)を有する。少なくとも１つの半導体チップはフリップチップ技術を用いてバンプによって接続コンタクトに載置されている。担体基板の取り付け面(3)はメイン基板の接触面(10)上に配置されている。充填材料(11)はメイン基板の接触面と担体基板の取り付け面との間に設けられている。
【選択図】 図３

Description

本発明は、メイン基板と、このメイン基板に取り付けられており且つメイン基板と電気的に接触されている少なくとも１つの担体基板と、この担体基板に設けられており且つ担体基板と電気的に接触されている少なくとも１つの半導体チップとを具備するマルチチップ回路モジュールに関する。担体基板は、取り付け面に、少なくとも１つの半導体チップを受け入れるための少なくとも１つのキャビティ−を有し、このキャビティ−には半導体チップの関連するバンプのための接続コンタクトが設けられており、少なくとも１つの半導体チップは、フリップチップ技術で、バンプによって接続コンタクト上に取り付けられており、担体基板の取り付け面は、メイン基板の接触面に付けられており、充填材料が、メイン基板の接触面と担体基板の取り付け面との間に設けられている。
更に、本発明は、このようなマルチチップ回路モジュールを製造する方法に関する。
マルチチップ回路モジュールは、例えばDE 100 11 005 A1およびDE 100 41 770 A1から公知である。取分け、１００ＧＨｚまでの周波数範囲にある高周波数回路は、このようなマルチチップ回路モジュールの形で実現される。この場合、マルチチップ回路モジュールは、ワイヤボンディング技術またはフリップチップ技術で個々の半導体チップが取り付けられた担体基板からなる。適する半導体チップは、例えばモノリシックミリ波集積回路ＭＭＩＣであり得る。更に、担体基板は、受動回路構成要素を、例えば、担体基板の表面にまたはより奥の面に有することができる。高周波での使用のために、担体基板は、例えば、低温共焼成セラミックＬＴＣＣのような多層セラミックであることが可能である。
そして、受動および能動回路構成要素を有する担体基板は、更なる基板、メイン基板上に統合されるサブモジュールを形成する。これらのサブモジュールは、メイン基板に電気的に接触されており、従って互いに接触されている。
担体基板をメイン基板と接触させるために、例えばボールグリッドアレイＢＧＡ接続技術が、DE 199 31 004 A1から公知である。
続いて、マルチチップ回路モジュールは、DE 101 16 510 A1に開示のように、絶縁性の充填材料で封入され、あるいは、DE 100 59 688 A1に記載のように、金属ハウジングで遮蔽される。
EP 0 900 477 B1には、担体基板がフリップチップ技術でメイン基板上に取り付けられた表面波フィルタを有する電子構成要素が記載されている。担体基板とメイン基板との間の接続領域に離れて面する担体基板の側面に、メイン基板に向かって、金属製の保護層が直接付されている。それ故に、メイン基板に関して密なシールが形成されている。
接続コンタクトに接続されるバンプを用いて半導体チップを担体基板へ、および担体基板をメイン基板へ電気的に接触させるためのフリップチップ技術は、例えば、DE 100 41 695 A1、DE 100 43 450 A1およびDE 100 29 255 A1に記載されている。
マルチチップ回路モジュールを遮蔽するために、追加の作業工程が必要であることは、欠点である。
DE 196 40 192 A1には、集積回路と基板とを金属的に接続するための半田粒子を記載した異方性導電接着剤を用いて、集積回路を基板にバンプなしにフリップチップ式に取り付ける方法が記載されている。
特開2003-174141は、半導体チップが、担体基板のキャビティ−に設けられた接続コンタクトへ担体基板の面で導かれるバンプに接続されたマルチチップ回路モジュールを開示する。担体基板の取り付け面は、間の充填材料によって、メイン基板の接触面に接続されている。このため、半導体チップは封入されている。担体基板とメイン基板の間の電気的接触は、キャビティ−を介してなされる。
本発明の課題は、従来の技術より安価であり且つ同時に集積度がより高く且つよりコンパクトな構造を有する、改善されたマルチチップ回路モジュールを製造することである。
本発明の課題は、このようなマルチチップ回路モジュールの、改善された製造方法を提供することでもある。
上記課題は、総括的なマルチチップ回路モジュールにより、本発明に基づいて、担体基板が多層であり、複数の層を横切って延びている複数の接続線を有することによって、解決される。担体基板の多層構造が、例えば配線、フィルタおよびバイアスネットワークのための、マルチチップ回路モジュールの受動集積のためにのみ用いられることが好ましい。
更に、上記課題は、総括的な記載の方法で、本発明に基づいて、以下の工程によって解決される。
ａ）少なくとも１つの半導体チップを、これらの半導体チップのために担体基板の取り付け面に形成された複数のキャビティ−へ入れること、
ｂ）複数のキャビティ−に設けられた複数の接続コンタクトに載置されている、半導体チップのバンプと接触することによって、少なくとも１つの半導体チップをフリップチップ技術で取り付けること、
ｃ）充填材料の層をメイン基板の接触面に付けること、
ｄ）取り付け面を有する担体基板を、メイン基板の接触面に取り付けること。
組立・接続技術における作業工程の数は、標準技術を用いて、マルチチップ回路モジュールの従来の製造法と比較して減じられる。従って、マルチチップ回路モジュールは比較的安価に製造され、キャビティ−に基づいて、より集積度が高く且つよりコンパクトな構造を有する。
充填材料は異方性導電材料、例えば異方性導電ペーストまたは異方性導電フィルムであることが好ましい。これによれば、マルチチップ回路モジュールの被覆および遮蔽が実現されるのみではない。そうではなく、同一の作業工程で、更に、担体基板とメイン基板の間のすべての接続がなされる。充填材料の異方性によって、隣り合った複数のワイヤの絶縁が保証される。
この場合、充填材料は、塗布の厚みの方向にすなわちメインボートから担体基板への方向に導電する。一方、表面では、異方性充填材料は、絶縁を行なう。
充填材料は複数のキャビティ−の中間空間を完全に充填しないことが意図される。その目的は、充填材料による半導体チップの表面およびバンプの濡れを防止するためである。それ故に、電気特性の変化が出来るだけ回避される。
以下、添付した図面を参照して本発明を実例で詳述する。
図１は複数の導電路２を有する多層の担体基板１の略図を示す。担体基板１の取り付け面３には、矩形の溝の形の複数のキャビティ−４が設けられており、これらのキャビティ−へは、半導体チップ５が挿入されることができる。キャビティ−４内には、半導体チップ５の下面に設けられた、バンプ７のための対応する複数の接続コンタクト６が設けられている。バンプ７および接続コンタクト６によって、既知のフリップチップ技術を用いて、キャビティ−４内の半導体チップ５と電気的な接触がなされる。多層の担体基板１を安価に実現することとして、特に、キャビティ−４の形成との関連で、ＬＴＣＣ（低温共焼成セラミック）技術が好ましい。
取り付け面３と反対側に位置している、担体基板１の下面には、プレーナ・アンテナ装置８、例えばパッチアンテナが設けられている。このような構造が今や可能である。何故ならば、担体基板１が、取り付け面３によってメイン基板に取り付けられることが可能となったからである。
垂直の導電路２は、担体基板１の複数の層を横切って延びている、ＨＦ信号およびＤＣ信号のための接続線である。導電路２は、例えば、少なくとも１つの導体および場合によっては少なくとも１つの付加的な遮蔽型のリードスルーを具備することができる。この垂直方向の配線は中空導体技術でも実施されることができる。この場合、垂直方向の層間接続部は中空導体の導電性の壁を形成する。
図２は、図１に示した担体基板１に対し１８０°回転されている担体基板１を、メイン基板９に組み合わせる方法工程を示す。
メイン基板９の接触面１０に、異方性導電フィルムの、異方性導電ペーストのまたは等方性導電接着層の形の充填材料１１が付けられる。
そして、担体基板１は、取り付け面３を、充填材料１１を有する接触面１０上にして押圧される。このとき、半導体チップ５は、フリップチップ技術で既に担体基板１と電気的に接触されている。半導体チップと電気的に接触するための導電路２は、多層の担体基板１の中を通って取り付け面３の表面へ延びており、担体基板１が充填材料１１によってメイン基板９と接着されるとき、メイン基板９内の対応する導電路１２と電気的に接続される。
図３は、担体基板１およびメイン基板９からなる、対応する完成したマルチチップ回路モジュールを、組み合わせた状態で示す。充填材料１１の層の厚さの方向にすなわち担体基板１からメイン基板９への方向に導電しており且つ充填材料１１の面の方向に絶縁する異方性導電充填材料１１を用いることによって、導電路２、１２の電気的接続が自動的に形成される。等方性導電充填材料１１の場合、取り付け面３に設けられた導電路２、１２は短絡される。それ故に、配線は取り付け面３に設けられない方がよい。しかし、被覆および排熱は依然として与えられている。
担体基板１の、半導体チップ５を維持する取り付け面３を、メイン基板９に固定する、従来のマルチチップ回路モジュールと比べて逆の方法によって、１つの作業工程で、被覆が達成される。しかし、この被覆はマルチチップ回路モジュールの高周波特性に影響を与えない。更に、半導体チップ５に生じる損失熱が直にメイン基板９へ運び出される。それ故に、損失熱を運び出すための、場所を取る、追加の層間接続部は不要である。
担体基板１を標準的な位置決め装置によって降下する際に複数のキャビティ−４の中間空間の完全な充填が避けられるように、充填材料１１の層の厚さを選択することによって、複数のバンプ７を有するチップの表面が充填材料１１で濡れることなく、半導体チップの封止を達成することができる。充填材料１１の最終的な硬化の後に、永続的な、故障のないカプセル化および被覆が保証される。
メイン基板９は、充填材料１１の選択および所望される使用に応じて、単層または多層の基板材料または金属プレートであってもよい。
故障のないカプセルおよび良好な排熱のみが達成されることが意図されるときは、金属プレートが好ましい。より複雑な構造のためには、メイン基板９が、同様に、多層の基板および場合によっては構造化された金属プレートからの任意の組合せであってもよい。
マルチチップ回路モジュールを適切な雰囲気の中で製造することによって、キャビティ−４には、空気のみならず、任意の（不活性）ガスが封入されることができる。
図１は担体基板および半導体チップを横断面図で略示する。 図２は電気的に接触された半導体チップを有し、メイン基板に装着するために１８０°回転された担体基板の、その略図を、横断面図で示す。 図３はメイン基板に装着された担体基板を有するマルチチップ回路モジュールの略図を、横断面図で示す。

Claims (11)

  1. メイン基板（９）と、前記メイン基板（９）に取り付けられており且つ前記メイン基板（９）と電気的に接触されている少なくとも１つの担体基板（１）と、前記担体基板（１）上に設けられており且つ前記担体基板（１）と電気的に接触されている少なくとも１つの半導体チップ（５）とを具備し、
    前記担体基板（１）は、取り付け面に、少なくとも１つの半導体チップ（５）を受け入れるための少なくとも１つのキャビティ−（４）を有し、
    前記キャビティ−（４）には、前記半導体チップ（５）の割り当てられたバンプ（７）のための接続コンタクト（６）が設けられており、
    前記少なくとも１つの半導体チップ（５）は、フリップチップ技術で、前記バンプ（７）によって前記接続コンタクト（６）に取り付けられており、
    前記担体基板（１）の前記取り付け面（３）は、前記メイン基板（９）の接触面（１０）に付けられており、充填材料（１１）は、前記メイン基板（９）の前記接触面（１０）と、前記担体基板（１）の前記取り付け面（３）との間に設けられてなるマルチチップ回路モジュールにおいて、
    前記担体基板（１）は多層であり、複数の層を横切って延びている複数の導電路（２）を有し、前記充填材料（１１）は前記接続コンタクト（６）およびバンプ（７）を取り囲むことなく前記キャビティ−（４）内で前記半導体チップ（５）の裏面と接触することを特徴とするマルチチップ回路モジュール。
  2. 前記充填材料（１１）は異方性導電材料であり、例えば、異方性導電ペーストまたは異方性導電フィルムであることを特徴とする請求項１に記載のマルチチップ回路モジュール。
  3. 前記充填材料（１１）は、前記複数のキャビティ−（４）の中間空間を完全に充填しないことを特徴とする請求項１または２に記載のマルチチップ回路モジュール。
  4. 前記担体基板（１）の複数の導電路（２）は、前記取り付け面（３）へ延びており、信号送信、排熱、封入および遮蔽を互いに並行的に行なうために、前記メイン基板（９）の導電路（１２）に電気的および機械的に接続されていることを特徴とする請求項１乃至３のいずれか１に記載のマルチチップ回路モジュール。
  5. 前記担体基板（１）の、前記取り付け面（３）と反対側にある下面上に設けられたプレーナ・アンテナ装置（８）を具備することを特徴とする請求項１乃至４のいずれか１に記載のマルチチップ回路モジュール。
  6. 前記担体基板（１）は、多層セラミックであり、特に低温共焼成セラミック（ＬＴＣＣ）であることを特徴とする請求項１乃至５のいずれか１に記載のマルチチップ回路モジュール。
  7. ａ）前記少なくとも１つの半導体チップ（５）を、これらの半導体チップ（３）のために前記担体基板（１）の取り付け面（３）に形成された複数のキャビティ−（４）へ入れることと、
    ｂ）前記複数のキャビティ−（４）に設けられた複数の接続コンタクト（６）に載置されている、前記半導体チップ（５）のバンプ（７）と接触させることによって、前記少なくとも１つの半導体チップ（５）をフリップチップ技術で取り付けることと、
    ｃ）前記充填材料の層（１１）を前記メイン基板（９）の前記接触面（１０）に付けることと、
    ｄ）前記取り付け面（３）を有する前記担体基板（１）を、前記メイン基板（９）の前記接触面（１０）に取り付けることと、
    を有する、請求項１乃至６のいずれか１に記載のマルチチップ回路モジュールの製造方法。
  8. 異方性導電充填材料（１１）、特にペーストまたはフィルムを、前記充填材料（１１）として、前記接触面に付けることを特徴とする請求項７に記載の方法。
  9. 前記充填材料層（１１）を、前記キャビティ−（４）の中間空間が前記充填材料（１１）で完全に充填されないほどに適切な層の厚さに付けることを特徴とする請求項７または８に記載の方法。
  10. 前記担体基板（１）の複数の層を横切って延び且つ前記取り付け面（３）へ延びている複数の導電路（２）を、前記メイン基板（９）の複数の導電路（１２）と電気的に接続することを特徴とする請求項７乃至９のいずれか１に記載の方法。
  11. ガスを前記キャビティ−（４）に封入するためにガス雰囲気中で製造することを特徴とする請求項７乃至１０のいずれか１に記載の方法。
JP2006522216A 2003-08-07 2004-07-20 マルチチップ回路モジュールおよびその製造法 Pending JP2007502015A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10336171A DE10336171B3 (de) 2003-08-07 2003-08-07 Multichip-Schaltungsmodul und Verfahren zur Herstellung hierzu
PCT/DE2004/001576 WO2005015632A1 (de) 2003-08-07 2004-07-20 Multichip-schaltungsmodul und verfahren zur herstellung hierzu

Publications (1)

Publication Number Publication Date
JP2007502015A true JP2007502015A (ja) 2007-02-01

Family

ID=34042156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006522216A Pending JP2007502015A (ja) 2003-08-07 2004-07-20 マルチチップ回路モジュールおよびその製造法

Country Status (6)

Country Link
US (1) US7358604B2 (ja)
EP (1) EP1652232B1 (ja)
JP (1) JP2007502015A (ja)
AT (1) ATE377843T1 (ja)
DE (2) DE10336171B3 (ja)
WO (1) WO2005015632A1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100718613B1 (ko) * 2001-10-22 2007-05-16 애플 인크. 호스트 컴퓨터와 미디어 플레이어의 미디어 내용 동기화 방법
US20030167318A1 (en) * 2001-10-22 2003-09-04 Apple Computer, Inc. Intelligent synchronization of media player with host computer
US11314378B2 (en) 2005-01-07 2022-04-26 Apple Inc. Persistent group of media items for a media device
US7928591B2 (en) * 2005-02-11 2011-04-19 Wintec Industries, Inc. Apparatus and method for predetermined component placement to a target platform
US20070187844A1 (en) 2006-02-10 2007-08-16 Wintec Industries, Inc. Electronic assembly with detachable components
US7864113B2 (en) * 2005-03-31 2011-01-04 Georgia Tech Research Corporation Module, filter, and antenna technology for millimeter waves multi-gigabits wireless systems
DE102006023123B4 (de) * 2005-06-01 2011-01-13 Infineon Technologies Ag Abstandserfassungsradar für Fahrzeuge mit einem Halbleitermodul mit Komponenten für Höchstfrequenztechnik in Kunststoffgehäuse und Verfahren zur Herstellung eines Halbleitermoduls mit Komponenten für ein Abstandserfassungsradar für Fahrzeuge in einem Kunststoffgehäuse
DE102005062344B4 (de) 2005-12-23 2010-08-19 Infineon Technologies Ag Halbleiterbauteil für Hochfrequenzanwendungen und Verfahren zur Herstellung eines derartigen Halbleiterbauteils
US20110222253A1 (en) * 2006-02-10 2011-09-15 Kong-Chen Chen Electronic assembly with detachable components
US20110223695A1 (en) * 2006-02-10 2011-09-15 Kong-Chen Chen Electronic assembly with detachable components
DE112007000316T5 (de) * 2006-02-10 2008-12-11 Wintec Industries, Inc., Fremont Elektronische Baugruppe mit ablösbaren Bauelementen
US20110222252A1 (en) * 2006-02-10 2011-09-15 Kong-Chen Chen Electronic assembly with detachable components
US20110228506A1 (en) * 2006-02-10 2011-09-22 Kong-Chen Chen Electronic assembly with detachable components
US9713258B2 (en) * 2006-04-27 2017-07-18 International Business Machines Corporation Integrated circuit chip packaging
US20080168525A1 (en) * 2007-01-07 2008-07-10 David Heller Background Data Transmission between Media Device and Host Device
US10083184B2 (en) 2007-01-07 2018-09-25 Apple Inc. Widget synchronization in accordance with synchronization preferences
DE102007056269A1 (de) 2007-10-22 2009-04-23 Rohde & Schwarz Gmbh & Co. Kg Gekühltes Multichipmodul
US8144674B2 (en) * 2008-03-27 2012-03-27 Broadcom Corporation Method and system for inter-PCB communications with wireline control
US8494030B2 (en) * 2008-06-19 2013-07-23 Broadcom Corporation Method and system for 60 GHz wireless clock distribution
US8106829B2 (en) * 2007-12-12 2012-01-31 Broadcom Corporation Method and system for an integrated antenna and antenna management
US8583197B2 (en) * 2007-12-12 2013-11-12 Broadcom Corporation Method and system for sharing antennas for high frequency and low frequency applications
US7911388B2 (en) * 2007-12-12 2011-03-22 Broadcom Corporation Method and system for configurable antenna in an integrated circuit package
US8160498B2 (en) * 2007-12-12 2012-04-17 Broadcom Corporation Method and system for portable data storage with integrated 60 GHz radio
US7880677B2 (en) * 2007-12-12 2011-02-01 Broadcom Corporation Method and system for a phased array antenna embedded in an integrated circuit package
US8855093B2 (en) * 2007-12-12 2014-10-07 Broadcom Corporation Method and system for chip-to-chip communications with wireline control
US8064936B2 (en) * 2008-02-28 2011-11-22 Broadcom Corporation Method and system for a multistandard proxy
US8086190B2 (en) * 2008-03-27 2011-12-27 Broadcom Corporation Method and system for reconfigurable devices for multi-frequency coexistence
US8116676B2 (en) * 2008-05-07 2012-02-14 Broadcom Corporation Method and system for inter IC communications utilizing a spatial multi-link repeater
KR20120035394A (ko) * 2010-10-05 2012-04-16 삼성전자주식회사 수직구조의 전송선로 트랜지션 및 랜드 그리드 어레이 접합를 이용한 단일 칩 패키지를 위한 장치
CN104470230A (zh) * 2014-12-22 2015-03-25 联想(北京)有限公司 电路装置、形成电路的方法及装置
DE102016102742A1 (de) * 2016-02-17 2017-08-17 Snaptrack, Inc. HF-Frontend für ein Automobilradarsystem
US10130302B2 (en) 2016-06-29 2018-11-20 International Business Machines Corporation Via and trench filling using injection molded soldering
US10431868B2 (en) * 2017-05-24 2019-10-01 Plume Design, Inc. Antenna structure incorporated in heat spreader, heat sink, and cooling fins
DE102018102144A1 (de) 2018-01-31 2019-08-01 Tdk Electronics Ag Elektronisches Bauelement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321567A (ja) * 1995-03-20 1996-12-03 Matsushita Electron Corp 高周波集積回路装置およびその製造方法
JPH0936271A (ja) * 1995-07-18 1997-02-07 Ibiden Co Ltd 半導体パッケージ
JP2003060523A (ja) * 2001-08-09 2003-02-28 Tdk Corp 無線通信モジュール

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2647194B2 (ja) * 1989-04-17 1997-08-27 住友電気工業株式会社 半導体用パッケージの封止方法
WO1997045955A1 (de) * 1996-05-24 1997-12-04 Siemens Matsushita Components Gmbh & Co. Kg Elektronisches bauelement, insbesondere mit akustischen oberflächenwellen arbeitendes bauelement - ofw-bauelement
DE19640192A1 (de) * 1996-09-30 1998-04-02 Bosch Gmbh Robert Verfahren zur Flip-Chip-Montage
US5838063A (en) * 1996-11-08 1998-11-17 W. L. Gore & Associates Method of increasing package reliability using package lids with plane CTE gradients
DE19740330A1 (de) * 1997-09-13 1999-03-25 Bosch Gmbh Robert Trägerplatte für Mikrohybridschaltungen
JP3496752B2 (ja) * 1998-02-19 2004-02-16 シャープ株式会社 マイクロ波・ミリ波装置
DE10011005B4 (de) * 1999-07-01 2004-03-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Multi-Chip-Modul und Verfahren zum Herstellen eines Multi-Chip-Moduls
DE19931004C2 (de) * 1999-07-05 2002-02-07 Tyco Electronics Logistics Ag Chipmodul, insbesondere BGA-Package, mit einem Interconnect zur stressfreien Lötverbindung mit einer Leiterplatte
JP3820823B2 (ja) * 1999-12-02 2006-09-13 株式会社村田製作所 ケース基板の製造方法及び圧電共振部品
DE10029255A1 (de) * 2000-06-14 2001-12-20 Orient Semiconductor Elect Ltd Verfahren für die Montage von Chips in Flip-Chip-Technik-Prozessen
DE10041770A1 (de) * 2000-08-25 2002-03-07 Siemens Ag Substrat und Modul
DE10041695A1 (de) * 2000-08-24 2002-03-07 Orient Semiconductor Elect Ltd Kapselungskonstruktion für einen mit einem Chip und mit einer Unterlage verbundenen Flip-Chip
DE10043450A1 (de) * 2000-09-04 2002-03-14 Orient Semiconductor Elect Ltd Verbessertes Verfahren zum Montieren von Chips in Flip-Chip-Technik-Prozessen
DE10116510A1 (de) * 2000-11-27 2002-05-29 Orient Semiconductor Elect Ltd Ultradünnfilm-Kapselung
JP3816359B2 (ja) * 2001-06-29 2006-08-30 アルプス電気株式会社 プラズマ処理装置およびプラズマ処理システム
JP4040389B2 (ja) 2001-09-27 2008-01-30 大日本印刷株式会社 半導体装置の製造方法
JP3890947B2 (ja) * 2001-10-17 2007-03-07 松下電器産業株式会社 高周波半導体装置
US6724079B2 (en) * 2002-01-04 2004-04-20 Motorola, Inc. Wire bond-less electronic component for use with an external circuit and method of manufacture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321567A (ja) * 1995-03-20 1996-12-03 Matsushita Electron Corp 高周波集積回路装置およびその製造方法
JPH0936271A (ja) * 1995-07-18 1997-02-07 Ibiden Co Ltd 半導体パッケージ
JP2003060523A (ja) * 2001-08-09 2003-02-28 Tdk Corp 無線通信モジュール

Also Published As

Publication number Publication date
EP1652232B1 (de) 2007-11-07
DE502004005445D1 (de) 2007-12-20
ATE377843T1 (de) 2007-11-15
EP1652232A1 (de) 2006-05-03
US20070013051A1 (en) 2007-01-18
WO2005015632A1 (de) 2005-02-17
DE10336171B3 (de) 2005-02-10
US7358604B2 (en) 2008-04-15

Similar Documents

Publication Publication Date Title
JP2007502015A (ja) マルチチップ回路モジュールおよびその製造法
US7268426B2 (en) High-frequency chip packages
US7176506B2 (en) High frequency chip packages with connecting elements
JP2755252B2 (ja) 半導体装置用パッケージ及び半導体装置
CN1716587B (zh) 内插器及其制造方法以及使用该内插器的半导体器件
US6320257B1 (en) Chip packaging technique
US6951773B2 (en) Chip packaging structure and manufacturing process thereof
US5796164A (en) Packaging and interconnect system for integrated circuits
US20080315396A1 (en) Mold compound circuit structure for enhanced electrical and thermal performance
US20070053167A1 (en) Electronic circuit module and manufacturing method thereof
US8102041B2 (en) Integrated circuit package
JP4504204B2 (ja) 接続要素を有する高周波チップパッケージ
TWI725426B (zh) 半導體裝置
CN112701115B (zh) 一种射频前端模块的三维异质集成封装结构及其制作方法
CN112349691A (zh) 一种气密高导热lcp封装基板、制造方法及多芯片系统级封装结构
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
CN100472780C (zh) 电子零部件及其制造方法
KR100272069B1 (ko) 전자장치의 패키지화 방법 및 전자장치 패키지
JP2003179181A (ja) 樹脂製配線基板
CN112820694B (zh) 一种芯片屏蔽与气密封装方法和封装结构
JPH05501332A (ja) ハイブリッドモジュールの電子実装
RU2498454C1 (ru) Способ изготовления свч трехмерного модуля
US20110169162A1 (en) Integrated Circuit Module and Multichip Circuit Module Comprising an Integrated Circuit Module of This Type
JP4356196B2 (ja) 半導体装置組立体
US20240194546A1 (en) Half bridge ceramic hermetic package structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100630

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110104