DE10041695A1 - Kapselungskonstruktion für einen mit einem Chip und mit einer Unterlage verbundenen Flip-Chip - Google Patents

Kapselungskonstruktion für einen mit einem Chip und mit einer Unterlage verbundenen Flip-Chip

Info

Publication number
DE10041695A1
DE10041695A1 DE10041695A DE10041695A DE10041695A1 DE 10041695 A1 DE10041695 A1 DE 10041695A1 DE 10041695 A DE10041695 A DE 10041695A DE 10041695 A DE10041695 A DE 10041695A DE 10041695 A1 DE10041695 A1 DE 10041695A1
Authority
DE
Germany
Prior art keywords
chip
base
substrate
flip
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10041695A
Other languages
English (en)
Inventor
Xie Wan Le
Chuang Yung Cheng
Huang Ning
Chen Hui Pin
Chiang Hua Wen
Chang Chuang Ming
Tu Feng Chang
Huang Fu Yu
Chang Hsuan Jui
Hu Chia Chieh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orient Semiconductor Electronics Ltd
Original Assignee
Orient Semiconductor Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Orient Semiconductor Electronics Ltd filed Critical Orient Semiconductor Electronics Ltd
Priority to DE10041695A priority Critical patent/DE10041695A1/de
Publication of DE10041695A1 publication Critical patent/DE10041695A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

Es wird eine Kapselungskonstruktion für einen mit einem Flip-Chip (23) und mit einer Unterlage (21) verbundenen Chip (22) offenbart. Es wird das Flip-Chip-Verfahren verwendet, wobei zunächst ein Chip (22) auf einer Unterlage (21) angeklebt wird, während hierauf ein weiterer Chip (22) angeklebt und die Konstruktion hierauf gekapselt wird. Die üblicherweise verwendete Unterlage (21) ist der Leiterrahmen (211) des Substrats, wobei zum Ankleben eines Chips (22) auf der Unterlage (21) ein Flachpackungsverfahren verwendet wird, während in dem Flip-Chip-Verfahren ein Hilfs-Chip (23) mit vorstehenden Blöcken zum Ankleben des Hilfs-Chips (23) auf dem Chip (22) verwendet wird, wobei er gleichzeitig quer auf der Unterlage (21) angeklebt wird. Durch Stapeln einer Unterlage (21), eines Chips (22) und eines weiteren Chips (23) wird ein Gehäuse erhalten.

Description

Die Erfindung betrifft das Gebiet der Kapselungskonstruktionen für Halblei­ terchips und insbesondere eine Kapselungskonstruktion für einen mit einem Chip und mit einer Unterlage verbundenen Flip-Chip.
Die Entwicklung der Kapselungstechnologie für integrierte Schaltungen (ICs) folgt der Entwicklung des Entwurfs und der Herstellung der ICs. Angesichts der Entwicklung der IC-Technologie wächst der Integrationsgrad schrittweise an, wobei die Anzahl der Anschlußstifte der Leiter (Signal, Stromquelle, Masse) ebenfalls wächst. Außerdem werden immer mehr Funktionen auf ei­ nem einzigen Chip integriert, wobei sich die Größe des Chips angesichts des Halbleiterherstellungsverfahrens tendenziell verringert. Im Ergebnis kann die herkömmliche elektronische Kapselungstechnologie die Anforderung der fortgeschrittenen IC-Entwicklung nicht befriedigen. Somit verwenden die Hersteller eine geeignete Kapselungstechnologie wie etwa die Flip-Chip- Technologie, die Kugelgitteranordnungs-Technologie (BGA-Technologie), die Chipgrößen/Skalengehäuse-Technologie (CSP-Technologie) und die Mehr­ chip-Baugruppen-Technologie.
Um die Verarbeitungsgeschwindigkeit zu erhöhen, verwendet der Hersteller in der Praxis das (in Fig. 1 gezeigte) Kombinationskapselungsverfahren. Auf einer Unterlage 11 befindet sich z. B. ein Leiterrahmen (110) mit einem daran angebrachten Haupt-Chip 12, wobei ein Golddraht (Au-Draht) 121 als Draht­ kontaktierung verwendet wird, so daß der Haupt-Chip 12 und der Leiterrah­ men 110 elektrisch verbunden sind. Die obere Schicht des Haupt-Chips 12 wird mit dem Flip-Chip-Verfahren mit einem Hilfs-Chip 13 abgedeckt.
Hierauf wird eine Kunstharzverbindung 14 verwendet, die die gesamte Kon­ struktion zu einer Baugruppe kapselt. Dieses Verfahren kann die Geschwin­ digkeit des Signalaustauschs verbessern, wobei die gesamte Kapselungsbau­ gruppe jedoch zu voluminös ist. Selbst wenn der Golddraht mit der Low- Loop-Konstruktion kontaktiert wird, ist das Gesamtvolumen zu groß. Ange­ sichts der tragbaren elektronischen Erzeugnisse, die dünne, leichte und kurze Vorrichtungen mit niedrigem Stromverbrauch erfordern, kann die Dickenan­ forderung in diesem Fall nicht erreicht werden.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Kapselungskonstruktion für einen mit einem Chip und mit einer Unterlage verbundenen Flip-Chip zu schaffen, die die obenerwähnten Nachteile nicht besitzt.
Diese Aufgabe wird erfindungsgemäß gelöst durch eine Kapselungskonstruk­ tion für einen mit einem Chip und mit einer Unterlage verbundenen Flip-Chip nach Anspruch 1. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
Weitere Merkmale und Vorteile der Erfindung werden deutlich beim Lesen der folgenden Beschreibung bevorzugter Ausführungsformen, die auf die Zeichnung Bezug nimmt; es zeigen:
Fig. 1 die bereits erwähnte Querschnittsansicht der herkömmlichen Leiter­ rahmen-Kapselungskonstruktion.
Fig. 2 eine Querschnittsansicht der Leiterrahmen-Unterlagenkonstruktion gemäß der Erfindung;
Fig. 3 eine Querschnittsansicht der Substrat-Unterlagenkonstruktion; und
Fig. 4 eine Querschnittsansicht der Mehrschicht-Kombinationssubstrat- Unterlagenkonstruktion.
Wie in Fig. 2 gezeigt ist, umfaßt die Kapselungskonstruktion des Flip-Chips und der Unterlage im wesentlichen eine Unterlage, einen Klebechip und einen Flip-Chip, wobei die Unterlage ein Leiterrahmen 211 ist, der eine Grundlage zum Halten der Einzelchips schafft, wobei der Haupt-Chip 22 mit dem Ober­ flächenklebe-Flachkapselungsverfahren an dem Leiterrahmen 211 angeklebt ist, während ein Hilfs-Chip 23 mit einem vorstehenden Block mit dem Flip- Chip-Verfahren an dem Haupt-Chip 22 angeklebt ist und gleichzeitig quer an dem Leiterrahmen 211 angeklebt ist. Mit dem Verfahren zum Stapeln der Un­ terlage 21 des Leiterrahmens 211, eines Haupt-Chips 22 und eines Hilfs-Chips 23 wird ein Gehäuse gebildet.
Wie in Fig. 3 gezeigt ist, kann die Unterlage 21 gemäß der Erfindung mit einem anderen Verfahren realisiert werden. Hier ist die Unterlage ein Substrat 311, z. B. eine Polyimidfilm-Schichttstoff-IC-Platine, die als Grundlage zum Halten der einzelnen Chips dient, wobei die elektrisch außen mit der Unterlage verbundene Lötkugel 25 unter der Unterlage eingesetzt ist.
In einem weiteren Verfahren ist die Unterlage der Erfindung, wie in Fig. 4 gezeigt ist, ein Mehrschichtsubstrat 411. Das erste Substrat 4111 wird als die unterste Schicht angeordnet, auf das je nach Anforderung eine Substratschicht 4112 gestapelt wird. Auf der zweiten Substratschicht 411 ist eine Öffnung zum Ankleben des Haupt-Chips 42 vorgesehen. Hierauf wird eine Schicht des obersten Substrats 4113 angeordnet, bei der an derselben Stelle eine Öffnung vorgesehen ist. Die einzelnen Substratschichten 4111, 4112 und 4113 bilden einen abgestuften Querschnitt, wobei der Haupt-Chip 42 an der untersten Schicht angeklebt wird. Hierauf wird der Hilfs-Chip 43 auf der obersten Schicht des Haupt-Chips 42 angeklebt, wobei zunächst der Haupt-Chip 42 und das Substrat 411 mit einem Klebemittel 44 beschichtet werden, während der vorstehende Block 431 des Hilfs-Chips 43 an der zweiten Schicht des Sub­ strats 4112 angeklebt wird, so daß das durch das unterste Substrat 4111, durch den Haupt-Chip 42 und den Chip 43 und durch die dritte Substratschicht der Schichtverbindung gebildete Gesamtgehäuse nicht höher als die Höhe der Kugel ist. Der elektrische Anschluß des obersten Substrats 4113 wird an der Oberseite des obersten Substrats 4113 durch die Lötkugel 45 angebracht.

Claims (5)

1. Kapselungskonstruktion für einen mit einem Chip und mit einer Unter­ lage verbundenen Flip-Chip, wobei zum Ankleben des Chips auf der Unter­ lage und hierauf zum Kapseln die Flip-Chip-Technologie verwendet wird, die die Signalübertragungsgeschwindigkeit erhöht und die Gehäusehöhe wirksam zu verringert, gekennzeichnet durch eine Unterlage (21), einen Haupt-Chip (22) und einen Hilfs-Chip (23), wobei die Unterlage (21) als Grundlage zum Halten der Chips (22, 23) dient, während zum Ankleben eines Chips (22) auf der Unterlage (21) ein Oberflä­ chenklebe-Flachkapselungsverfahren verwendet wird, während der Hilfs-Chip (23) mit den vorstehenden Blöcken in dem Flip-Chip-Verfahren zum Ankle­ ben auf einem Chip (22) und gleichzeitig zum Ankleben quer auf der Unter­ lage (21) verwendet wird, wobei aus der Unterlage (21) und aus den aufeinan­ dergestapelten Chips (22, 23) ein Gehäuse gebildet ist.
2. Konstruktion nach Anspruch 1, dadurch gekennzeichnet, daß die Unter­ lage (21) ein Leiterrahmen (211) ist.
3. Konstruktion nach Anspruch 1, dadurch gekennzeichnet, daß die Unter­ lage (21) ein Schichtstoffsubstrat (311) für eine integrierte Schaltung ist.
4. Konstruktion nach Anspruch 1, wobei die Unterlage (21) ein Mehr­ schicht-Kombinationssubstrat (4111, 4112, 4113) ist.
5. Konstruktion nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß auf das unterste Substrat (4111) ein Substrat (4112) gestapelt ist, wobei eine Öffnung zum Anbringen eines Haupt-Chips (42) auf einem zweiten Sub­ strat (4112) ausgebildet ist, wobei als die oberste Schicht (4113) eine Substrat­ schicht mit einer weiteren Öffnung an einer ähnlichen Stelle wie bei dem zweiten Substrat (4112) vorgesehen ist, wobei die einzelnen Substratschichten (4111, 4112, 4113) einen abgestuften Querschnitt bilden, wobei der Haupt- Chip (42) an der untersten Substratschicht (4111) angeklebt ist, während ein Hilfs-Chip (43) im Flip-Chip-Verfahren verwendet wird, der auf der oberen Schicht des Haupt-Chips (42) aufgeklebt ist, wobei der Hilfs-Chip (43) mit dem äußeren vorstehenden Block (431) auf dem zweiten Substrat (4112) an­ geklebt ist, so daß die Gehäusehöhe des untersten Substrats (4111), des Haupt- Chips (42), des Hilfs-Chips (43) und der dritten Substratschicht (4113) der Schichtverbindung nicht höher als die Höhe der Kugel (45) ist.
DE10041695A 2000-08-24 2000-08-24 Kapselungskonstruktion für einen mit einem Chip und mit einer Unterlage verbundenen Flip-Chip Withdrawn DE10041695A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10041695A DE10041695A1 (de) 2000-08-24 2000-08-24 Kapselungskonstruktion für einen mit einem Chip und mit einer Unterlage verbundenen Flip-Chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10041695A DE10041695A1 (de) 2000-08-24 2000-08-24 Kapselungskonstruktion für einen mit einem Chip und mit einer Unterlage verbundenen Flip-Chip

Publications (1)

Publication Number Publication Date
DE10041695A1 true DE10041695A1 (de) 2002-03-07

Family

ID=7653710

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10041695A Withdrawn DE10041695A1 (de) 2000-08-24 2000-08-24 Kapselungskonstruktion für einen mit einem Chip und mit einer Unterlage verbundenen Flip-Chip

Country Status (1)

Country Link
DE (1) DE10041695A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004057668A3 (en) * 2002-12-20 2004-08-12 Koninkl Philips Electronics Nv Electronic device and method of manufacturing same
DE10336171B3 (de) * 2003-08-07 2005-02-10 Technische Universität Braunschweig Carolo-Wilhelmina Multichip-Schaltungsmodul und Verfahren zur Herstellung hierzu
WO2006032219A1 (de) * 2004-09-23 2006-03-30 Technische Universität Braunschweig Carolo-Wilhelmina Integriertes schaltungsmodul und multichip-schaltungsmodul mit einem solchen integrierten schaltungsmodul
GB2433832A (en) * 2005-07-23 2007-07-04 Filtronic Plc Die package

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004057668A3 (en) * 2002-12-20 2004-08-12 Koninkl Philips Electronics Nv Electronic device and method of manufacturing same
DE10336171B3 (de) * 2003-08-07 2005-02-10 Technische Universität Braunschweig Carolo-Wilhelmina Multichip-Schaltungsmodul und Verfahren zur Herstellung hierzu
US7358604B2 (en) 2003-08-07 2008-04-15 Technische Universitat Braunschweig Carolo-Wilhelmina Multichip circuit module and method for the production thereof
WO2006032219A1 (de) * 2004-09-23 2006-03-30 Technische Universität Braunschweig Carolo-Wilhelmina Integriertes schaltungsmodul und multichip-schaltungsmodul mit einem solchen integrierten schaltungsmodul
GB2433832A (en) * 2005-07-23 2007-07-04 Filtronic Plc Die package
GB2433832B (en) * 2005-07-23 2010-11-17 Filtronic Plc A package for a die

Similar Documents

Publication Publication Date Title
DE60101159T2 (de) Herstellungsmethode eines stapelchip-ic-gehäuses auf scheibenebene
DE102013113469B4 (de) Flip-chip-wafer-level-baueinheiten und diesbezügliches verfahren
TWI533412B (zh) 半導體元件封裝結構及其形成方法
US6281046B1 (en) Method of forming an integrated circuit package at a wafer level
US6388335B1 (en) Integrated circuit package formed at a wafer level
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
US20090127686A1 (en) Stacking die package structure for semiconductor devices and method of the same
DE102007059162A1 (de) Mehrchip-Verpackung und Verfahren zu deren Herstellung
DE102008003156A1 (de) Mehrchip-Packung und Verfahren zu ihrer Ausbildung
DE102009011975B4 (de) Halbleiteranordnung mit einem lagestabilen überdeckten Element
DE102007055403A1 (de) Wafer-Level-Package mit Chipaufnahmehohlraum und Verfahren desselben
DE102008013180A1 (de) Struktur einer Halbleiterbausteinpackung und deren Verfahren
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
JP3622435B2 (ja) 半導体装置とその製造方法
DE10164800A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
EP1649412B1 (de) Chipkarte, chipkartenmodul sowie verfahren zur herstellung eines chipkartenmoduls
DE102013106936A1 (de) Chip-Baustein und Verfahren zu seiner Herstellung
DE102010029550B4 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen
DE19820319A1 (de) Halbleiterbaustein und Verfahren zu seiner Herstellung
DE10394239B4 (de) Verfahren zum Verpacken integrierter Schaltungen und integriertes Schaltungsgehäuse
EP1278243A2 (de) Multichipmodul in COB Bauweise, insbesondere Compact Flash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE10041695A1 (de) Kapselungskonstruktion für einen mit einem Chip und mit einer Unterlage verbundenen Flip-Chip
DE19702186C2 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen
DE10011005A1 (de) Multi-Chip-Modul und Verfahren zum Herstellen eines Multi-Chip-Moduls
DE102005023949B4 (de) Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee