JPH05501332A - ハイブリッドモジュールの電子実装 - Google Patents

ハイブリッドモジュールの電子実装

Info

Publication number
JPH05501332A
JPH05501332A JP2514310A JP51431090A JPH05501332A JP H05501332 A JPH05501332 A JP H05501332A JP 2514310 A JP2514310 A JP 2514310A JP 51431090 A JP51431090 A JP 51431090A JP H05501332 A JPH05501332 A JP H05501332A
Authority
JP
Japan
Prior art keywords
substrate
electronic circuit
hybrid module
electronic
hybrid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2514310A
Other languages
English (en)
Inventor
リグジョリ，ラルフ
ゴールドハマー，カート・アール
Original Assignee
ジーイーシー―マーコニ・エレクトロニック・システムス・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ジーイーシー―マーコニ・エレクトロニック・システムス・コーポレーション filed Critical ジーイーシー―マーコニ・エレクトロニック・システムス・コーポレーション
Publication of JPH05501332A publication Critical patent/JPH05501332A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0091—Housing specially adapted for small components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Casings For Electric Apparatus (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は電子構成部品の実装に関し、より詳しくは高密度、高性能特性の改良 された大型ハイブリッドモジュールに関するものである。
近年、大規模、高速集積回路の開発が急速に進歩している。このため、集積回路 チップのサイズが絶えず増加し、チップに対する入力／出力リード線の要求数が 劇的に増加してきた。同時に、機能密度の増加によって対応するワット損の要求 が増加するという結果となる。これらの開発は一般に望ましいものであるのにも かかわらず問題が生じる。何故ならば、従来の単チツプ実装技術は、高速操作に 適合した相互連絡システムを提供するものでもなく、また新しい集積回路チップ によって生み出される高出力密度で要求される放熱メカニズムを提供するもので もないからである。現在、集積回路チップは、一般に、個々のケース内に実装さ れる。このケースは、次にプリント配線板上に搭載され、該プリント配線板を介 して相互連絡されるものである。これらチップの機能能力と入力／出力端子総数 の増加のため、チップ実装と実装設置に必要な面積は拡大し続けている。典型的 には、２５６人力／出力ピングリッドノドのチップでは、２インチ四方の空間が 必要となる。
集積回路チップの実装サイズが増加するにつれて、チップ間の距離が長く、プリ ント配線板が複雑になり、高速操作性が低下する。実装が大きくなれば、熱通路 も長くなり、面倒な熱的境界をもつようになる。
相互連絡長さの問題を解決するため、半導体工業では厚膜、薄膜の相互連絡技術 を採用したマルチチップの実装を開発しており、そのために個々のチップの実装 は必要で無（なった。更に相互連絡を改良し、またチップを接近して配置する手 段として、チップはしばしば多層細線ポリイミド絶縁体上に搭載される。かくし て、４インチ四方のものと同じ大きさで、単一の密封容器内に１００チ・ノブを 越える数のチップを収容する実装が開発された。
個々のチップを絶縁体に搭載する前にテストするにしても、このテストは、一旦 絶縁体に結合した後は困難である。結線部あるいは電線接続部の電界雑音を探り 針で調べることは、微妙で、容易に見つけられないダメージを生じ、長期にわた る故障を引き起こすかもしれない。密封容器の蓋が閉じられた後に、修理目的で 蓋や不浸透性のコーティングを取り除き、引き続き再封入することは、重大な問 題を引き起こす。
前述した装置による新なる問題は、チップを有機絶縁性物質上に搭載したときに 追加熱インピーダンスがもたらされることであり、そして密封容器内の絶縁物質 からのガス放出の可能性があることである。
マルチチップ実装の代わりとしては、ウェー７１酸化物層の集積化があり、そこ においては直径２インチから４インチのウェーハが密封容器内又は不浸透性の保 護膜の下に搭載されている。このアプローチは、リード線の長さを出来る限り短 くするのに役立つが、生産性が減少し、試験適応性の問題が生じる結果となり、 予想コストは高くなる。
別の最近開発された実装技術は、局部的なパッシベーション（ｐａｓｓｉｖａｔ ｉｏｎ）又は保護膜をもって密封に関しては同等の周囲保護を提供する技術であ る。重量節約とサイズは、この技術の明らかな進歩である。一方、清浄さとイオ ン又は水分の浸透力の点では難問題を抱えている。
それ故、この発明の主要な目的は、全般的なサイズと形状については既定の工業 規格に従う一方、前述した当面の問題を全て解決する安価なチップの実装を提供 することである。
この発明のより詳細な目的は、各々が数百もの人力／出力結線を有した多数の高 速デバイスを相互連絡することが可能な集積回路チップモジュールを提供するこ とである。
この発明のさらなる目的は、適切な放熱メカニズムを備えたモジュールを提供す ることである。
この発明のさらに別の目的は、総計２５００を上回る等何人力／出力パッドと３ 二１の比率よりも少ないシリコン領域の回路基板とを有する、多数の集積回路チ ップのほとんど光を通さない密封実装のモジュールを提供することである。
この発明のよりさらなる目的は、相互連絡システムが、デジタルチ・ノブ同士の ５インチ四方の領域内における１００メガヘルツよりも大きい周波数の信頼性の ある通信を容易なものにし、局部区域がギガヘルツで動作するＧａＡｓ　（ガリ ウムヒ素）チップを利用するラジオ周波数回路構成を供給し得るモジュールを提 供することである。
この発明のよりさらに別の目的は、相互連絡手段が、好ましくないガス放出を密 封容器内に導入しない、モジュールを提供することである。
この発明のよりさらなる目的は、密封した後に高速内部回路電気試験のため２５ ００の入力／出力パッドのいずれもが外側からアクセス可能であり、最低限１０ の開封／封入サイクルを供給し得るように設計された密封容器をもつモジュール を提供することである。
更に、実装の外部遮断能力と電線再加工能力を備えることが望ましむλ。
発明の要約 前述のそして更に他の目的は、以下の構成からなる電子回路のハイブリ・ラドモ ジュールを提供するこの発明の原理によって得られる。この発明は、密封特性と 略平坦で平行な第１、第２の表面を有する第１基板と、該第１基板の前記第１の 表面に搭載された複数の電子構成部品と、略平坦で平行な第１、第２の表面を有 し、該第１の表面が前記第１基板の第２の表面と密着する第２基板と、前記第２ 基板を介して複数の電子構成部品間を連結する相互連絡手段とからなり、前記複 数の電子構成部品は前記第１基板の前記第１の表面の分離された領域内置こグル ープ状に集められ、封入手段は前記第１基板の前記第１の表面上に複数の密封容 器を提供し、各封入容器は前記構成部品を各分離領域内に包囲するものである。
この発明の一つの局面によれば、前記封入手段は前記第１基板の第１表面に密封 的に搭載された複数の密封シールリングを含み、各シールリングはそれぞれの分 離領域を包囲し、複数の密封蓋部材は前記シールリングの各一つ一つにそれぞれ 密封的に結合して、各々の分離領域内に前記電子構成部品を含む複数の密封空間 を提供するものである。
この発明の別の局面によれば、前記第１基板はセラミ・ツクによって形成されて いる。それは混合焼成セラミック（ｃｏ−ｆｉｒｅｄ　ｃｅｒａｍｉｃ）でもよ く、酸化アルミニウム、窒化アルミニウムからなる群より選択されるセラミック である。
この発明のさらなる局面によれば、前記第２基板は液状ポリイミド（ｌｉｑｕｉ ｄｐｏｌｙｉｍｉｄｅ）物質からなる。
この発明のよりさらなる局面によれば、前記相互連絡手段は、前記第１基板の第 １の表面上の複数の導電パッドと、該導電パッドの一つ一つに電子構成部品を電 気的に連結する手段と、前記第１基板の第１の表面から第２の表面に延び、前記 第１基板を貫通して前記導電パッドの一つ一つに接触する複数の金属被覆された 第１のビア（ｖｉａ）と、電子構成部品のリード線間の望ましい連結パターンを 提供するために前記第２基板を介して前記複数の第１のビアと相互連絡する複数 の導電性信号線とを含んでいる。
この発明のより別な局面によれば、前記モジュールは、さらに前記第２基板を貫 通する複数の金属被覆された第２のビアを含み、該複数の第２のビアは、それぞ れ前記複数の第１のビア第１の一つ一つに接触し、前記第２基板の第１の表面か ら第２の表面に延びている。
この発明のまた別の局面によれば、前記第２基板と前記複数の導電性信号線は、 多層鋼ポリイミド基板として合体して形成される。
図面の簡単な説明 前述の説明は、同じ要素を異なった図中で同一符号を付して表した図面に関する 以下の説明によってより容易に明らかになるであろう。
第１図は概略的に示した従来技術の典型的なハイブリッド実装の断面図である。
第２図はこの発明の原理により構成された実装の部分的に分解して示した透視図 である。
第３図は第２図のパッケージの３−３線に沿った概略的に示す一部分解断面図で ある。
第４Ａ図−第４Ｅ図はそれぞれリッド封着構造の別の形状を示す図である。
第５Ａ図−第５Ｇ図は典型的な多層鋼ポリイミド基板製造の工程を概略的に示す 図である。
第６Ａ図−第６Ｈ図は別の多層銅ポリイミド基板製造の工程を概略的に示す図第 １図は参照符号１０によって全体を示された典型的な従来技術のハイブリッドパ ッケージを概略的に示している。パッケージ１０は、ケース１２を含み、該ケー スは典型的にはコバール合金（Ｋｏｖａｒ　ａｌｌｏｙ　商品名）から形成され 、蓋１４が結合されて密封容器を構成している。セラミック基板１６は前記ケー ス１２に結合され、その上には複数の半導体チップ１８が搭載され、該半導体チ ップ１８は従来方法によって基板１６の表面の図示しない信号線に結線されてい る。半導体チップ１８への及びチップ１８からの入力／出力結合を提供するため 適当な信号線がリード線２０に結合されている。該リード線２０はパッケージ１ ０の密封性を保つため、ガラス−金属シール２２を介してケース１２を貫通して いる。そして、前記リード線２０は引き続き行われる印刷配線板へのロウ付は結 合のための前処理がなされる。
前述したタイプのパッケージのよく知られた不都合は、与えられたパッケージサ イズに許されるガラス−金属シールの数が制限されることである。さらに、前記 ガラス−金属シールが密封シール漏れの大きなな原因となることである。別の問 題は、ハイブリッド回路の再加工、修理が困難で、そしてパッケージの封着後に 、試験が制限され、絶縁の欠陥が生ずることである。さらに、回路基板は一般的 に電気的特性が劣ることである。
前に言及した不都合を克服するために、第２図及び第３図に示す大型ハイブリッ ドモジュール実装が開発された。符号２４によって全体を示されたこの実装は二 重の基板アプローチを利用している。後で詳細に説明するように、第１基板は電 子構成部品を搭載し、蓋を取り付け、密封バリヤの一部を提供するのに利用され る。第２基板は、密封閉塞の外側にあり、電子構成部品間の相互連絡を提供する のに利用される。
図示するように、パッケージ２４は、第１基板２６と第２基板２８とを含む。
この発明によれば、第１基板２６は、密封特性が有り、平行な第１の表面３０、 第２の表面３２それぞれをもち、略平面である。第１の表面３ｏはその上に複数 の電子構成部品３４を搭載してあり、該電子構成部品３４は第１表面３ｏの分離 した領域内にグループ状に集められている。前記各領域は表面３ｏの上に密封状 態で搭載されたシールリング３６によって包囲されている。各シールリング３６ に密封蓋部材３８が密封的に結合されている。従って、分離領域内に搭載された 全ての電子構成部品３４は第１基板２６、それぞれのシールリング３６、それぞ れの蓋部材３８によって構成された気密容器内に収容される。
上述したように、第１基板２６は密封バリヤを提供する。望ましくは、基板２６ はセラミックから形成される。より詳しくは、基板２６は実際には金属被覆され た異なる混合焼成セラミック層である。好ましいセラミックは酸化アルミニラ成 要素３４のリード線が電気的に接続される構成要素相互連絡パッド４２と、シー ルリング３６を含む。金属被覆領域間の全ての相互連絡は第２基板２８を介して 達成される。それ故、第１基板２６には第１表面３０から第２表面３２に貫通し て延びる複数の金属被覆されたビア（ｖｉａｓ）　４４がある。これらのビア４ ４は第１表面３０上の金属被覆された領域と電気的に接続されている。実際には 、ビア４４はセラミック基板２６の混合焼成中に形成される。代わりになるもの として、ビアは、焼成前のセラミックをレーザ穴あけし、次いで金属被覆するこ とによって形成可能である。
第２基板２８は、平行な第１の表面４６、第２の表面４８それぞれをもち、略平 面である。第２基板２８の第１平面４６は、第１基板２６の第２表面３２と密着 している。金属被覆された複数の第２ビア５０は、第２基板２８の第１表面４６ から第２表面４８に延び、実際には複数の第１ビア４４の延長である。電子構成 部品３４間の望ましい連結パターンを得るには、第２基板２８に複数の金属被覆 された第２ビア５０のうち適当なビア間の導電信号路を形成する。このようにし て入力／出力コネクタランド４０への連絡を得るため、入力／出力信号線５２が 設けられる。分離領域内の電子構成部品間を連結するために最小の相互連絡長さ の内側領域信号線５４が設けられる。最後に、異なる領域の電子構成部品間を連 結するために、内側領域信号線５６を設ける。
第４Ａ図−第４Ｅ図は表面３０上の金属被覆されたシールリング３６への蓋３８ の結合構造をそれぞれ示している。第４Ａ図はフランジのない深絞りした蓋３８ を示しており、該蓋３８は表面３０上のシールリング３６にロウ付けされている 。第４Ｂ図はフランジ付きの深絞りした蓋３８を示しており、該蓋３８は表面３ ０上のシールリング３６にロウ付けされている。第４Ｃ，４Ｄ、４Ｅ図中、中間 シールリング部材５８．６０，６２はそれぞれシールリング３６にロウ付けされ 、そして共晶ハンダ又はシーム溶接によって蓋３８に結合されている。
第５Ａ図−第５Ｇ図はメッキ・ポスト・ビア方法（ｐｌａｔｅｄ　ｐｏｓｔ　ｖ ｉａ　ｍｅｔｈｏｄ）によって第２基板２８を形成する工程を示している。第５ Ａ図に示すように、まず第１基板２６を準備し、構成部品を搭載する表面３０が 下になるように置く。次いで、第５Ｂ図に示すように表面３２に導電接合層を蒸 着する。第５Ｃ図に示すようにホトレジストを塗布し、ビアバッド（ｖｉａ　ｐ ａｄｓ）をメッキする。第５Ｄ図に示すように前記レジストを除去し、ホトレジ ストを塗布し、ビアボスト（ｖｉａ　ｐｏｓｔｓ）をメッキする。第５Ｅ図に示 すように前記レジストを除去し、前記接合層をエツチングし、液状ポリイミドを 前記表面にスピンニートし、該液状ポリイミドを硬化させる。第５Ｆ図に示すよ うに前記表面をラッピング工程によって平坦化（ｐｌａｎａｒｉｚｅｄ）　Ｌ／ て前記ビアボストを露呈させる。第５Ｇ図に示すように前述した工程を繰り返し て追加層を形成する。
第６Ａ図−第６Ｈ図はエツチングされたビアの基板２８を得る工程を示している 。第６Ａ図に示すように、まず構成部品を搭載する表面３０が下となるように基 板２６を置く。第６Ｂに示すように表面３２に導電接合層を蒸着する。第６Ｃ図 に示すようにホトレジストを塗布し、ビアボストをメッキする。第６Ｄ図に示す ように前記レジストを除去し、前記接合層をエツチングし、液状ポリイミドを前 記表面にスピンコードし、該ポリイミドを硬化する。第６Ｅ図に示すように前記 ビアをプラズマエツチングする。第６Ｆ図に示すように、次いで前記表面に接合 層を蒸着する。第６Ｇ図に示すようにホトレジストを塗布し、導電パターンをメ ッキする。第６Ｈ図に示すように前述した工程を繰り返して基板２８に追加層を 形成する。
この発明によれば、複数の金属被覆された第２ビア５０は第２基板２８の第２表 面４８で露呈される。従って、構成部品３４を表面３０上に搭載し、気密１部材 ３８を封着した後に、第２表面４８で試験を行うことが可能である。仮に、構成 部品の故障が発見されたら、適宜蓋３８を取り外し、構成部品を取り替え、モし て該蓋を再度封着することが可能である。さらに、もし相互連絡パターンの交換 を望むならば、第２基板２８はアクセス可能であり、その結果蓋部材３８を全て 取り外すことなく、信号線の切断が可能で、電線が取り付けられる。全ての試験 が完了し、相互連絡パターンのいろんな交換要望が達成された後に、第２の表で 明らかであり、この発明は添付したクレームの範囲によってのみ限定されるもの である。
ＦＩＧ、Ｉ ＦＩＧ、４４　ＦＩＧ、４８ ＦＩＧ、４ＣＦＩＧ、４Ｄ Ｆ　Ｉ　Ｇ、　２ Ｆ　Ｉ　Ｇ、　５ＣＦＩＧ、　５Ｄ ＦＩＧ、５Ｅ　ＦＩＧ、５Ｆ ＦＩＧ、６Ａ　ＦＩＧ、６８ ＦＩＧ、６ＣＦＩＧ６Ｄ ＦＩＧ、６Ｅ　ＦＩＧ、６Ｆ ＦＩＧ、６Ｇ　ＦＩＧ、６Ｈ 補正帯の翻訳文提出書 （特許法第１８４条の７第すα 平成　４年　３月２７日 １、特許出願の表示 ＰＣＴ／ＵＳ９０１０２６１６ ２、発明の名称 ハイブリッドモジュールの電子実装 ３、特許出願人 住　所　アメリカ合衆国ニューシャーシー州０７４７４．　ウニイン。
トトワ・ロード　１６４ 名称　ジ−イージー−マーコニ・エレクトロニック・システムス・コーポレーシ ョン ４、代理人 住　所　東京都千代田区大手町二丁目２番１号新大手町ビル　２０６区 １９条補正 １、　電子回路のハイブリッドモジュールにして、密封特性を有し、略平坦で平 行な第１の表面（３０）と第２の表面（３２）とを備えた第１基板（２６）と、 前記第１基板の第１の表面に搭載され、前記第１の表面の分離領域内にグループ 状に集められた複数の電子構成部品（３４）と、前記第１の表面上に、各々が前 記構成部品をそれぞれの分離領域内に囲む複数の密封容器を提供する封入手段（ ３６，３８）と、有機材料特性を有し、略平坦で平行な第１の表面（４６）と第 ２の表面（４８）とを備え、該第１の表面が前記第１基板の第２の表面に電気的 に相互連絡されて密着する第２基板（２８）と、 前記策２基板を介して前記複数の電子構成部品間の連結を提供し、前記密封容器 への侵入なしに前記電子成部品の試験が実行できるようにした、相互連絡手段（ ４０，４２，４４，５０，５２，５４，５６）と、からなることを特徴とする電 子回路のハイブリッドハイブリッドモジュール。
２、　請求の範囲１記載の電子回路のハイブリッドモジュールにおいて、前記封 入手段は、 前記第１基板の第１の表面上に密封的に搭載され、各々がそれぞれの分離領域を 囲む複数の密封シールリング（３６）と、各々が前記密封シールリングの一つ一 つと密封的に連結し、それぞれの分離領域内に電子構成部品を含む複数の密封空 間を提供する密封蓋部材（３８）と、を含むことを特徴とする電子回路のハイブ リッドモジュール。
３、　前記第１基板はセラミックから形成されることを特徴とする請求の範囲１ 記載の電子回路のハイブリッドモジュール。
４、　前記セラミックは混合焼成セラミックであることを特徴とする請求の範囲 ３記載の電子回路のハイブリッドモジュール。
５、　前記セラミックは酸化アルミニウム、窒化アルミニウムを含む群から選択 されることを特徴とする請求の範囲４記載の電子回路のハイブリッドモジューロ 　前記有機材料は重合体であることを特徴とする請求項１記載の電子回路のハイ ブリッドモジュール。
７、　請求の範囲１記載の電子回路のハイブリッドモジュールにおいて、前記相 互連絡手段は、 前記第１基板の第１の表面上の複数の導電パッド（４０，４２）と、前記電子構 成部品のリード線を前記パッドの一つ一つに電気的に連結する手段と、 前記第１基板を貫通して前記パッドの一つ一つにそれぞれ接触し、前記第１基板 の第１の表面から第２の表面に延びる複数の金属被覆された第１ビア（４４）と 、 前記第２基板を貫通して前記複数の第１ビアの一つ一つとそれぞれ接触し、前記 第２基板の第１の表面から第２の表面に延びる複数の金属被覆された第２ビア（ ５０）と、 前記第２基板を介して前記複数の第２ビアと相互連絡し、前記電子構成部品のリ ード線間に所望の連結パターンを提供する、複数の導電信号線（５２，５４，５ ６）と、 を含むことを特徴とする電子回路のハイブリッドモジュール。
８、　請求の範囲７記載の電子回路のハイブリッドモジュールにおいて、前記第 ２基板と前記複数の導電信号線及び前記複数の金属被覆された第２ビアは、多層 導体又は重合体基板として合体して形成したことを特徴とする電子回路のハイブ リッドモジュール。
補正帯の翻訳文提出書 （特許法第１８４条の８） 平成　４年　３月２７８ １、特許出願の表示 ＰＣＴ／ＵＳ９０１０２６１６ ２、発明の名称 ハイブリッドモジュールの電子実装 ３、特許出願人 住　所　アメリカ合衆国ニューシャーシー州０７４７４．　ウニイン。
トトワ・ロード　１６４ 名称シーイージー−マーコニ・エレクトロニック・システムス・コーポレーショ ン ４、代理人 住　所　東京都千代田区大手町二丁目２番１号新大手町ビル　２０６区 ３４条補正 ｌ、　電子回路のハイブリッドモジュールにして、密封特性を有し、略平坦で平 行な第１の表面（３０）と第２の表面（３２）とを備えた第１基板（２６）と、 前記第１基板の第１の表面に搭載され、前記第１の表面の分離領域内にグループ 状に集められた複数の電子構成部品（３４）と、前記第１の表面上に、各々が前 記構成部品をそれぞれの分離領域内に囲む複数の密封容器を提供する封入手段（ ３６，３８）と、有機材料特性を有し、略平坦で平行な第１の表面（４６）と第 ２の表面（４８）とを備え、該第１の表面が前記第１基板の第２の表面に電気的 に相互連絡されて密着する第２基板（２８）と、 前記第１基板の第１の表面上の複数の構成部品相互連絡パッド（４２）と、前記 電子構成部品（３４）のリード線を前記構成部品相互連絡パッド（４２）の一つ 一つとそれぞれ電気的に連結する手段と、前記第１基板（２６）を貫通して前記 構成部品相互連絡パッド（４２）一つ一つとそれぞれ接触し、前記第１基板の第 １の表面（３０）から第２の表面（３２）に延びる、複数の金属被覆された第１ ビア（４４）と、前記第２基板（２８）を貫通し、前記複数の第１ビア（４４） の一つ一つとそれぞれ接触し、前記第２基板（２８）の第１の表面（４６）から 第２の表面（４８）に延び、前記第２基板の第２の表面（４８）で露呈する、複 数の金属被覆された第２ビア（５０）と、 前記第２基板（２８）を介して前記複数の第２ビア（５０）と相互連絡し、前記 電子構成部品（３４）のリード線間に所望の連結パターンを提供する、複数の導 電宿号線（５２，５４，５６）と、 からなり、 それによって前記密封容器への侵入なしに前記第２基板の第２の表面（４８）か ら前記電子構成部品（３４）の試験を可能とする、ことを特徴とする電子回路の ハイブリッドモジュール。
求の範囲１記載の電子回路のハイブリッドモジュール。
国際調査報告 ＋ｍ＠Ｍｔｌ’ｗｗｌ　Ａｅｍｔａｍｍ　＃＃　ＰＣＴ／υｓ　９０１０２６１ ６国際調査報告 ＵＳ　９００２６１６

Claims (11)

    【特許請求の範囲】
  1. １．電子回路のハイブリッドモジュールにして、密封特性を有し、略平坦な平行 第１、第２の表面を有する第１基板と、前記第１基板の第１の表面に搭載され、 該第１の表面の分離領域内にグループ状に集められた複数の電子構成部品と、前 記第１の表面上に、それぞれの分離領域内に前記構成部品を包囲する複数の密封 容器を提供する封入手段と、 略平坦な平行第１、第２の表面を有し、該第２の表面が前記第１基板の第１の表 面に密着する第２基板と、 前記第２基板を介して前記複数の電子構成部品間を連結する相互連絡手段と、か らなることを特徴とする電子回路のハイブリッドモジュール。
  2. ２．請求の範囲１記載の電子回路のハイブリッドモジュールにおいて、前記封入 手段は、 前記第１基板の第１の表面に密封的に搭載され、各々が分離領域をそれぞれ取り 囲む複数の密封シールリングと、 前記密封シールリングの一つ一つと密封的に結合し、おのおの分離領域内に前記 電子構成部品を含む複数の密封空間を提供する、複数の密封蓋部材と、を含んだ ことを特徴とする電子回路のハイブリッドモジュール。
  3. ３．前記第１基板はセラミックからなることを特徴とする請求の範囲１記載の量 子回路のハイブリッドモジュール。
  4. ４．前記セラミックは混合焼成セラミックであることを特徴とする請求の範囲３ 記載の電子回路のハイブリッドモジュール。
  5. ５．前記セラミックは酸化アルミニウム、窒化アルミニウムを含んだ群から選択 されることを特徴とする請求の範囲４記載の電子回路のハイブリッドモジュール 。
  6. ６．前記第２基板は有機材料からなることを特徴とする請求の範囲１記載の電子 回路のハイブリッドモジュール。
  7. ７．前記有機材料は液状ポリイミドであることを特徴とする請求の範囲６記載の 電子回路のハイブリッドモジュール。
  8. ８．請求の範囲１記載の電子回路のハイブリッドモジュールにおいて、前記相互 連絡手段は、 前記第１基板の第１の表面上の複数の導電パッドと、前記電子構成部品のリード 線と前記パッドの一つ一つとそれぞれ電気的に連結する手段と、 前記第１基板を貫通して前記導電パッドの一つ一つとそれぞれ接触し、前記第１ 基板の第１の表面から前記第２の表面に延びる、金属被覆された複数の第１ビア と、 前記第２基板を介して前記複数の第１ビアと相互連結し、前記電子構成部品のリ ード線間の望ましい連結パターンを提供する複数の導電信号線と、を含むことを 特徴とする電子回路のハイブリッドモジュール。
  9. ９．前記第２基板と、前記複数の導電信号線は、多層銅ポリイミド基板として合 体して形成されることを特徴とする請求の範囲８記載の電子回路のハイブリッド モジュール。
  10. １０．請求の範囲８記載の電子回路のハイブリッドモジュールにおいて、さらに 前記第２基板を貫通する複数の金属被覆された第２ピアを含み、該複数の第２ビ アは前記複数の第１ビアの一つ一つとそれぞれ接触し、前記第２基板の第１の表 面から前記第２の表面に延びることを特徴とする電子回路のハイブリッドモジュ ール。
  11. １１．請求の範囲１０記載の電子回路のハイブリッドモジュールにおいて、前記 第２基板と、前記複数の導電信号線と、前記複数の金属被覆された第２ビアは、 多層銅ポリイミド基板として合体して形成されることを特徴とする電子回路のハ イブリッドモジュール。
JP2514310A 1989-09-27 1990-05-11 ハイブリッドモジュールの電子実装 Pending JPH05501332A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US413,432 1989-09-27
US07/413,432 US4996630A (en) 1989-09-27 1989-09-27 Hybrid module electronics package

Publications (1)

Publication Number Publication Date
JPH05501332A true JPH05501332A (ja) 1993-03-11

Family

ID=23637208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2514310A Pending JPH05501332A (ja) 1989-09-27 1990-05-11 ハイブリッドモジュールの電子実装

Country Status (8)

Country Link
US (1) US4996630A (ja)
EP (1) EP0494251A1 (ja)
JP (1) JPH05501332A (ja)
AU (1) AU629711B2 (ja)
CA (1) CA2017340C (ja)
ES (1) ES2023322A6 (ja)
IL (1) IL94547A (ja)
WO (1) WO1991005370A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY108723A (en) * 1992-08-28 1996-11-30 Thomson Consumer Electronics Inc Printed circuit board shield assembly for a tuner and the like
US5446621A (en) * 1994-04-28 1995-08-29 Wandel & Goltermann Ate Systems Ltd. Platform module system for a larger electronic system
US5642262A (en) * 1995-02-23 1997-06-24 Altera Corporation High-density programmable logic device in a multi-chip module package with improved interconnect scheme
US6125039A (en) * 1996-07-31 2000-09-26 Taiyo Yuden Co., Ltd. Hybrid module
RU2133522C1 (ru) 1997-11-03 1999-07-20 Закрытое акционерное общество "Техно-ТМ" Способ изготовления и контроля электронных компонентов
US6215063B1 (en) * 1998-12-21 2001-04-10 Baier & Baier, Inc. Radio frequency component and method of making same
SE517022C2 (sv) * 1999-12-07 2002-04-02 Imego Ab Förseglingsanordning samt metod för hermetisk försegling
JP6967910B2 (ja) * 2017-08-09 2021-11-17 新光電気工業株式会社 電子部品用パッケージ及び電子部品装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS558057A (en) * 1978-07-04 1980-01-21 Hitachi Ltd Semiconductor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH446463A (de) * 1964-12-01 1967-11-15 Photocircuits Corp Verfahren zur Herstellung von elektrischen Baueinheiten und nach dem Verfahren hergestellte elektrische Baueinheit
US4372037A (en) * 1975-03-03 1983-02-08 Hughes Aircraft Company Large area hybrid microcircuit assembly
JPS5887896A (ja) * 1981-11-20 1983-05-25 アルプス電気株式会社 高周波回路機器の組立構造
JPS58128754A (ja) * 1982-01-27 1983-08-01 Nec Corp 混成集積回路
US4430365A (en) * 1982-07-22 1984-02-07 International Business Machines Corporation Method for forming conductive lines and vias
US4642735A (en) * 1984-02-27 1987-02-10 General Electric Company Frequency synthesizer module
JPS60250699A (ja) * 1984-05-25 1985-12-11 富士通株式会社 高周波モジュ−ルの接続構造
JPS61266350A (ja) * 1985-05-21 1986-11-26 株式会社日立製作所 配線回路用セラミック基板
EP0204568A3 (en) * 1985-06-05 1988-07-27 Harry Arthur Hele Spence-Bate Low power circuitry components
JPS6273799A (ja) * 1985-09-27 1987-04-04 日本電気株式会社 多層セラミツク配線基板
FR2588696B1 (fr) * 1985-10-16 1988-10-07 Thomson Csf Circuit hybride et procede de fabrication d'un tel circuit
US4811165A (en) * 1987-12-07 1989-03-07 Motorola, Inc. Assembly for circuit modules

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS558057A (en) * 1978-07-04 1980-01-21 Hitachi Ltd Semiconductor

Also Published As

Publication number Publication date
CA2017340A1 (en) 1991-03-27
AU629711B2 (en) 1992-10-08
ES2023322A6 (es) 1992-01-01
WO1991005370A1 (en) 1991-04-18
IL94547A (en) 1993-05-13
CA2017340C (en) 1993-07-27
EP0494251A1 (en) 1992-07-15
US4996630A (en) 1991-02-26
IL94547A0 (en) 1991-03-10
AU6537790A (en) 1991-04-28

Similar Documents

Publication Publication Date Title
US5998859A (en) Packaging and interconnect system for integrated circuits
US5904499A (en) Package for power semiconductor chips
US5289346A (en) Peripheral to area adapter with protective bumper for an integrated circuit chip
US5796164A (en) Packaging and interconnect system for integrated circuits
US5702985A (en) Hermetically sealed ceramic integrated circuit heat dissipating package fabrication method
JP2023111931A (ja) 超小型電子アセンブリの封止
US6951773B2 (en) Chip packaging structure and manufacturing process thereof
EP0073149B1 (en) Semiconductor chip mounting module
US5783464A (en) Method of forming a hermetically sealed circuit lead-on package
US7358604B2 (en) Multichip circuit module and method for the production thereof
JPH08236628A (ja) 半導体チップ上のエアブリッジを損傷から保護するための構造
JPH02133943A (ja) 高集積回路及びその製造方法
CN112349691B (zh) 一种气密高导热lcp封装基板、制造方法及多芯片系统级封装结构
KR100420793B1 (ko) 파워마이크로웨이브하이브리드집적회로
CN106653735A (zh) 半导体器件及其制造方法
CN109904128B (zh) 基于硅基载板的三维集成t/r组件封装结构及封装方法
JPH05501332A (ja) ハイブリッドモジュールの電子実装
CN112349700B (zh) 一种气密高导热lcp封装基板及多芯片系统级封装结构
US6476475B1 (en) Stacked SRAM die package
KR100272069B1 (ko) 전자장치의 패키지화 방법 및 전자장치 패키지
USRE34291E (en) Hybrid module electronics package
CN112349698B (zh) 一种lcp封装基板、制造方法及多芯片系统级封装结构
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
CN105810705B (zh) 高像素影像传感芯片的封装结构及其制作方法
CN112349696A (zh) 一种lcp封装基板、制造方法及多芯片系统级封装结构