JP2023111931A - 超小型電子アセンブリの封止 - Google Patents

超小型電子アセンブリの封止 Download PDF

Info

Publication number
JP2023111931A
JP2023111931A JP2023086294A JP2023086294A JP2023111931A JP 2023111931 A JP2023111931 A JP 2023111931A JP 2023086294 A JP2023086294 A JP 2023086294A JP 2023086294 A JP2023086294 A JP 2023086294A JP 2023111931 A JP2023111931 A JP 2023111931A
Authority
JP
Japan
Prior art keywords
microelectronic
microelectronic component
channel
insulating surface
seal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023086294A
Other languages
English (en)
Inventor
ラジェッシュ カトカール
Katkar Rajesh
リャン ワン
Liang Wang
シプリアン エメカ ウゾー
Emeka Uzoh Cyprian
シャオウー ファン
Shaowu Huang
ギリアン ガオ
Guilian Gao
イリヤス モハメッド
Mohammed Ilyas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Bonding Technologies Inc
Original Assignee
Adeia Semiconductor Bonding Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Adeia Semiconductor Bonding Technologies Inc filed Critical Adeia Semiconductor Bonding Technologies Inc
Publication of JP2023111931A publication Critical patent/JP2023111931A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00293—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS maintaining a controlled atmosphere with processes not provided for in B81C1/00285
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0074—3D packaging, i.e. encapsulation containing one or several MEMS devices arranged in planes non-parallel to the mounting board
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/038—Bonding techniques not provided for in B81C2203/031 - B81C2203/037

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 集積チップ及びダイなどの超小型電子素子のよりコンパクトな物理的配置に対する需要を満たす。【解決手段】 技術及びデバイスの代表的な実装形態により、接合された超小型電子デバイスの結合部を封止するための封止部、並びに接合及び封止された超小型電子アセンブリが提供される。封止部は、結合された表面を封止するために、積層ダイ及びウエハの結合された表面に配設される。封止部は、様々な技術を使用して、接合された超小型電子デバイスの外部周辺部に配設されてもよく、又は周辺部内に配設されてもよい。【選択図】 図３

Description

（優先権主張及び関連出願の相互参照）
本出願は、２０１８年３月１４日出願の「超小型電子アセンブリの封止」と題する米国特許出願第１５／９２０，７５９号の優先権及び利益、並びに２０１７年３月２１日出願の「超小型電子アセンブリの封止」と題する米国特許仮出願第６２／４７４，４７８号の３５Ｕ．Ｓ．Ｃ．§１１９（ｅ）（１）に基づく利益を主張するものであり、その全体が参照により本明細書に組み込まれる。
（発明の分野）
以下の説明は、集積回路（integrated circuit、「ＩＣ」）の処理に関する。より具体的には、以下の説明は、ＩＣダイ及びアセンブリを処理するためのデバイス及び技術に関する。
集積チップ及びダイなどの超小型電子素子のよりコンパクトな物理的配置に対する需要は、ポータブル電子デバイスの急速な進歩、モノのインターネットの拡大、ナノスケール集積、サブ波長光集積、などでさらに高まってきている。単なる例として、通常「スマートフォン」と称されるデバイスは、高解像度ディスプレイ及び関連する画像処理チップと共に、高性能のデータプロセッサ、メモリ、並びに全地球測位システム受信機、電子カメラ、様々なセンサ、及びローカルエリアネットワーク接続などの付属デバイスを、携帯電話の機能に統合する。そのようなデバイスは、完全なインターネット接続性、フル解像度のビデオを含めた娯楽、ナビゲーション、電子バンキングなどの能力を、ポケットサイズのデバイス内に全て提供することができる。複合型携帯デバイスは、小さい空間内に多数のチップ及びダイを詰め込むことを必要とする。
超小型電子素子は、シリコン又はガリウム砒素などの半導体材料の薄いスラブを備える。チップとダイは、通常、個別の予めパッケージ化されたユニットとして提供される。一部のユニット設計では、ダイは、基板又はチップキャリアに実装され、その基板又はチップキャリアは次に、プリント回路基板（printed circuit board、ＰＣＢ）などの回路パネル上に実装される。ダイは、製造中及びダイを外部基板上に実装する間のダイの取り扱いを容易にするパッケージ内に提供することができる。例えば、多くのダイは、表面実装のために好適なパッケージ内に提供される。
この一般的なタイプの数多くのパッケージが、様々な用途のために提案されてきた。最も一般的には、そのようなパッケージは、通常「チップキャリア」と称される誘電体要素を含み、めっき又はエッチングされた金属構造体として形成された端子を、その誘電体上に有する。これらの端子は、典型的には、ダイキャリアに沿って延在する薄いトレースなどの導電性機能によって、及び、ダイのコンタクトと端子又はトレースとの間に延在する細いリード若しくはワイヤによって、ダイのコンタクト（例えば、接合パッド）に接続される。表面実装動作では、パッケージは、そのパッケージ上の各端子が、回路板上の対応する導体パッドと整列するように、回路板上に定置され得る。はんだ又は他の接合材料が、端子と導体パッドとの間に一般に提供される。パッケージは、はんだを融解又は「リフロー」するか、又は他の方式で接合材料を活性化するようにアセンブリを加熱することによって、所定の位置に恒久的に接合させることができる。
多くのパッケージは、典型的には直径約０．０２ｍｍ～約０．８ｍｍ（５～３０ミル）のはんだボールの形態で、パッケージの端子に取り付けられた、はんだ塊を含む。その底部表面（例えば、ダイの前面の反対側の表面）から突出するはんだボールのアレイを有するパッケージは、通常、ボールグリッドアレイ又は「ＢＧＡ」パッケージと称される。ランドグリッドアレイ又は「ＬＧＡ」パッケージと称される他のパッケージは、はんだから形成された薄層又はランドによって、基板に固定される。このタイプのパッケージは、極めてコンパクトにすることができる。通常「チップスケールパッケージ」と称される特定のパッケージは、そのパッケージ内に組み込まれたデバイスの面積に等しい、又は僅かにのみ大きい回路板の面積を占める。このスケールは、アセンブリの全体のサイズを低減し、基板上の様々なデバイス間での短い相互接続の使用を可能とし、次いで、デバイス間の信号伝搬時間を制限し、このためそのアセンブリの高速な動作を容易にする点で有利である。
半導体ダイはまた、例えば、１つのダイがキャリア上に提供され、別のダイが第１のダイの上部に実装される、「積層」配置で提供され得る。これらの配置は、多数の異なるダイを回路基板上の単一のフットプリント内に実装することを可能にすることができ、ダイ間に短い相互接続を提供することによって、高速動作をさらに容易にすることができる。多くの場合、この相互接続距離はダイ自体の厚さより少しだけ長くすることができる。相互接続がダイパッケージの積層体内で達成されるために、機械的及び電気的接続のための相互接続構造体は、各ダイパッケージの両側（例えば、表面）上に提供されてもよい（おそらく最頂部パッケージを除く）。これは、例えば、ダイが実装される基板の両側に導体パッド又はランドを設けることによって行われ、パッドは、導電ビアなどによって基板を通して接続されている。積層チップ配置及び相互接続構造体の例は、米国特許第出願公開第２０１０／０２３２１２９号に提供されており、その開示は、参照により本明細書に組み込まれる。他の実施例では、貫通シリコンビア（Through Silicon Via、ＴＳＶ）が、ダイパッケージの積層体内で達成される相互接続のために使用される。いくつかの場合、ダイ又はウエハは、直接誘電接合、ＺｉＢｏｎｄ（登録商標）などの非接着技術、又はＤＢＩ（登録商標）などのハイブリッド接合技術を含む、様々な接合技術を使用して、積層構成で接合されてもよく、両方ともＩｎｖｅｎｓａｓ Ｂｏｎｄｉｎｇ Ｔｅｃｈｎｏｌｏｇｉｅｓ，Ｉｎｃ．（以前のＺｉｐｔｒｏｎｉｘ，Ｉｎｃ．）、Ｘｐｅｒｉ ｃｏｍｐａｎｙから入手可能である（例えば、その全体が本明細書に組み込まれる米国特許第６，８６４，５８５号及び同第７，４８５，９６８号を参照されたい）。
接合配置を含む積層ダイ及びウエハ配置もまた、微小電気機械システム（microelectromechanical system、ＭＥＭＳ）、センサなどの組み立てられた構成要素を形成するために使用され得る。例えば、その全体が本明細書に組み込まれる米国特許第７１０９０９２号を参照されたい。これらの配置の多くにおいて、積層ダイ及びウエハが、例えば、センサキャビティを形成するためにそれらの接合された表面で封止されることが望ましい。場合によっては、そのような封止に信頼性を持たせ、長続きさせることは、特にチップスケールで問題となり得る。
詳細な説明は、添付の図を参照して説明される。図において、参照番号の左端の数字は、最初に参照番号が現れる図を特定する。異なる図における同じ参照番号の使用は、類似又は同一の項目を示す。
この説明では、図に図示されるデバイス及びシステムは、多数の構成要素を有するものとして示されている。本明細書に記載されるようなデバイス及び／又はシステムの様々な実装形態は、より少ない構成要素を含んでもよく、本開示の範囲内にとどまり得る。あるいは、デバイス及び／又はシステムの他の実装形態は、追加の構成要素、又は記載された構成要素の様々な組み合わせを含んでもよく、本開示の範囲内にとどまる。
（Ａ）は、Ｚｉｂｏｎｄ技術を使用してＭＥＭＳウエハに接合されたキャビティウエハを示し、（Ｂ）は、ＤＢＩ技術と共にＺｉｂｏｎｄ技術を使用してＭＥＭＳウエハに接合されたキャビティウエハを示す。
積層超小型電子デバイスを形成するための例示的な処理シーケンスを図示するグラフィカルフロー図である。
（Ａ）は、一実施形態による、例示的な封止された超小型電子デバイスの平面図を示す。（Ｂ）は、本実施形態による、例示的な封止された超小型電子デバイスの上面図を示す。（Ｃ）は、封止されたマルチ積層超小型電子配置を示す。
別の実施形態による、例示的な封止された超小型電子デバイスを示す。実施例では、例示的な封止部の２つの別個の構成が図示されている。
一実施形態による、封止された超小型電子デバイスを形成するための例示的な処理シーケンスを図示するグラフィカルフロー図である。
様々な実施形態による、封止部及び封止された超小型電子デバイスの例示的実施形態を図示する。
さらなる実施形態による、封止部及び封止された超小型電子デバイスの例示的実施形態を図示する。
別の実施形態による、封止された超小型電子デバイスを形成するための例示的な処理シーケンスを図示するグラフィカルフロー図である。
様々な実施形態による、封止された超小型電子デバイスの例示的実施形態を図示する。
さらなる実施形態による、封止された超小型電子デバイスを形成するための例示的な処理シーケンスを図示するグラフィカルフロー図である。
様々な実施形態による、封止された超小型電子デバイスの例示的実施形態を図示する。
追加の実施形態による、封止された超小型電子デバイスを形成するための例示的な処理シーケンスを図示するグラフィカルフロー図である。
様々な実施形態による、封止された超小型電子デバイスの例示的実施形態を図示する。
概要
封止部及び封止された超小型電子デバイスを形成するための技術及びデバイスの様々な実施形態が開示されている。封止部は、結合された表面を封止（例えば、気密封止）するために、結合された（例えば、接合された、連結されたなど）表面に配設される。結合された表面は、超小型電子デバイスの一部として、センサキャビティなどを形成するように封止され得る。例えば、陥凹した表面を有するダイが、平坦な表面又は陥凹した表面を有する別のダイに結合されるとき、２つのダイの間にキャビティを形成することができる。いくつかの用途では、キャビティ内の特定の真空レベルを維持し、所定の漏れ率を維持するために、このキャビティが気密封止されることが望ましい場合がある。
封止されたキャビティの漏れ率は、キャビティの体積の関数として調べることができる。例えば、キャビティの体積が０．０１ｃｃ以下である場合、一般に、漏れ率は、キャビティを気密封止したと見なすために、空気の５Ｅ－８ａｔｍ－ｃｃ／秒未満であるべきである。キャビティの体積が０．０１～０．４ｃｃの範囲である場合、漏れ率は１Ｅ－７未満であり、体積が０．４ｃｃを超える場合、漏れ率は気密封止されたキャビティについて１Ｅ－６未満であるべきである（ＭＩＬ－ＳＴＤ－８８３ Ｍｅｔｈｏｄ １０１４、ＭＩＬ－ＳＴＤ－７５０ Ｍｅｔｈｏｄ １０７１に準拠）。
ダイの積層体の周辺部における封止の完全性は、パッケージの特定の気密性及び低い漏れ率を維持するために重要であり得る。金属、セラミックス、及びガラスは、封止を形成し、水蒸気又は他のガス（例えば酸素など）が、パッケージ内部の構成要素にアクセスするのを防止するために使用される典型的な材料である。十分に低い漏れ率を有する適切に作製された気密封止部は、パッケージの内部を長年にわたって乾燥及び水分を含まない状態に保つことができる。
本明細書に開示される技術は、少なくとも２つの表面の結合部（例えば、接合ライン、継ぎ目など）に（例えば）１つ以上の金属材料の封止部を形成することを含み、結合部で結合された表面を封止する。様々な実施態様において、金属材料は、無電解めっきなどを使用して堆積されてもよい。いくつかの実施形態では、金属材料は、結合部又はその周りの結合された表面上に直接堆積されてもよい。他の実施形態では、結合された表面上に１つ以上の非金属材料が堆積されてもよく、金属材料を非金属材料（複数可）の上に堆積させ、結合部を封止することができる。封止部は、結合されたダイ又はウエハの周り（例えば、デバイスの周辺部）に完全に形成された連続封止リング、又は必要に応じて１つ以上の部分的封止部を含んでもよい。
様々な実施形態において、開示される技術は、「ＺＩＢＯＮＤ（登録商標）」技術を使用して積層及び接合されたダイ及びウエハを封止することができ、追加された封止の恩恵を得ることができる。例えば、図１Ａでは、キャビティウエハ１０２は、例えば、ＺＩＢＯＮＤ（登録商標）技術を使用して微小電気機械システム（ＭＥＭＳ）ウエハ１０４（又は任意の他のウエハ）に接合されて、ＭＥＭＳセンサデバイスなどの超小型電子デバイス１００を形成する。キャビティウエハ１０２（又はダイ）は、同じ又は異なるサイズの１つ以上のキャビティ又は凹部を有してもよい。２つのウエハ（１０２及び１０４）の特に平坦な表面は、２つの対応する半導体及び／又は絶縁層の間の低温共有接合を使用して一緒に接合される。接合は良好かもしれないが、封止は気密封止として十分でない可能性があり、漏れ率は、用途に望まれるほど低くない場合がある。さらに、接合ラインの幅（Ｐ１）は最適ではない場合があり、これは、比較的長い接合ラインが、ダイサイズを不必要に増加し得、ウエハ毎に製造されたダイの数を低減し得るためである。
別の例では、図１Ｂに示すように、直接相互接続接合（Direct Bond Interconnect、ＤＢＩ（登録商標））技術を使用して、接合シームに沿って１つ以上の金属～金属相互接続を形成することによって、封止を改善することができる。金属ライン１０６は、互いに整列するように、結合される表面のそれぞれに沿って堆積され、温度及び／又は圧力を使用して一緒に設定されたときに金属～金属接合を形成する。場合によっては、ＤＢＩライン１０６は、結合部の気密性を改善しながら、接合ライン幅（Ｐ２）を低減するのに役立ち得る。しかしながら、ＺｉＢｏｎｄ法を利用するために必要とされる接合ライン幅（Ｐ１）は、用途に対して十分でない場合がある（例えば、Ｚｉｂｏｎｄを使用する１００ミクロンの接合ライン幅は、例えば、ＤＢＩを使用して、数十ミクロン又は十ミクロン未満に低減され得る）。さらに、このようなＤＢＩ接合は、達成するのが容易ではなく、アセンブリの複雑さ及びコストが増加する可能性がある。
図２は、積層超小型電子デバイス１００を形成するための例示的な処理シーケンス２００を図示するグラフィカルフロー図である。プロセス２００及び積層超小型電子デバイス１００は、様々な封止技術及びデバイスを論じるための背景を形成する。様々な実施形態において、図２を参照して説明されるプロセス２００は、接合結合部において接合された構成要素を気密封止するための技術及びデバイスを含むように修正されてもよい。図２は、頂部（及び中間）と（中間及び）底部ダイとの間に気密封止されたキャビティ２０２を作成する３ダイ積層体のプロセスを説明する。しかし、図１に描いたように、積層体は、それらの間にキャビティ２０２を有する２つのダイのみを含むこともできる。
ブロック１では、陥凹したキャビティウエハ１０２が形成される。１つのキャビティ２０２がブロック１での例示において示されているが、ウエハ（又はダイ）１０２上にいくつかのこのような陥凹したキャビティ２０２を効果的に形成して、同様又は異なる寸法の１つ以上のキャビティ２０２がダイ位置毎に形成されてもよい。ブロック２では、キャビティウエハ１０２は、キャビティ２０２を内部に閉鎖するＭＥＭＳウエハ１０４（又は任意の他のウエハ又はダイ）に接合される。キャビティウエハ１０２は、親密な表面接合技術、例えば、ＺＩＢＯＮＤ（登録商標）技術を使用してＭＥＭＳウエハ１０４に接合することができ、絶縁表面（例えば、ＳｉＯｘ～ＳｉＯｘなど）が接合される。ブロック３では、ＭＥＭＳウエハ１０４を薄くし、パターン化して、スタンドオフを形成し得る。ブロック４では、金属化２０４を、パッド、コンタクト、トレースなどを含むＭＥＭＳウエハ１０４のパターン化された表面に追加することができる。代替例では、ＭＥＭＳウエハ１０４の表面に金属化２０４は追加されない。本実施例では、超小型電子デバイス１００は、例えば、接合表面にＺｉｂｏｎｄ技術（例えば、ＳｉＯｘ～ＳｉＯｘ接合）などを使用して、又は接合された表面の一方若しくは両方で誘電体のための他の接合技術（ポリマー材料、例えば、ダイアタッチフィルム又はペーストなど）を使用して、論理デバイスウエハなどの別のデバイスに取り付けることができる。
ブロック５では、キャビティ２０２にアクセスするＭＥＭＳウエハ１０４内に開口部が形成されて、用途に基づいて超小型電子デバイス１００の特性を画定する。ブロック６では、超小型電子デバイス１００は、論理デバイスウエハ（又はダイ）２０６に取り付けられて、超小型電子デバイス１００のための論理／制御（例えば）を提供することができる。超小型電子デバイス１００の金属化層２０４導体パッドは、論理デバイス２０６の表面上のコンタクト２０８に連結される。ブロック７では、超小型電子デバイス１００の部分（例えば、キャビティウエハ１０２の部分など）は、論理デバイスウエハ２０６の他の導体パッド、などへのアクセスを提供するために除去される（例えば、エッチングされるなど）。場合によっては、キャビティウエハ１０２とＭＥＭＳウエハ１０４との間のＺｉｂｏｎｄ又はＤＢＩ界面は、気体及び／又は液体などの流体の流れに対して十分な抵抗を提供し得る。他の実施形態では、超小型電子デバイス１００の接合ライン又は連結結合部のうちの１つ以上は、以下で論じるように、気密性（例えば、気体及び／又は液体などの流体の流れに対する所定の抵抗、及び十分に低い水蒸気透過率、酸素透過率など）のために封止され得る。
実施形態例
強固かつ気密封止された接合を確実にするために、本明細書に開示される技術は、以下でさらに論じられるように、ウエハの絶縁体表面（例えば、１０２及び１０４）を接合し、次いで、接合ラインに金属封止を追加して気密性を改善することを含む。
図３は、図２を参照して形成された超小型電子デバイス１００などの超小型電子デバイス１００を封止する例示的実施形態を示す。図３Ａの超小型電子デバイス１００の側面図及び図３Ｂの上面図によって示されるように、金属封止リング３０２は、キャビティウエハ１０２及びＭＥＭＳウエハ１０４の接合結合部を取り囲むように形成することができ、及び、論理デバイス２０６をＭＥＭＳウエハ１０４に封止するために延長することもできる。封止リング３０２は、超小型電子構成要素（例えば、１０２、１０４及び２０６）の周辺部の周りに気密封止部を作成し、構成要素間の結合部を完全に封止する。封止リング３０２は、必要に応じて、超小型電子構成要素（例えば、１０２、１０４及び２０６）間の結合部のいずれか又は全てを封止するように位置付けすることができる。
様々な実施形態において、封止リング３０２は、金属材料（すなわち、銅などの金属、例えば、合金、又は金属組成物）から構成される。いくつかの実施形態では、２つ以上の金属材料を層（又は他の組み合わせ）で使用して、封止リング３０２を形成してもよい。様々な実施形態において、封止リング３０２は、無電解めっき、電着、機械的印刷、又はこれらの様々な組み合わせなどを使用して堆積される。
図３Ｃに示すように、複数の封止リング３０２を使用して、積層超小型電子配置３００内の異なる積み重ねレベルで複数の構成要素（例えば、１０２、１０４、２０６及び３０４）間を封止してもよい。封止リング３０２は、必要に応じて、積層配置３００のレベルのいずれか又は全てにおいて使用されてもよい。完全な封止リング３０２が論じられ図示されているが、部分的封止リング３０２が、接合結合部あるいは超小型電子デバイス（例えば、１００、３００）又はアセンブリの構成要素（例えば、１０２、１０４、２０６及び３０４）間に封止部を形成するように所望される所に使用されてもよい。
図４は、別の実施形態による、内部封止部（例えば、４０２及び４０４）を使用した例示的な封止された超小型電子デバイス１００を示す。図３に示される外部封止リング３０２の代わりに、又はそれに加えて、内部封止（例えば、４０２及び４０４）が、接合構成要素（例えば、１０２、１０４及び２０６）の内部周囲の周りにチャネル４０６を（完全に又は部分的に）穿孔、エッチング、又はその他の方法で形成した後に、形成される。例示的な封止部の２つの別個の構成が図４に示されており、それは充填封止部４０２及び共形封止部４０４である。以下でさらに論じるように、両方の構成が、チャネル４０６、穿孔された部分、などに形成される。充填封止リング４０２は、チャネル４０６又は穿孔されたキャビティを１つ以上の金属材料で大部分又は完全に充填して、接合結合部に気密封止部を形成する。共形封止リング４０４は、チャネル４０６又はキャビティの壁を１つ以上の金属材料でめっきして、気密封止部を形成する。様々な実装形態において、必要に応じて、充填封止部４０４又は共形封止部４０６のいずれかを使用して、２つ以上の構成要素（例えば、１０２、１０４及び２０６）を気密封止し得る。様々な実施例において、複数の同心封止リング（例えば、３０２、４０２及び４０４）を使用して、２つ（又はそれ以上）の構成要素（例えば、１０２、１０４及び２０６）を封止し得る。チャネル４０６は、構成要素１０４を貫通して、構成要素１０２との界面まで延在してもよく、又は、示されるように、構成要素１０２内に延在してもよい。
図５は、内部封止部（例えば、４０２及び４０４）を使用する一実施形態による、封止された超小型電子デバイス１００を形成するための例示的な処理シーケンス５００を図示するグラフィカルフロー図である。様々な実施形態において、図５を参照して説明されるプロセス５００は、必要に応じて、接合結合部において接合された超小型電子構成要素（例えば、１０２、１０４、２０６、など）を気密封止するための技術及びデバイスを含むために、超小型電子構成要素（例えば、１０２、１０４、２０６など）を接合することを含む、他のアセンブリプロセス（例えば、図２で言及したプロセス２００）を修正するために使用され得る。
ブロック１では、陥凹したキャビティウエハ１０２が形成される。チャネル４０６（又は、キャビティ２０２を部分的に又は完全に取り囲む、「キャビティリング」）は、ウエハ１０２のキャビティ側表面上に形成される。チャネル４０６は、ウエハ１０２の表面から材料をエッチング、穿孔、又は他の方法で除去することによって形成され得る。
ブロック２では、キャビティウエハ１０２は、キャビティ２０２を内部に閉鎖するＭＥＭＳウエハ１０４に接合される。キャビティウエハ１０２は、例えば、ＺＩＢＯＮＤ（登録商標）技術などの親密な表面接合技術を使用してＭＥＭＳウエハ１０４に接合することができ、絶縁表面（例えば、ＳｉＯｘ～ＳｉＯｘなど）が接合される。別の例では、キャビティウエハ１０２は、別の誘電体接合技術（例えば、気密封止を提供し得ず、及び気密封止を改善又は修正し得ない、ダイアタッチフィルム又はペースト、シリコン又はエポキシのようなポリマー材料、など）を使用してＭＥＭＳウエハ１０４に接合することができる。
ブロック３では、ＭＥＭＳウエハ１０４を薄くし、パターン化して、スタンドオフを形成し得る。別の場合では、スタンドオフは任意選択であり、ＭＥＭＳウエハ１０４上に形成されなくてもよい。そのような場合、スタンドオフは、論理ウエハ２０６上に形成することができ、又は任意の他の材料（例えば、ダイアタッチフィルム又はペーストなど）によって作成することができる。ブロック４では、キャビティ２０２にアクセスするＭＥＭＳウエハ１０４内に開口部が形成されて、用途に基づいて超小型電子デバイス１００の特性を画定する。また、内部封止部（例えば、４０２及び４０４）を形成するために、チャネル４０６が、ＭＥＭＳウエハ１０４内（及びいくつかの例では、キャビティウエハ１０２内）に形成されて、キャビティウエハ１０２とＭＥＭＳウエハ１０４との間の接合結合部を封止する。ある場合には、ＭＥＭＳウエハ１０４に穿孔して、キャビティウエハ１０２内に予め形成されたキャビティリングチャネル４０６と整列したＭＥＭＳウエハ１０４内の区域を開くことができる。代替的な場合には、ＭＥＭＳウエハ１０４及びキャビティウエハ１０２は、一緒に穿孔されて、キャビティリングチャネル４０６を形成することができる（例えば、キャビティウエハ１０２内のチャネル４０６は、キャビティウエハ１０２をＭＥＭＳウエハ１０４に接合する前に予め形成されるのではなく、ＭＥＭＳウエハ１０４を穿孔しながら、このステップで形成される）。
ブロック５では、金属化２０４が、パッド、コンタクト、トレースなどを含むＭＥＭＳウエハ１０４のパターン化された表面に追加される。キャビティリングチャネル４０６がまた、この時点で金属化され得る。チャネル４０６が、部分的に又は完全に充填／めっきされて、充填封止リング４０２を形成することができ、又はチャネル４０６の壁が、金属化／めっきされて共形封止リング４０４を形成することができる。充填封止リング４０２又は共形封止リング４０４（いずれが使用されてもよい）のいずれかが、キャビティウエハ１０２とＭＥＭＳウエハ１０４との間の接合結合部を気密封止する。
別の例では、接合後、ＭＥＭＳウエハ１０４及びキャビティウエハ１０２を一緒に穿孔して、キャビティリングチャネル４０６を形成することができ、それは金属化され得、その後、キャビティ２０２への開口部がＭＥＭＳウエハ１０４内に形成される。
ブロック６では、超小型電子デバイス１００は、超小型電子デバイス１００のための論理／制御（例えば）を提供するために、論理デバイス２０６に取り付けられてもよい。超小型電子デバイス１００の金属化層２０４の導体パッドは、論理デバイス２０６の表面上のコンタクト２０８に連結することができる。ブロック７では、超小型電子デバイス１００の部分は、論理デバイス２０６の他の導体パッド、などへのアクセスを提供するために、除去（例えば、エッチングなど）されてもよい。
図６Ａ～６Ｅは、様々な実施形態による、封止部３０２、４０２及び４０４並びに封止された超小型電子デバイス１００の例示的実施形態を図示する。図６Ａに図示される、第１の実施形態は、図３及び４を参照して上述したように実装された外部封止部３０２を示す。各封止部３０２は、結合部を気密封止するために、超小型電子構成要素１０２、１０４及び２０６との間の１つ以上の接合又は連結結合部を覆うビードを形成する。封止部３０２は、金属、合金、又は金属複合材、例えば、２つ以上の金属の組み合わせ、金属ガラス複合材料、金属セラミック複合材などの金属材料から構成することができる。
図６Ｂに図示される、第２の実施形態は、層状アプローチを有する封止部を示し、ポリマー封止部６０２が、最初に結合部の外部に適用され、金属材料封止部６０４が、気密封止を形成するポリマー封止部６０２の上に堆積される。代替的な実装形態において、１つ以上のポリマー封止部６０２を形成する複数のポリマー材料及び／又は１つ以上の金属封止部６０４を形成する複数の金属層もまた、封止リングを形成するために使用され得る。
図６Ｃに示される、第３の実施形態は、焼結可能な導電性ペースト、フリットガラス複合材などからなる別の外部封止リング６０６を示す。堆積された封止部６０６の材料中の金属又はガラス構成要素は、所望の気密封止を提供する。
図６Ｄに図示される、第４の実施形態は、図５及び６を参照して上述したような内部封止部４０２及び４０４を示す。チャネル４０６は、ＭＥＭＳウエハ１０４を貫通してキャビティウエハ１０２内に形成され、チャネル４０６は、ＭＥＭＳウエハ１０４側から、チャネル４０６の壁に完全に（例えば、４０２）、部分的に（図示せず）又は共形に（例えば、４０４）のいずれかで、金属材料でめっきされる。
図６Ｅに示される、第５の実施形態は、複数の構成要素（例えば、１０２、１０４及び２０６）を貫通して封止リング（例えば、４０４）を形成する実施例を示す。この例では、ＭＥＭＳウエハ１０４と同様に、論理ウエハ２０６（又は同様のもの）を薄くし、穿孔することができる。例えば、論理ウエハ２０６、ＭＥＭＳウエハ１０４及びキャビティウエハ１０２は、プロセスで接合され、次いで、一緒に、又は整列するように別個のステップで、穿孔されてもよい。穿孔されたチャネル４０６を論理ウエハ２０６側からめっき又は充填することにより、論理ウエハ２０６からＭＥＭＳウエハ１０４を通って、かつキャビティウエハ１０２内へと延在する封止リング（例えば、４０４）を形成し、接合結合部のそれぞれ及び構成要素（例えば、１０２、１０４及び２０６）間の空間を気密封止する。あるいは、封止部（例えば、４０４）は、所望に応じて、層／構成要素の一部のみを通って延在してもよい。様々な実施形態において、封止部（例えば、４０２、４０４）の金属化は、接地などのために、１つ以上のデバイスパッドと電気的に連続的であるか、それらに連結されてもよい（パッケージ上の（例えば）ボール端子６０８と電気的に連続的であってもよい）。複数のタイプの金属化（共形、非共形）が、図６Ｄ、６Ｅ及び本開示の他の場所で示されているが、一度に単一のタイプの金属化のみを使用して、流体の流れを阻害し、こうして、気密性を改善するための連続的又は不連続な形状を形成し得る。
図７Ａ～７Ｄは、さらなる実施形態による、封止部４０２及び４０４、並びに封止された超小型電子デバイス１００の例示的実施形態を図示する。図７Ａに例示される、一実施形態では、埋め込まれた金属リング７０２は、キャビティウエハ１０２（及び／又はＭＥＭＳウエハ１０４）内に部分的又は完全に埋め込まれ、キャビティ２０２を部分的又は完全に取り囲む。埋め込まれた金属リング７０２は、接合ラインに又はその近くに配設されてもよく、キャビティウエハ１０２とＭＥＭＳウエハ１０４との間の接合結合部の封止を助けることができる。ビア（簡略化のために図示されていない）が、キャビティウエハ１０２を通って延在し、金属リング７０２に接触してもよい。図７Ｂに例示される、別の実施形態では、超小型電子デバイス１００は、図５及び６を参照して上述したように、キャビティ２０２を部分的に又は完全に取り囲む埋め込まれた金属リング７０２、並びに１つ以上の内部封止部４０２及び／又は４０４を含む。チャネル４０６は、埋め込まれた金属リング７０２へ、ＭＥＭＳウエハ１０４を貫通して、かつキャビティウエハ１０２内に形成され、チャネル４０６は、ＭＥＭＳウエハ１０４側から、チャネル４０６の壁に完全に（例えば、４０２）、部分的に（図示せず）又は共形に（例えば、４０４）のいずれかで、金属材料でめっきされる。
図７Ｂに示されるように、内部封止部４０２及び／又は４０４は、埋め込まれた金属製リング７０２上に（例えば、接触して）着地する。図７Ｃ及び７Ｄは、この配置の（多くの）２つの可能な実施形態の接近した詳細視図を示す。例えば、図７Ｃでは、チャネル４０６は比較的矩形の断面を有し、図７Ｄでは、チャネルは多角形又はその他の形状の断面（例えば、部分的又は完全に楕円形、不規則など）を有する。様々な実施形態において、封止部（４０２及び／又は４０４）が、埋め込まれた金属リング７０２と接触する、チャネル４０６及び封止部（４０２及び／又は４０４）の断面の幅は、埋め込まれた金属リング７０２の断面の幅よりも小さい（例えば、６０％以下）。封止部４０４の金属充填物は、埋め込まれた金属リング７０２と接触（着地）しながら、チャネル４０６の内壁を完全に（図７Ｃに見られるように）、又は部分的に（図７Ｄに見られるように）裏打ちし得る。様々な実施形態において、チャネル４０６の形状は既定のものであってもよく、又はチャネル４０６を形成するために採用された穿孔技術の生成物であってもよい。
図８は、内部封止部（例えば、８０６）を使用する別の実施形態による、封止された超小型電子デバイス１００を形成するための例示的な処理シーケンス８００を図示するグラフィカルフロー図である。様々な実施形態において、図８を参照して説明されるプロセス８００は、必要に応じて、接合結合部で接合された超小型電子構成要素（例えば、１０２、１０４、２０６など）を気密封止するための技術及びデバイスを含むために、超小型電子構成要素（例えば、１０２、１０４、２０６など）の接合を含む、他のアセンブリプロセス（例えば、図２で言及したプロセス２００）を修正するために使用され得る。
ブロック１では、陥凹したキャビティウエハ１０２が形成され、第２のウエハ１０４に接合するために準備される。様々な実施形態において、第２のウエハ１０４の接合表面は、絶縁層、誘電体層、半導体層、金属層、などのような追加層８０２を含んでもよい。
ブロック２では、キャビティウエハ１０２は、第２のウエハ１０４に接合され、キャビティ２０２を内部に閉鎖する。キャビティウエハ１０２は、例えば、ＺＩＢＯＮＤ（登録商標）技術などの親密な表面接合技術を使用して、第２のウエハ１０４（及び層８０２）に接合することができ、絶縁表面（例えば、ＳｉＯｘ～ＳｉＯｘなど）が接合される。別の例では、キャビティウエハ１０２は、別の誘電体接合技術（例えば、気密封止を提供し得ず、及び気密封止を改善又は修正し得ない、ダイアタッチフィルム又はペースト、シリコン又はエポキシのようなポリマー材料、など）を使用して第２のウエハ１０４に接合することができる。
ブロック３では、意図された用途に基づいて、キャビティウエハ１０２及び／又は第２のウエハ１０４を薄くすることができる。ブロック４では、誘電体層などのような、コーティング又は層８０４が、キャビティウエハ１０２の露出した表面に適用されてもよい。ブロック５では、１つ以上のチャネル４０６（又はキャビティ２０２を部分的に又は完全に取り囲む「キャビティリング」）は、キャビティウエハ１０２の部分、第２のウエハ１０４の部分を通って、かつ層８０２及び８０４の一方又は両方を貫通して形成することができる。チャネル４０６は、ウエハ１０２及び１０４から材料をエッチング、穿孔、又は他の方法で除去することによって形成され得、キャビティウエハ１０２又は第２のウエハ１０４の外側表面に開口してもよい。
ブロック６では、キャビティリングチャネル４０６は、金属材料（例えば、銅）で部分的又は完全に充填／めっきされて、充填封止リング８０６を形成することができる。充填封止リング８０６は、キャビティウエハ１０２と第２のウエハ１０４との間の接合結合部を気密封止し、キャビティ２０２を封止する。一実装形態では、金属封止リング８０６の頂部露出部分は、再配線層（redistribution layer、ＲＤＬ）を含む。
図９Ａ～９Ｃを参照して、封止された超小型電子デバイス１００のいくつかの実施形態が例として図示されている。図９Ａは、１つ以上の充填封止リング８０６の底部が、層８０２（例えば、誘電体層であってもよい）内に配設され、第２のウエハ１０４に貫入しても貫入しなくてもよい、封止された超小型電子デバイス１００を示す。充填封止リング８０６の反対側の端部は（例えば、キャビティウエハ１０２の頂部で）、露出され、例えば、超小型電子デバイス１００の電気的（及び／又は熱放散）機能のための金属層に接触してもよい。
図９Ｂは、充填封止リング８０６の底部が、層８０２（例えば、誘電体層であってもよい）内に配設され、第２のウエハ１０４に貫入しても貫入しなくてもよい、別の封止された超小型電子デバイス１００を示す。充填封止リング８０６の頂部は、キャビティウエハ１０２の露出した表面の一部の上に再配線層（ＲＤＬ）を形成する。実施形態において、誘電体層８０４は、誘電体層８０４が１つ以上のキャビティ２０２の上を覆わないようにパターン化される。図９Ｃは、充填封止リング８０６の底部が、層８０２（例えば、誘電体層であってもよい）内に配設され、第２のウエハ１０４に貫入しても貫入しなくてもよい、さらなる封止された超小型電子デバイス１００を示す。充填封止リング８０６の頂部は、キャビティウエハ１０２の露出した表面の１つ以上の部分の上に再配線層（ＲＤＬ）を形成する。実施形態において、誘電体層８０４は、誘電体層８０４が１つ以上のキャビティ２０２の上を覆うようにパターン化されるが、異なる層９０２が、キャビティ２０２の上を覆うように配置される。様々な実施形態において、異なる層９０２は、基板、ガラスパネル、金属層、などを含んでもよい。
図１０は、内部封止部（例えば、８０６）を使用する別の実施形態による、封止された超小型電子デバイス１００を形成するための例示的な処理シーケンス１０００を図示するグラフィカルフロー図である。様々な実施形態において、図１０を参照して説明されるプロセス１０００は、必要に応じて、接合結合部で接合された超小型電子構成要素（例えば、１０２、１０４、２０６など）を気密封止するための技術及びデバイスを含むために、超小型電子構成要素（例えば、１０２、１０４、２０６など）の接合を含む、他のアセンブリプロセス（例えば、図２で言及したプロセス２００）を修正するために使用され得る。
ブロック１では、陥凹したキャビティウエハ１０２が形成され、第２のウエハ１０４に接合するために準備される。様々な実施形態において、第２のウエハ１０４の接合表面は、絶縁層、誘電体層、半導体層、金属層、などのような追加層８０２を含んでもよい。
ブロック２では、キャビティウエハ１０２は、第２のウエハ１０４に接合され、キャビティ２０２を内部に閉鎖する。キャビティウエハ１０２は、例えば、ＺＩＢＯＮＤ（登録商標）技術などの親密な表面接合技術を使用して、第２のウエハ１０４（及び層８０２）に接合することができ、絶縁表面（例えば、ＳｉＯｘ～ＳｉＯｘなど）が接合される。別の例では、キャビティウエハ１０２は、別の誘電体接合技術（例えば、気密封止を提供し得ず、及び気密封止を改善又は修正し得ない、ダイアタッチフィルム又はペースト、シリコン又はエポキシのようなポリマー材料、など）を使用して第２のウエハ１０４に接合することができる。
ブロック３では、意図された用途に基づいて、キャビティウエハ１０２及び／又は第２のウエハ１０４を薄くすることができる。さらに、キャビティウエハ１０２及び第２のウエハ１０４を特徴とするアセンブリは、第２のウエハ１０４側から処理するために反転されてもよい。ブロック４では、誘電体層などのような、コーティング又は層８０４が、第２のウエハ１０４の露出した表面に塗布されてもよい。ブロック５では、１つ以上のチャネル４０６（又はキャビティ２０２を部分的に又は完全に取り囲む「キャビティリング」）は、第２のウエハ１０４の部分、キャビティウエハ１０２の部分を通って、かつ層８０２及び８０４の一方又は両方を貫通して形成することができる。チャネル４０６は、ウエハ１０２及び１０４から材料をエッチング、穿孔、又は他の方法で除去することによって形成され得、第２のウエハ１０４又はキャビティウエハ１０２の外側表面に開口してもよい。上述のように、チャネルは、ウエハ（又はダイ）１０２と１０４との間の界面のみに延在してもよく、ウエハ１０４上又はウエハ１０４内のパッド若しくはビアなどの１つ以上の金属特徴部に延在してもよい。
ブロック６では、キャビティリングチャネル４０６は、金属材料（例えば、銅）で部分的又は完全に充填／めっきされて、充填封止リング８０６を形成することができる。充填封止リング８０６は、第２のウエハ１０４とキャビティウエハ１０２との間の接合結合部を気密封止し、キャビティ２０２を封止する。一実装形態では、金属封止リング８０６の頂部露出部分は、再配線層（ＲＤＬ）を含んでもよい。
図１１Ａ～１１Ｂを参照して、封止された超小型電子デバイス１００の実施形態が、例として図示されている。図１１Ａ及び１１Ｂは、封止された超小型電子デバイス１００を示し、充填封止リング８０６の底部は、層８０２（例えば、誘電体層であってもよい）内に配設され、キャビティウエハ１０２に貫入しても貫入しなくてもよい。充填封止リング８０６の反対側の端部は（例えば、第２のウエハ１０４の頂部で）、露出され、例えば、超小型電子デバイス１００の電気的機能のために金属層に接触してもよい。実施形態において、誘電体層８０４は、誘電体層８０４が１つ以上のキャビティ２０２の上を覆わないようにパターン化されるが、異なる層９０２が、キャビティ２０２の上を覆うように配置される。様々な実施形態において、異なる層９０２は、基板、ガラスパネル、金属層、などを含んでもよい。
様々な実施形態において、図１１Ａ及び１１Ｂに示されるように、１つ以上のキャビティ２０２は、第２のウエハ１０４、並びにキャビティウエハ１０２内に延在する。充填封止リング８０６は、第２のウエハ１０４とキャビティウエハ１０２との間の接合結合部を気密封止し、キャビティ２０２を封止する。加えて、図１１Ｂに示すように、金属障壁層１１０２が、１つ以上のキャビティ部２０２をさらに封止するために、キャビティ２０２のうちの１つ以上内に適用されてもよい。金属障壁１１０２は、図１１Ｂに示されるように、側壁上に、又はキャビティ２０２の内側表面を部分的又は完全に覆う、側面、頂部、及び底部壁上に配設することができる。一実装形態では、金属障壁１１０２は、キャビティウエハ１０２を第２のウエハ１０４に接合する前に、キャビティ２０２の内側表面に適用されてもよい。接合プロセスは、加熱焼鈍の有無にかかわらず、キャビティウエハ１０２の内側表面に配設された金属障壁１１０２を、第２のウエハ１０４の内側表面上に配置された金属障壁１１０２に接合するために、金属～金属接合（例えば、ＤＢＩなど）を含んでもよく、連続金属封止バリア１１０２を形成する。
図１２は、内部封止部（例えば、１２０２）を使用する別の実施形態による、封止された超小型電子デバイス１００を形成するための例示的な処理シーケンス１２００を図示するグラフィカルフロー図である。様々な実施形態において、図１２を参照して説明されるプロセス１２００は、必要に応じて、接合結合部で接合された超小型電子構成要素（例えば、１０２、１０４、２０６など）を気密封止するための技術及びデバイスを含むために、超小型電子構成要素（例えば、１０２、１０４、２０６など）の接合を含む、他のアセンブリプロセス（例えば、図２で言及したプロセス２００）を修正するために使用され得る。
ブロック１では、陥凹したキャビティウエハ１０２が形成され、第２のウエハ１０４（例えば、ＭＥＭＳウエハであってもなくてもよい）に接合するために準備される。様々な実施形態において、第２のウエハ１０４の接合表面は、絶縁層、誘電体層、半導体層、金属層、などのような追加層８０２を含んでもよい。
ブロック２では、キャビティウエハ１０２は、第２のウエハ１０４に接合され、キャビティ２０２を内部に閉鎖する。キャビティウエハ１０２は、例えば、ＺＩＢＯＮＤ（登録商標）技術などの親密な表面接合技術を使用して、第２のウエハ１０４（及び層８０２）に接合することができ、絶縁表面（例えば、ＳｉＯｘ～ＳｉＯｘなど）が接合される。別の例では、キャビティウエハ１０２は、別の誘電体接合技術（例えば、気密封止を提供し得ず、及び気密封止を改善又は修正し得ない、ダイアタッチフィルム又はペースト、シリコン又はエポキシのようなポリマー材料、など）を使用して第２のウエハ１０４に接合することができる。
ブロック３では、意図された用途に基づいて、キャビティウエハ１０２及び／又は第２のウエハ１０４を薄くすることができる。ブロック４では、誘電体層などのような、コーティング又は層８０４が、キャビティウエハ１０２の露出した表面に適用されてもよい。ブロック５では、１つ以上のチャネル４０６（又はキャビティ２０２を部分的に又は完全に取り囲む「キャビティリング」）は、キャビティウエハ１０２の部分、第２のウエハ１０４の部分を通って、かつ層８０２及び８０４の一方又は両方を貫通して形成することができる。チャネル４０６は、ウエハ１０２及び１０４から材料をエッチング、穿孔、又は他の方法で除去することによって形成され得、キャビティウエハ１０２又は第２のウエハ１０４の外側表面に開口してもよい。
ブロック６では、キャビティリングチャネル４０６は、金属材料（例えば、銅）で部分的に充填／めっきされて、共形封止リング１２０２を形成することができる。封止リング１２０２は、キャビティウエハ１０２と第２のウエハ１０４との間の接合結合部を気密封止し、キャビティ２０２を封止する。様々な実施形態において、チャネル４０６は、共形封止リング１２０２を形成するように充填／めっきされ得、金属層１２０４は、キャビティウエハ１０２の露出表面の少なくとも一部分上に堆積される。したがって、様々な実施形態において、チャネル４０６は、金属層１２０４の堆積と同じ又は別個のプロセスで充填される。
図１３Ａ～１３Ｃを参照して、封止された超小型電子デバイス１００のいくつかの実施形態が、例として図示されている。図１３Ａ～１３Ｃは、封止リング１２０２がキャビティ層１０２を貫通して形成され、封止リング１２０２の底部は、層８０２（例えば、誘電体層であってもよい）を通って配設され、かつまた第２のウエハ１０４に貫入する、封止された超小型電子デバイス１００を示す。図１３Ａ及び１３Ｂは、部分的に充填された封止リング１２０２（例えば、真空めっきされた）を示し、図１３Ｂに示される実施形態は、図１３Ａに示される実施形態よりも、部分的に充填された封止リング１２０２内により多量の金属を有する。８０～２５０Ｃの温度で部分的に充填された状態で基板（接合ウエハ１０２及び１０４）を焼鈍することは、めっき金属（例えば、１２０２及び／又は１２０４）の粒径を拡大することができる。拡大された粒径を生成するプロセスは、封止リング１２０２及び／又は金属層１２０４の金属層内の不純物を低減することができる。一実装形態では、粒は、チャネル４０６の幅寸法の１０％を超える概略の（例えば、平均の）直径を有する。
図１３Ｃは、チャネル４０６内に完全に充填された封止リング１２０２を示す。いくつかの実施形態では、図１３Ａ及び１３Ｂに示されるような、部分的に充填された封止リング１２０２の焼鈍された金属は、完全に充填された封止リング１２０２を形成するために、追加の金属層に追加されるか、又は追加の金属層でコーティングすることができる。一実施形態では、封止された超小型電子デバイス１００は、追加の金属層の堆積後に再び焼鈍されてもよい。場合によっては、充填された封止リング１２０２のための所望の表面を形成するために、最終焼鈍の前又は後にＣＭＰが使用されてもよい。信頼性、堅牢性、性能などのために、必要に応じて、１つ以上の追加の材料が、封止リング１２０２の未充填部分に提供されてもよい。
充填された封止リング１２０２の頂部（例えば、露出した）の端部（例えば、キャビティウエハ１０２の頂部表面の）は、例えば、別のデバイスに接合されたときに、超小型電子デバイス１００の電気的機能のために、露出され、金属層に接触してもよい。
図１～１３の図示に示された封止リング３０２、４０２、４０４、８０６及び１２０２の数量は、例として及び議論のためである。様々な実施形態において、封止された超小型電子デバイス１００又は同様のアセンブリは、より少ない、又はより多い数量の封止リング３０２、４０２、４０４、８０６及び１２０２を含んでもよく、本開示の範囲内にとどまる。さらに、本明細書に記載される様々な実装形態を組み合わせて、ＭＥＭＳデバイスを製造する従来の技術の改善をさらに向上させ得る。例えば、封止リングは、構成要素の一方の側から１つの表面に延在するように示されているが、封止リングは、両方の側から形成されてもよく、互いに接触して、封止された超小型電子デバイス１００を貫通して完全に延在する金属構造体を形成してもよい。
結論
本開示の実装形態は、構造的特徴及び／又は方法論的行為に特有の言語で説明されてきたが、実装形態は、記載されている特定の特徴又は行為に必ずしも限定されないことを理解されたい。むしろ、特定の特徴及び行為は、例示的なデバイス及び技術を実装する代表的な形態として開示されている。
本文書の各請求項は、別個の実施形態を構成し、異なる請求項及び／又は異なる実施形態を組み合わせる実施形態は、本開示の範囲内であり、本開示を再検討すると当業者には明らかとなるであろう。

Claims (31)

  1. 超小型電子アセンブリを形成する方法であって、
    第１の超小型電子構成要素の第１の絶縁表面を、第２の超小型電子構成要素の第２の絶縁表面に接合することであって、前記第１の絶縁表面及び前記第２の絶縁表面は、前記第１の絶縁表面及び前記第２の絶縁表面が接触する接合結合部を形成する、接合することと、
    前記接合結合部の上に封止部を形成することであって、前記封止部は前記接合結合部を覆い、前記封止部は、金属材料を含み、かつ前記第１の超小型電子構成要素と前記第２の超小型電子構成要素との間の前記接合結合部を封止する、形成することと、を含む、方法。
  2. 無電解めっき又は印刷を介して前記接合結合部の上に前記金属材料を堆積させることによって、前記封止部を形成することをさらに含む、請求項１に記載の方法。
  3. 前記封止部を、前記第１の超小型電子構成要素及び前記第２の超小型電子構成要素のうちの少なくとも一方の周辺部にわたって連続的に形成することをさらに含む、請求項１に記載の方法。
  4. 前記接合結合部は、第１の接合結合部を含み、かつ前記封止部は、第１の封止部を含み、前記方法は、前記第１の絶縁表面及び前記第２の絶縁表面のうちの少なくとも一方を第３の絶縁表面に接合することと、前記第３の絶縁表面が前記第１の絶縁表面又は前記第２の絶縁表面と接触する、少なくとも第２の接合結合部を形成することと、
    前記第２の接合結合部の上に第２の封止部を形成することであって、前記第２の封止部は、前記第２の接合結合部を覆い、前記第２の封止部は、金属材料を含み、かつ前記第２の接合結合部を封止する、形成することと、をさらに含む、請求項１に記載の方法。
  5. 前記第２の封止部は、前記第１の封止部の一部分を含み、前記方法は、前記第１及び第２の接合結合部の上に前記第１の封止部を形成することをさらに含み、前記第１の封止部は、前記第１及び第２の接合結合部を覆い、かつ前記第１及び第２の接合結合部を封止する、請求項４に記載の方法。
  6. 前記第１の絶縁表面は、接着剤なしの、室温の、共有接合技術を使用して、前記第２の絶縁表面に接合される、請求項１に記載の方法。
  7. 前記第１の絶縁表面は、ポリマー接合技術を介してダイアタッチフィルム又はペーストを使用して、前記第２の絶縁表面に接合される、請求項１に記載の方法。
  8. 前記封止部は、前記接合結合部において１秒当たり１×１０-6ａｔｍ－ｃｍ３を超える流体漏れを防止するように構成された気密封止部を含む、請求項１に記載の方法。
  9. 超小型電子アセンブリを形成する方法であって、
    第１の超小型電子構成要素の第１の絶縁表面を、第２の超小型電子構成要素の第２の絶縁表面に接合することであって、前記第１の絶縁表面及び前記第２の絶縁表面は、前記第１の絶縁表面及び前記第２の絶縁表面が接触する接合結合部を形成する、接合することと、
    前記第１の絶縁表面内に第１のチャネルを形成することと、
    前記第２の超小型電子構成要素を貫通して第２のチャネルを形成することであって、前記第２のチャネルは、前記第１のチャネルと整列し、前記第１のチャネル及び前記第２のチャネルは、前記接合結合部と交差する、形成することと、
    前記第１のチャネル及び前記第２のチャネル内に封止部を形成することであって、前記封止部は、前記第１のチャネルから前記第２のチャネルまで連続的であり、前記封止部は、金属材料を含み、かつ前記第１の超小型電子構成要素と前記第２の超小型電子構成要素との間の前記接合結合部を封止する、形成することと、を含む、方法。
  10. 無電解めっきを介して前記接合結合部に前記金属材料を堆積させることによって、前記封止部を形成することをさらに含む、請求項９に記載の方法。
  11. 前記金属材料を、前記第１のチャネル及び前記第２のチャネルの複数の表面に適合させることをさらに含む、請求項９に記載の方法。
  12. 前記封止部を、前記第１の超小型電子構成要素及び前記第２の超小型電子構成要素のうちの少なくとも一方の周辺部内で連続的であるように形成することをさらに含む、請求項９に記載の方法。
  13. 前記第１のチャネル及び前記第２のチャネル内に前記封止部を形成することによって、前記接合結合部を横切る流体流を減少させることをさらに含む、請求項９に記載の方法。
  14. 前記封止部は、前記接合結合部において１秒当たり１×１０-6ａｔｍ－ｃｍ３を超える流体漏れを防止するように構成された気密封止部を含む、請求項９に記載の方法。
  15. 超小型電子アセンブリであって、
    第１の絶縁表面で、第２の超小型電子構成要素の第２の絶縁表面に接合された第１の超小型電子構成要素であって、前記第１の絶縁表面及び前記第２の絶縁表面は、前記第１の絶縁表面及び前記第２の絶縁表面が接触する接合結合部を形成する、第１の超小型電子構成要素と、
    前記接合結合部の上に配設された封止部であって、前記封止部は、金属材料を含み、かつ前記第１の超小型電子構成要素と前記第２の超小型電子構成要素との間の前記接合結合部を封止する、封止部と、を備える、超小型電子アセンブリ。
  16. 前記封止部は、前記第１の超小型電子構成要素及び前記第２の超小型電子構成要素のうちの少なくとも一方の周辺部にわたって連続的である、請求項１５に記載の超小型電子アセンブリ。
  17. 前記封止部は、前記第１の超小型電子構成要素及び前記第２の超小型電子構成要素のうちの少なくとも一方の周辺部内で連続的である、請求項１５に記載の超小型電子アセンブリ。
  18. 前記第１の絶縁表面は、接着剤なしの、室温の、共有接合技術を使用して、前記第２の絶縁表面に接合される、請求項１５に記載の超小型電子アセンブリ。
  19. 前記第１の絶縁表面は、ポリマー接合技術を介してダイアタッチフィルム又はペーストを使用して、前記第２の絶縁表面に接合される、請求項１５に記載の超小型電子アセンブリ。
  20. 前記第１の超小型電子構成要素と前記第２の超小型電子構成要素との間の前記接合結合部に配設されたキャビティをさらに備え、前記キャビティは、前記第１の超小型電子構成要素の一部分及び前記第２の超小型電子構成要素の一部分によって形成され、かつ前記封止部は、前記第１の超小型電子構成要素及び前記第２の超小型電子構成要素のうちの少なくとも一方の周辺部内で連続的であり、かつ前記封止部は、前記キャビティの周辺部の周りで連続的である、請求項１５に記載の超小型電子アセンブリ。
  21. 前記封止部は、前記接合結合部において１秒当たり１×１０-6ａｔｍ－ｃｍ３を超える流体漏れを防止するように構成された気密封止部を含む、請求項１５に記載の超小型電子アセンブリ。
  22. 前記超小型電子アセンブリは、微小電気機械システム（ＭＥＭＳ）デバイスを備える、請求項１５に記載の超小型電子アセンブリ。
  23. 超小型電子アセンブリであって、
    第１の絶縁表面で、第２の超小型電子構成要素の第２の絶縁表面に接合された第１の超小型電子構成要素であって、前記第１の絶縁表面及び前記第２の絶縁表面は、前記第１の絶縁表面及び前記第２の絶縁表面が接触する接合結合部を形成する、第１の超小型電子構成要素と、
    前記第１の絶縁表面内の第１のチャネルと、
    前記第２の超小型電子構成要素を貫通する第２のチャネルであって、前記第２のチャネルは、前記第１のチャネルと整列し、前記第１のチャネル及び前記第２のチャネルは、前記接合結合部と交差する、第２のチャネルと、
    前記第１のチャネル及び前記第２のチャネル内に配設され、前記第１のチャネルから前記第２のチャネルまで連続的である封止部であって、前記封止部は、金属材料を含み、かつ前記第１の超小型電子構成要素と前記第２の超小型電子構成要素との間の前記接合結合部を封止する、封止部と、を備える、超小型電子アセンブリ。
  24. 前記第１の絶縁表面内の１つ以上の追加チャネルと、前記第２の超小型電子構成要素を貫通する１つ以上の対応するチャネルと、をさらに備え、前記１つ以上の対応するチャネルは、前記１つ以上の追加チャネルと整列し、前記１つ以上の追加チャネル及び前記１つ以上の対応するチャネルは、前記接合結合部と交差し、かつ１つ以上の追加封止部は、前記１つ以上の追加のチャネル及び前記１つ以上の対応するチャネル内にそれぞれ配設され、かつ前記第１の超小型電子構成要素と前記第２の超小型電子構成要素との間の前記接合結合部を封止する、請求項２３に記載の超小型電子アセンブリ。
  25. 前記封止部は、前記第１のチャネル及び前記第２のチャネルに共形である、請求項２３に記載の超小型電子アセンブリ。
  26. 前記金属材料が、前記第１のチャネル及び前記第２のチャネルを実質的に充填する、請求項２３に記載の超小型電子アセンブリ。
  27. 前記封止部は、前記第１の超小型電子構成要素及び前記第２の超小型電子構成要素のうちの少なくとも一方の周辺部内で連続的である、請求項２３に記載の超小型電子アセンブリ。
  28. 前記第１の超小型電子構成要素と前記第２の超小型電子構成要素との間の前記接合結合部に配設されたキャビティをさらに備え、前記キャビティは、前記第１の超小型電子構成要素の一部分及び前記第２の超小型電子構成要素の一部分のうちの少なくとも一方によって形成され、かつ前記封止部は、前記第１の超小型電子構成要素及び前記第２の超小型電子構成要素のうちの少なくとも一方の周辺部内で連続的であり、かつ前記封止部は、前記キャビティの周辺部の周りで連続的である、請求項２３に記載の超小型電子アセンブリ。
  29. 前記封止部は、前記接合結合部において１秒当たり１×１０-6ａｔｍ－ｃｍ３を超える流体漏れを防止するように構成された気密封止部を含む、請求項２３に記載の超小型電子アセンブリ。
  30. 前記金属材料は、前記第１のチャネル又は前記第２のチャネルの幅の１０パーセントを超える一般的な直径を有する粒を含む、請求項２３に記載の超小型電子アセンブリ。
  31. 前記第１の超小型電子構成要素及び前記第２の超小型電子構成要素のうちの少なくとも一方の内部に埋め込まれた金属リングをさらに備え、前記金属リングは、前記第１の超小型電子構成要素及び前記第２の超小型電子構成要素のうちの少なくとも一方の周辺部内に配設され、かつ前記封止部は、前記金属リングと接触する、請求項２３に記載の超小型電子アセンブリ。
JP2023086294A 2017-03-21 2023-05-25 超小型電子アセンブリの封止 Pending JP2023111931A (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201762474478P 2017-03-21 2017-03-21
US62/474,478 2017-03-21
US15/920,759 US10508030B2 (en) 2017-03-21 2018-03-14 Seal for microelectronic assembly
US15/920,759 2018-03-14
PCT/US2018/022688 WO2018175208A1 (en) 2017-03-21 2018-03-15 Seal for microelectronic assembly
JP2019552212A JP7369037B2 (ja) 2017-03-21 2018-03-15 超小型電子アセンブリの封止

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019552212A Division JP7369037B2 (ja) 2017-03-21 2018-03-15 超小型電子アセンブリの封止

Publications (1)

Publication Number Publication Date
JP2023111931A true JP2023111931A (ja) 2023-08-10

Family

ID=63582081

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019552212A Active JP7369037B2 (ja) 2017-03-21 2018-03-15 超小型電子アセンブリの封止
JP2023086294A Pending JP2023111931A (ja) 2017-03-21 2023-05-25 超小型電子アセンブリの封止

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019552212A Active JP7369037B2 (ja) 2017-03-21 2018-03-15 超小型電子アセンブリの封止

Country Status (5)

Country Link
US (5) US10508030B2 (ja)
EP (2) EP4299507A3 (ja)
JP (2) JP7369037B2 (ja)
TW (3) TW202316930A (ja)
WO (1) WO2018175208A1 (ja)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US10446532B2 (en) 2016-01-13 2019-10-15 Invensas Bonding Technologies, Inc. Systems and methods for efficient transfer of semiconductor elements
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US10446487B2 (en) 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
US11176450B2 (en) 2017-08-03 2021-11-16 Xcelsis Corporation Three dimensional circuit implementing machine trained network
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
KR20190092584A (ko) 2016-12-29 2019-08-07 인벤사스 본딩 테크놀로지스 인코포레이티드 집적된 수동 컴포넌트를 구비한 접합된 구조체
JP7030825B2 (ja) 2017-02-09 2022-03-07 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド 接合構造物
WO2018169968A1 (en) 2017-03-16 2018-09-20 Invensas Corporation Direct-bonded led arrays and applications
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
US10784191B2 (en) 2017-03-31 2020-09-22 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11195748B2 (en) 2017-09-27 2021-12-07 Invensas Corporation Interconnect structures and methods for forming same
US11031285B2 (en) 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
EP3807927A4 (en) 2018-06-13 2022-02-23 Invensas Bonding Technologies, Inc. TSV AS A HIDEPAD
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US10910344B2 (en) 2018-06-22 2021-02-02 Xcelsis Corporation Systems and methods for releveled bump planes for chiplets
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
WO2020010265A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US11296044B2 (en) 2018-08-29 2022-04-05 Invensas Bonding Technologies, Inc. Bond enhancement structure in microelectronics for trapping contaminants during direct-bonding processes
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
CN113330557A (zh) 2019-01-14 2021-08-31 伊文萨思粘合技术公司 键合结构
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US10854578B2 (en) 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory
US11610846B2 (en) 2019-04-12 2023-03-21 Adeia Semiconductor Bonding Technologies Inc. Protective elements for bonded structures including an obstructive element
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11205625B2 (en) 2019-04-12 2021-12-21 Invensas Bonding Technologies, Inc. Wafer-level bonding of obstructive elements
US11355404B2 (en) 2019-04-22 2022-06-07 Invensas Bonding Technologies, Inc. Mitigating surface damage of probe pads in preparation for direct bonding of a substrate
US11385278B2 (en) 2019-05-23 2022-07-12 Invensas Bonding Technologies, Inc. Security circuitry for bonded structures
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11862602B2 (en) 2019-11-07 2024-01-02 Adeia Semiconductor Technologies Llc Scalable architecture for reduced cycles across SOC
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11876076B2 (en) 2019-12-20 2024-01-16 Adeia Semiconductor Technologies Llc Apparatus for non-volatile random access memory stacks
US11721653B2 (en) 2019-12-23 2023-08-08 Adeia Semiconductor Bonding Technologies Inc. Circuitry for electrical redundancy in bonded structures
KR20220120631A (ko) 2019-12-23 2022-08-30 인벤사스 본딩 테크놀로지스 인코포레이티드 결합형 구조체를 위한 전기적 리던던시
KR20230003471A (ko) 2020-03-19 2023-01-06 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 직접 결합된 구조체들을 위한 치수 보상 제어
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
WO2021236361A1 (en) 2020-05-19 2021-11-25 Invensas Bonding Technologies, Inc. Laterally unconfined structure
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
US11688700B2 (en) 2021-06-11 2023-06-27 Raytheon Company Die package having security features

Family Cites Families (258)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0272642A (ja) 1988-09-07 1990-03-12 Nec Corp 基板の接続構造および接続方法
JPH0344067A (ja) 1989-07-11 1991-02-25 Nec Corp 半導体基板の積層方法
CA2083072C (en) 1991-11-21 1998-02-03 Shinichi Hasegawa Method for manufacturing polyimide multilayer wiring substrate
US6008126A (en) 1992-04-08 1999-12-28 Elm Technology Corporation Membrane dielectric isolation IC fabrication
JPH07193294A (ja) 1993-11-01 1995-07-28 Matsushita Electric Ind Co Ltd 電子部品およびその製造方法
KR960009074A (ko) 1994-08-29 1996-03-22 모리시다 요이치 반도체 장치 및 그 제조방법
DE4433330C2 (de) 1994-09-19 1997-01-30 Fraunhofer Ges Forschung Verfahren zur Herstellung von Halbleiterstrukturen mit vorteilhaften Hochfrequenzeigenschaften sowie eine Halbleiterwaferstruktur
JP3979687B2 (ja) 1995-10-26 2007-09-19 アプライド マテリアルズ インコーポレイテッド ハロゲンをドープした酸化珪素膜の膜安定性を改良する方法
US6221753B1 (en) 1997-01-24 2001-04-24 Micron Technology, Inc. Flip chip technique for chip assembly
JP4032454B2 (ja) 1997-06-27 2008-01-16 ソニー株式会社 三次元回路素子の製造方法
US6097096A (en) 1997-07-11 2000-08-01 Advanced Micro Devices Metal attachment method and structure for attaching substrates at low temperatures
US6872984B1 (en) * 1998-07-29 2005-03-29 Silicon Light Machines Corporation Method of sealing a hermetic lid to a semiconductor die at an angle
JP2000100679A (ja) 1998-09-22 2000-04-07 Canon Inc 薄片化による基板間微小領域固相接合法及び素子構造
JP3532788B2 (ja) 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
JP2001102479A (ja) 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6500694B1 (en) 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
JP2001148436A (ja) 1999-11-22 2001-05-29 Ngk Spark Plug Co Ltd セラミックパッケージ及びセラミックパッケージの製造方法
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
JP4322402B2 (ja) 2000-06-22 2009-09-02 大日本印刷株式会社 プリント配線基板及びその製造方法
JP3440057B2 (ja) 2000-07-05 2003-08-25 唯知 須賀 半導体装置およびその製造方法
US6423640B1 (en) 2000-08-09 2002-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Headless CMP process for oxide planarization
US6900549B2 (en) 2001-01-17 2005-05-31 Micron Technology, Inc. Semiconductor assembly without adhesive fillets
JP2002353416A (ja) 2001-05-25 2002-12-06 Sony Corp 半導体記憶装置およびその製造方法
US20020179921A1 (en) 2001-06-02 2002-12-05 Cohn Michael B. Compliant hermetic package
US6818464B2 (en) 2001-10-17 2004-11-16 Hymite A/S Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes
JP2003204074A (ja) 2001-10-29 2003-07-18 Sharp Corp 太陽電池用封止膜、およびこれを用いた太陽電池パネルの製造方法
US20030113947A1 (en) 2001-12-19 2003-06-19 Vandentop Gilroy J. Electrical/optical integration scheme using direct copper bonding
US6887769B2 (en) 2002-02-06 2005-05-03 Intel Corporation Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US6876062B2 (en) 2002-06-27 2005-04-05 Taiwan Semiconductor Manufacturing Co., Ltd Seal ring and die corner stress relief pattern design to protect against moisture and metallic impurities
US7105980B2 (en) 2002-07-03 2006-09-12 Sawtek, Inc. Saw filter device and method employing normal temperature bonding for producing desirable filter production and performance characteristics
JP4083502B2 (ja) 2002-08-19 2008-04-30 株式会社フジミインコーポレーテッド 研磨方法及びそれに用いられる研磨用組成物
DE10238523B4 (de) * 2002-08-22 2014-10-02 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
US6822326B2 (en) 2002-09-25 2004-11-23 Ziptronix Wafer bonding hermetic encapsulation
US7023093B2 (en) 2002-10-24 2006-04-04 International Business Machines Corporation Very low effective dielectric constant interconnect Structures and methods for fabricating the same
US7354798B2 (en) 2002-12-20 2008-04-08 International Business Machines Corporation Three-dimensional device fabrication method
JP4502173B2 (ja) 2003-02-03 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US6962835B2 (en) 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
US6908027B2 (en) 2003-03-31 2005-06-21 Intel Corporation Complete device layer transfer without edge exclusion via direct wafer bonding and constrained bond-strengthening process
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
TWI275168B (en) 2003-06-06 2007-03-01 Sanyo Electric Co Semiconductor device and method for making the same
US20040259325A1 (en) 2003-06-19 2004-12-23 Qing Gan Wafer level chip scale hermetic package
US6777263B1 (en) * 2003-08-21 2004-08-17 Agilent Technologies, Inc. Film deposition to enhance sealing yield of microcap wafer-level package with vias
US6867073B1 (en) 2003-10-21 2005-03-15 Ziptronix, Inc. Single mask via method and device
US7165896B2 (en) 2004-02-12 2007-01-23 Hymite A/S Light transmitting modules with optical power monitoring
US7842948B2 (en) 2004-02-27 2010-11-30 Nvidia Corporation Flip chip semiconductor die internal signal access system and method
US7952189B2 (en) 2004-05-27 2011-05-31 Chang-Feng Wan Hermetic packaging and method of manufacture and use therefore
US7183622B2 (en) 2004-06-30 2007-02-27 Intel Corporation Module integrating MEMS and passive components
US20060057945A1 (en) 2004-09-16 2006-03-16 Chia-Lin Hsu Chemical mechanical polishing process
US20060076634A1 (en) 2004-09-27 2006-04-13 Lauren Palmateer Method and system for packaging MEMS devices with incorporated getter
EP2428486B1 (en) * 2004-11-04 2021-04-14 Microchips Biotech, Inc. Compression and cold weld sealing methods and devices
KR100498708B1 (ko) 2004-11-08 2005-07-01 옵토팩 주식회사 반도체 소자용 전자패키지 및 그 패키징 방법
US7358106B2 (en) * 2005-03-03 2008-04-15 Stellar Micro Devices Hermetic MEMS package and method of manufacture
US7442570B2 (en) 2005-03-18 2008-10-28 Invensence Inc. Method of fabrication of a AL/GE bonding in a wafer packaging environment and a product produced therefrom
GB0505680D0 (en) 2005-03-22 2005-04-27 Cambridge Display Tech Ltd Apparatus and method for increased device lifetime in an organic electro-luminescent device
JP2007019107A (ja) 2005-07-05 2007-01-25 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
US7582969B2 (en) 2005-08-26 2009-09-01 Innovative Micro Technology Hermetic interconnect structure and method of manufacture
US20070045795A1 (en) 2005-08-31 2007-03-01 Mcbean Ronald V MEMS package and method of forming the same
US7193423B1 (en) 2005-12-12 2007-03-20 International Business Machines Corporation Wafer-to-wafer alignments
US7288458B2 (en) 2005-12-14 2007-10-30 Freescale Semiconductor, Inc. SOI active layer with different surface orientation
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US20070188054A1 (en) 2006-02-13 2007-08-16 Honeywell International Inc. Surface acoustic wave packages and methods of forming same
US20080002460A1 (en) * 2006-03-01 2008-01-03 Tessera, Inc. Structure and method of making lidded chips
TWI299552B (en) 2006-03-24 2008-08-01 Advanced Semiconductor Eng Package structure
US7972683B2 (en) * 2006-03-28 2011-07-05 Innovative Micro Technology Wafer bonding material with embedded conductive particles
DE102006016260B4 (de) 2006-04-06 2024-07-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vielfach-Bauelement mit mehreren aktive Strukturen enthaltenden Bauteilen (MEMS) zum späteren Vereinzeln, flächiges Substrat oder flächig ausgebildete Kappenstruktur, in der Mikrosystemtechnik einsetzbares Bauteil mit aktiven Strukturen, Einzelsubstrat oder Kappenstruktur mit aktiven Strukturen und Verfahren zum Herstellen eines Vielfach-Bauelements
US7462931B2 (en) 2006-05-15 2008-12-09 Innovative Micro Technology Indented structure for encapsulated devices and method of manufacture
US7750488B2 (en) 2006-07-10 2010-07-06 Tezzaron Semiconductor, Inc. Method for bonding wafers to produce stacked integrated circuits
US7430359B2 (en) 2006-10-02 2008-09-30 Miradia, Inc. Micromechanical system containing a microfluidic lubricant channel
US20080124835A1 (en) 2006-11-03 2008-05-29 International Business Machines Corporation Hermetic seal and reliable bonding structures for 3d applications
KR100833508B1 (ko) 2006-12-07 2008-05-29 한국전자통신연구원 멤즈 패키지 및 그 방법
US7803693B2 (en) 2007-02-15 2010-09-28 John Trezza Bowed wafer hybridization compensation
JP4792143B2 (ja) * 2007-02-22 2011-10-12 株式会社デンソー 半導体装置およびその製造方法
US8513791B2 (en) * 2007-05-18 2013-08-20 International Business Machines Corporation Compact multi-port CAM cell implemented in 3D vertical integration
US7737513B2 (en) 2007-05-30 2010-06-15 Tessera, Inc. Chip assembly including package element and integrated circuit chip
JP2009039843A (ja) 2007-08-10 2009-02-26 Toshiba Corp 電気部品およびその製造方法
KR20090056044A (ko) 2007-11-29 2009-06-03 삼성전자주식회사 반도체 소자 패키지 및 이를 제조하는 방법
JP2009238905A (ja) 2008-03-26 2009-10-15 Nippon Telegr & Teleph Corp <Ntt> 半導体素子の実装構造および半導体素子の実装方法
US8349635B1 (en) 2008-05-20 2013-01-08 Silicon Laboratories Inc. Encapsulated MEMS device and method to form the same
WO2010013728A1 (ja) 2008-07-31 2010-02-04 日本電気株式会社 半導体装置及びその製造方法
US9893004B2 (en) 2011-07-27 2018-02-13 Broadpak Corporation Semiconductor interposer integration
US8129828B2 (en) 2008-09-29 2012-03-06 Ngk Spark Plug Co., Ltd. Wiring substrate with reinforcement
KR100945800B1 (ko) 2008-12-09 2010-03-05 김영혜 이종 접합 웨이퍼 제조방법
US8089144B2 (en) * 2008-12-17 2012-01-03 Denso Corporation Semiconductor device and method for manufacturing the same
US8269671B2 (en) 2009-01-27 2012-09-18 International Business Machines Corporation Simple radio frequency integrated circuit (RFIC) packages with integrated antennas
US8278749B2 (en) 2009-01-30 2012-10-02 Infineon Technologies Ag Integrated antennas in wafer level package
US8476165B2 (en) 2009-04-01 2013-07-02 Tokyo Electron Limited Method for thinning a bonding wafer
SE537499C2 (sv) 2009-04-30 2015-05-26 Silex Microsystems Ab Bondningsmaterialstruktur och process med bondningsmaterialstruktur
CN101554988B (zh) 2009-04-30 2011-03-30 华中科技大学 一种微机电系统的圆片级真空封装方法
US20100288525A1 (en) 2009-05-12 2010-11-18 Alcatel-Lucent Usa, Incorporated Electronic package and method of manufacture
EP2259018B1 (en) 2009-05-29 2017-06-28 Infineon Technologies AG Gap control for die or layer bonding using intermediate layers of a micro-electromechanical system
FR2947481B1 (fr) 2009-07-03 2011-08-26 Commissariat Energie Atomique Procede de collage cuivre-cuivre simplifie
US8482132B2 (en) 2009-10-08 2013-07-09 International Business Machines Corporation Pad bonding employing a self-aligned plated liner for adhesion enhancement
FR2953679B1 (fr) 2009-12-04 2012-06-01 Thales Sa Boitier electronique hermetique et procede d'assemblage hermetique d'un boitier
JP5115618B2 (ja) * 2009-12-17 2013-01-09 株式会社デンソー 半導体装置
FR2954585B1 (fr) 2009-12-23 2012-03-02 Soitec Silicon Insulator Technologies Procede de realisation d'une heterostructure avec minimisation de contrainte
JP5568786B2 (ja) 2009-12-24 2014-08-13 新光電気工業株式会社 半導体パッケージの製造方法及び半導体パッケージ
GB2477492B (en) * 2010-01-27 2014-04-09 Thales Holdings Uk Plc Integrated circuit package
JP4900498B2 (ja) 2010-04-26 2012-03-21 セイコーエプソン株式会社 電子部品
JP5517800B2 (ja) 2010-07-09 2014-06-11 キヤノン株式会社 固体撮像装置用の部材および固体撮像装置の製造方法
TWI422080B (zh) * 2010-08-20 2014-01-01 Txc Corp Enhanced gas - tightness of the oscillator device wafer - level package structure
US8330559B2 (en) * 2010-09-10 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level packaging
US8411444B2 (en) 2010-09-15 2013-04-02 International Business Machines Corporation Thermal interface material application for integrated circuit cooling
FR2966283B1 (fr) 2010-10-14 2012-11-30 Soi Tec Silicon On Insulator Tech Sa Procede pour realiser une structure de collage
US8377798B2 (en) 2010-11-10 2013-02-19 Taiwan Semiconductor Manufacturing Co., Ltd Method and structure for wafer to wafer bonding in semiconductor packaging
US9386688B2 (en) 2010-11-12 2016-07-05 Freescale Semiconductor, Inc. Integrated antenna package
US8569090B2 (en) 2010-12-03 2013-10-29 Babak Taheri Wafer level structures and methods for fabricating and packaging MEMS
US8476146B2 (en) 2010-12-03 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing wafer distortion through a low CTE layer
US8620164B2 (en) 2011-01-20 2013-12-31 Intel Corporation Hybrid III-V silicon laser formed by direct bonding
US8988299B2 (en) 2011-02-17 2015-03-24 International Business Machines Corporation Integrated antenna for RFIC package applications
US8847337B2 (en) * 2011-02-25 2014-09-30 Evigia Systems, Inc. Processes and mounting fixtures for fabricating electromechanical devices and devices formed therewith
US8395229B2 (en) 2011-03-11 2013-03-12 Institut National D'optique MEMS-based getter microdevice
US8501537B2 (en) 2011-03-31 2013-08-06 Soitec Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures formed using such methods
US8716105B2 (en) 2011-03-31 2014-05-06 Soitec Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures and intermediate structures formed using such methods
EP2514713B1 (en) * 2011-04-20 2013-10-02 Tronics Microsystems S.A. A micro-electromechanical system (MEMS) device
KR102378636B1 (ko) 2011-05-24 2022-03-25 소니그룹주식회사 반도체 장치
SG10201505586UA (en) 2011-06-17 2015-08-28 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
US9540230B2 (en) * 2011-06-27 2017-01-10 Invensense, Inc. Methods for CMOS-MEMS integrated devices with multiple sealed cavities maintained at various pressures
JP5982748B2 (ja) 2011-08-01 2016-08-31 ソニー株式会社 半導体装置、半導体装置の製造方法、および電子機器
US8697493B2 (en) 2011-07-18 2014-04-15 Soitec Bonding surfaces for direct bonding of semiconductor structures
US9365416B2 (en) * 2011-08-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for motion sensor
US8441131B2 (en) 2011-09-12 2013-05-14 Globalfoundries Inc. Strain-compensating fill patterns for controlling semiconductor chip package interactions
TWI426572B (zh) * 2011-10-20 2014-02-11 Ind Tech Res Inst 微機電感測裝置及其製造方法
CA3115288A1 (en) * 2011-11-03 2013-05-10 Fastcap Systems Corporation Production logging instrument
US9139423B2 (en) 2012-01-19 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electro mechanical system structures
CN103377911B (zh) 2012-04-16 2016-09-21 中国科学院微电子研究所 提高化学机械平坦化工艺均匀性的方法
US9139420B2 (en) * 2012-04-18 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device structure and methods of forming same
DE102012206732A1 (de) * 2012-04-24 2013-10-24 Robert Bosch Gmbh Verfahren zum Herstellen eines hybrid integrierten Bauteils
JP2013243333A (ja) 2012-04-24 2013-12-05 Tadatomo Suga チップオンウエハ接合方法及び接合装置並びにチップとウエハとを含む構造体
FR2990314B1 (fr) 2012-05-03 2014-06-06 Commissariat Energie Atomique Dispositif microelectronique de transmission sans fil
DK3225604T3 (da) 2012-05-18 2019-06-17 Panasonic Ip Man Co Ltd Fremgangsmåde til fremstilling af flerlagsruder
US9142517B2 (en) 2012-06-05 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding mechanisms for semiconductor wafers
US9048283B2 (en) 2012-06-05 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding systems and methods for semiconductor wafers
US8809123B2 (en) 2012-06-05 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional integrated circuit structures and hybrid bonding methods for semiconductor wafers
US8530997B1 (en) 2012-07-31 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Double seal ring
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
US20140130595A1 (en) 2012-11-12 2014-05-15 Memsic, Inc. Monolithic sensor package
US9511994B2 (en) 2012-11-28 2016-12-06 Invensense, Inc. Aluminum nitride (AlN) devices with infrared absorption structural layer
DE102012224310A1 (de) 2012-12-21 2014-06-26 Tesa Se Gettermaterial enthaltendes Klebeband
US20140175655A1 (en) 2012-12-22 2014-06-26 Industrial Technology Research Institute Chip bonding structure and manufacturing method thereof
US8916448B2 (en) 2013-01-09 2014-12-23 International Business Machines Corporation Metal to metal bonding for stacked (3D) integrated circuits
US8564076B1 (en) 2013-01-30 2013-10-22 Invensense, Inc. Internal electrical contact for enclosed MEMS devices
US9452920B2 (en) * 2013-01-30 2016-09-27 Invensense, Inc. Microelectromechanical system device with internal direct electric coupling
US9287188B2 (en) 2013-02-05 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a seal ring structure
TWI518991B (zh) 2013-02-08 2016-01-21 Sj Antenna Design Integrated antenna and integrated circuit components of the shielding module
US20140225206A1 (en) 2013-02-11 2014-08-14 Yizhen Lin Pressure level adjustment in a cavity of a semiconductor die
US8946784B2 (en) 2013-02-18 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
US9469527B2 (en) * 2013-03-14 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS pressure sensor and microphone devices having through-vias and methods of forming same
US8802538B1 (en) 2013-03-15 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for hybrid wafer bonding
US9443796B2 (en) 2013-03-15 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Air trench in packages incorporating hybrid bonding
JP6020341B2 (ja) 2013-05-09 2016-11-02 株式会社デンソー 容量式物理量センサおよびその製造方法
US9064937B2 (en) 2013-05-30 2015-06-23 International Business Machines Corporation Substrate bonding with diffusion barrier structures
US9136233B2 (en) 2013-06-06 2015-09-15 STMicroelctronis (Crolles 2) SAS Process for fabricating a three-dimensional integrated structure with improved heat dissipation, and corresponding three-dimensional integrated structure
EP2813465B1 (en) 2013-06-12 2020-01-15 Tronic's Microsystems MEMS device with getter layer
CN104249991B (zh) * 2013-06-26 2016-08-10 中芯国际集成电路制造(上海)有限公司 Mems器件及其制作方法
WO2015042700A1 (en) * 2013-09-24 2015-04-02 Motion Engine Inc. Mems components and method of wafer-level manufacturing thereof
US9929050B2 (en) 2013-07-16 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming three-dimensional integrated circuit (3DIC) stacking structure
US9723716B2 (en) 2013-09-27 2017-08-01 Infineon Technologies Ag Contact pad structure, an electronic component, and a method for manufacturing a contact pad structure
US9035451B2 (en) * 2013-09-30 2015-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer level sealing methods with different vacuum levels for MEMS sensors
US9617150B2 (en) 2013-10-09 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Micro-electro mechanical system (MEMS) device having a blocking layer formed between closed chamber and a dielectric layer of a CMOS substrate
US9257399B2 (en) 2013-10-17 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3D integrated circuit and methods of forming the same
KR20150058940A (ko) 2013-11-21 2015-05-29 삼성전자주식회사 히트 스프레더를 갖는 반도체 패키지
JP2015100886A (ja) 2013-11-26 2015-06-04 セイコーエプソン株式会社 電子デバイスおよび電子機器
JP2015115446A (ja) 2013-12-11 2015-06-22 株式会社東芝 半導体装置の製造方法
US9437572B2 (en) 2013-12-18 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pad structure for hybrid bonding and methods of forming same
JP2015153791A (ja) 2014-02-11 2015-08-24 三菱電機株式会社 気密封止型半導体装置の製造方法および気密封止型半導体装置
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9299736B2 (en) 2014-03-28 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding with uniform pattern density
US9230941B2 (en) 2014-03-28 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structure for stacked semiconductor devices
US9878901B2 (en) 2014-04-04 2018-01-30 Analog Devices, Inc. Fabrication of tungsten MEMS structures
US9472458B2 (en) 2014-06-04 2016-10-18 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
KR102275705B1 (ko) 2014-07-11 2021-07-09 삼성전자주식회사 웨이퍼 대 웨이퍼 접합 구조
FR3023974B1 (fr) 2014-07-18 2016-07-22 Ulis Procede de fabrication d'un dispositif comprenant un boitier hermetique sous vide et un getter
US9620464B2 (en) 2014-08-13 2017-04-11 International Business Machines Corporation Wireless communications package with integrated antennas and air cavity
US9536848B2 (en) 2014-10-16 2017-01-03 Globalfoundries Inc. Bond pad structure for low temperature flip chip bonding
US9394161B2 (en) 2014-11-14 2016-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS and CMOS integration with low-temperature bonding
JP2016099224A (ja) 2014-11-21 2016-05-30 セイコーエプソン株式会社 物理量センサー、電子機器および移動体
US9899442B2 (en) 2014-12-11 2018-02-20 Invensas Corporation Image sensor device
US9331043B1 (en) 2015-01-30 2016-05-03 Invensas Corporation Localized sealing of interconnect structures in small gaps
JP5931246B1 (ja) * 2015-04-03 2016-06-08 田中貴金属工業株式会社 パッケージの製造方法及び該方法により製造されるパッケージ
US9738516B2 (en) 2015-04-29 2017-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Structure to reduce backside silicon damage
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US9656852B2 (en) 2015-07-06 2017-05-23 Taiwan Semiconductor Manufacturing Company Ltd. CMOS-MEMS device structure, bonding mesa structure and associated method
US10075657B2 (en) 2015-07-21 2018-09-11 Fermi Research Alliance, Llc Edgeless large area camera system
US9728521B2 (en) 2015-07-23 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bond using a copper alloy for yield improvement
US9559081B1 (en) 2015-08-21 2017-01-31 Apple Inc. Independent 3D stacking
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US9650241B2 (en) 2015-09-17 2017-05-16 Invensense, Inc. Method for providing a MEMS device with a plurality of sealed enclosures having uneven standoff structures and MEMS device thereof
WO2017100256A1 (en) 2015-12-08 2017-06-15 Skyworks Solutions, Inc. Transient liquid phase material bonding and sealing structures and methods of forming same
US9496239B1 (en) 2015-12-11 2016-11-15 International Business Machines Corporation Nitride-enriched oxide-to-oxide 3D wafer bonding
US9852988B2 (en) 2015-12-18 2017-12-26 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
US11078075B2 (en) * 2015-12-31 2021-08-03 Taiwan Semiconductor Manufacturing Company Ltd. Packaging method and associated packaging structure
US9881882B2 (en) 2016-01-06 2018-01-30 Mediatek Inc. Semiconductor package with three-dimensional antenna
US9923011B2 (en) 2016-01-12 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with stacked semiconductor dies
US10446532B2 (en) 2016-01-13 2019-10-15 Invensas Bonding Technologies, Inc. Systems and methods for efficient transfer of semiconductor elements
US10636767B2 (en) 2016-02-29 2020-04-28 Invensas Corporation Correction die for wafer/die stack
KR102460753B1 (ko) * 2016-03-17 2022-10-31 삼성전기주식회사 소자 패키지 및 그 제조방법
US10026716B2 (en) 2016-04-15 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC formation with dies bonded to formed RDLs
US10273141B2 (en) 2016-04-26 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Rough layer for better anti-stiction deposition
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
KR102505856B1 (ko) 2016-06-09 2023-03-03 삼성전자 주식회사 웨이퍼 대 웨이퍼 접합 구조체
US9941241B2 (en) 2016-06-30 2018-04-10 International Business Machines Corporation Method for wafer-wafer bonding
US10062656B2 (en) 2016-08-15 2018-08-28 Taiwan Semiconductor Manufacturing Co., Ltd. Composite bond structure in stacked semiconductor structure
US10446487B2 (en) 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US9834435B1 (en) * 2016-11-29 2017-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure
US10112826B2 (en) * 2016-11-29 2018-10-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming micro-electro-mechanical system (MEMS) device structure
US10163750B2 (en) 2016-12-05 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure for heat dissipation
US10453832B2 (en) 2016-12-15 2019-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structures and methods of forming same
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
WO2018125673A2 (en) 2016-12-28 2018-07-05 Invensas Bonding Technologies, Inc Processing stacked substrates
US20180182665A1 (en) 2016-12-28 2018-06-28 Invensas Bonding Technologies, Inc. Processed Substrate
US20180190583A1 (en) 2016-12-29 2018-07-05 Invensas Bonding Technologies, Inc. Bonded structures with integrated passive component
KR20190092584A (ko) 2016-12-29 2019-08-07 인벤사스 본딩 테크놀로지스 인코포레이티드 집적된 수동 컴포넌트를 구비한 접합된 구조체
US10276909B2 (en) 2016-12-30 2019-04-30 Invensas Bonding Technologies, Inc. Structure comprising at least a first element bonded to a carrier having a closed metallic channel waveguide formed therein
US10431614B2 (en) 2017-02-01 2019-10-01 Semiconductor Components Industries, Llc Edge seals for semiconductor packages
JP7030825B2 (ja) 2017-02-09 2022-03-07 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド 接合構造物
US10790240B2 (en) 2017-03-17 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Metal line design for hybrid-bonding application
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
JP6640780B2 (ja) 2017-03-22 2020-02-05 キオクシア株式会社 半導体装置の製造方法および半導体装置
US10784191B2 (en) 2017-03-31 2020-09-22 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10580823B2 (en) 2017-05-03 2020-03-03 United Microelectronics Corp. Wafer level packaging method
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11195748B2 (en) 2017-09-27 2021-12-07 Invensas Corporation Interconnect structures and methods for forming same
US11251157B2 (en) 2017-11-01 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Die stack structure with hybrid bonding structure and method of fabricating the same and package
US10793421B2 (en) * 2017-11-13 2020-10-06 Vanguard International Semiconductor Singapore Pte. Ltd. Wafer level encapsulation for MEMS device
US10312201B1 (en) 2017-11-30 2019-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring for hybrid-bond
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11398258B2 (en) 2018-04-30 2022-07-26 Invensas Llc Multi-die module with low power operation
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
WO2020010265A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11235969B2 (en) 2018-10-30 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS-MEMS integration with through-chip via process
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
CN113330557A (zh) 2019-01-14 2021-08-31 伊文萨思粘合技术公司 键合结构
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US11610846B2 (en) 2019-04-12 2023-03-21 Adeia Semiconductor Bonding Technologies Inc. Protective elements for bonded structures including an obstructive element
US11205625B2 (en) 2019-04-12 2021-12-21 Invensas Bonding Technologies, Inc. Wafer-level bonding of obstructive elements
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11385278B2 (en) 2019-05-23 2022-07-12 Invensas Bonding Technologies, Inc. Security circuitry for bonded structures
US20200395321A1 (en) 2019-06-12 2020-12-17 Invensas Bonding Technologies, Inc. Sealed bonded structures and methods for forming the same
US20210098412A1 (en) 2019-09-26 2021-04-01 Invensas Bonding Technologies, Inc. Direct gang bonding methods and structures
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11721653B2 (en) 2019-12-23 2023-08-08 Adeia Semiconductor Bonding Technologies Inc. Circuitry for electrical redundancy in bonded structures
KR20220120631A (ko) 2019-12-23 2022-08-30 인벤사스 본딩 테크놀로지스 인코포레이티드 결합형 구조체를 위한 전기적 리던던시
US20210242152A1 (en) 2020-02-05 2021-08-05 Invensas Bonding Technologies, Inc. Selective alteration of interconnect pads for direct bonding
KR20230003471A (ko) 2020-03-19 2023-01-06 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 직접 결합된 구조체들을 위한 치수 보상 제어
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element

Also Published As

Publication number Publication date
US10508030B2 (en) 2019-12-17
US20180273377A1 (en) 2018-09-27
JP7369037B2 (ja) 2023-10-25
EP4299507A3 (en) 2024-04-10
TWI781061B (zh) 2022-10-11
US11417576B2 (en) 2022-08-16
US20200140268A1 (en) 2020-05-07
US20230420313A1 (en) 2023-12-28
JP2020515076A (ja) 2020-05-21
US20200140267A1 (en) 2020-05-07
EP3607579B1 (en) 2023-10-25
EP3607579A4 (en) 2021-01-06
EP3607579A1 (en) 2020-02-12
TW201840256A (zh) 2018-11-01
WO2018175208A1 (en) 2018-09-27
EP4299507A2 (en) 2024-01-03
TWI758441B (zh) 2022-03-21
US11257727B2 (en) 2022-02-22
TW202316930A (zh) 2023-04-16
US20220415734A1 (en) 2022-12-29
TW202220520A (zh) 2022-05-16

Similar Documents

Publication Publication Date Title
JP7369037B2 (ja) 超小型電子アセンブリの封止
US7883936B2 (en) Multi layer low cost cavity substrate fabrication for PoP packages
TWI557868B (zh) 半導體裝置及其製造方法
CN100463125C (zh) 用于半导体封装的再分布的引线框及其制作方法
JP5091221B2 (ja) 半導体装置
US7071569B2 (en) Electrical package capable of increasing the density of bonding pads and fine circuit lines inside a interconnection
JP2006019433A (ja) 半導体装置およびその製造方法
JP2013042135A (ja) リードフレーム接続を有するパワーオーバレイ構造
WO2016182908A1 (en) New 2.5d microelectronic structure assembly and method with circuit structure formed on carrier
TWI737925B (zh) 具有保護機制的半導體裝置及其相關系統、裝置及方法
JP5358089B2 (ja) 半導体装置
US20170113926A1 (en) Mems chip scale package
TW200849509A (en) Microelectromechanical system package and the method for manufacturing the same
JP2002050721A (ja) 電子装置及びその製造方法
CN114823357A (zh) 晶圆级封装方法以及封装结构
CN110634848A (zh) 一种多芯片堆叠封装结构及其制作方法
JP2009177209A (ja) 半導体装置およびその製造方法
TWI750542B (zh) 感測器及其封裝組件
US11183483B2 (en) Multichip module and electronic device
JPWO2016199437A1 (ja) 半導体装置
JP2001291818A (ja) 半導体装置およびその製造方法
JPH06291207A (ja) ハイブリッドモジュールおよびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230620

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240523