JP5568786B2 - 半導体パッケージの製造方法及び半導体パッケージ - Google Patents

半導体パッケージの製造方法及び半導体パッケージ Download PDF

Info

Publication number
JP5568786B2
JP5568786B2 JP2009291631A JP2009291631A JP5568786B2 JP 5568786 B2 JP5568786 B2 JP 5568786B2 JP 2009291631 A JP2009291631 A JP 2009291631A JP 2009291631 A JP2009291631 A JP 2009291631A JP 5568786 B2 JP5568786 B2 JP 5568786B2
Authority
JP
Japan
Prior art keywords
mems element
wafer
silicon wafer
lid
mems
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009291631A
Other languages
English (en)
Other versions
JP2011131309A (ja
JP2011131309A5 (ja
Inventor
秀明 坂口
光敏 東
裕一 田口
晶紀 白石
啓 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009291631A priority Critical patent/JP5568786B2/ja
Priority to US12/969,952 priority patent/US8227909B2/en
Publication of JP2011131309A publication Critical patent/JP2011131309A/ja
Publication of JP2011131309A5 publication Critical patent/JP2011131309A5/ja
Application granted granted Critical
Publication of JP5568786B2 publication Critical patent/JP5568786B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00888—Multistep processes involving only mechanical separation, e.g. grooving followed by cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

本発明は半導体パッケージの製造方法及び半導体パッケージに関する。
半導体パッケージには、マイクロ・エレクトロ・メカニカル・システム（MEMS）素子を搭載した製品がある。MEMS素子は、きわめて微小な機械的な構造体を備えるものであって、MEMS素子を搭載した半導体パッケージは、パッケージ内にMEMS素子を封止して提供されている。パッケージに搭載されたMEMS素子は、実装基板に実装するために、実装用の配線パターンと電気的に接続して搭載される必要があり、いろいろなパッケージの形態が提案されている。
また、MEMS素子を封止して搭載するために、MEMS素子を搭載した基板に接着剤を用いてリッドを接着してMEMS素子を封止する、といった方法も行われている。
特開２００４−１６０６５４号公報 特開２００７−１７１９９号公報 特開２００７−１７３７５６号公報
MEMS素子はシリコンウエハを素材として、きわめて微細な加工が施されて形成される。MEMS素子を搭載する半導体パッケージの製造においては、MEMS素子をパッケージ内に封止して確実に搭載することができる効率的な製造方法が求められる。パッケージにMEMS素子を気密に封止して搭載する方法は、MEMS素子の特性の劣化を抑制し、MEMS素子を搭載した半導体パッケージの信頼性を向上させる上で有効である。
本発明は、MEMS素子を搭載した半導体パッケージを確実にかつ効率的に製造することを可能とし、MEMS素子を搭載した信頼性の高い半導体パッケージを提供すること、及びMEMS素子を搭載した半導体パッケージを提供することを目的とする。
上記目的を達成するために、本発明は次の構成を備える。
すなわち、本発明は、半導体パッケージの製造方法として、（ａ）シリコンウエハに、厚さ方向に貫通するビアと、MEMS素子搭載面とは反対面側に前記ビアと電気的に接続する配線パターンを形成する工程と、（ｂ）前記シリコンウエハの前記MEMS素子搭載面に、前記ビアとMEMS素子とを電気的に接続してMEMS素子ウエハを接合する工程と、（ｃ）前記シリコンウエハに接合されたMEMS素子ウエハのMEMS素子を個別に分離する工程と、（ｄ）前記シリコンウエハのMEMS素子搭載面に、前記個別に分離されたMEMS素子が搭載された領域ごとに、MEMS素子を収容する凹部を備えたリッドを接合する工程と、（ｅ）前記シリコンウエハとリッドとの接合体を個片化して半導体パッケージを形成する工程とを備え、前記（ｃ）工程では、前記半導体パッケージの外形形状よりも個別に分離される前記MEMS素子が小さくなるように、前記MEMS素子ウエハのみが切断され、前記（ｄ）工程では、前記リッドと、前記シリコンウエハとが直接接合され、前記（ｅ）工程では、前記リッドと前記シリコンウエハをダイシングすることによって、個片化された前記半導体パッケージが形成されることを特徴とする。
また、本発明は、半導体パッケージの製造方法として、（ａ）シリコンウエハに、厚さ方向に貫通するビアと、MEMS素子搭載面とは反対面側に前記ビアと電気的に接続する配線パターンを形成する工程と、（ｆ）前記シリコンウエハの前記MEMS素子搭載面に、前記ビアとMEMS素子とを電気的に接続するとともに、MEMS素子の領域ごとにMEMS素子ウエハを接合する工程と、（ｇ）前記シリコンウエハに接合されたMEMS素子ウエハ上に、MEMS素子ごとにMEMS素子を収容する凹部を備えるリッドを接合する工程と、（ｉ）前記（ｇ）工程後に、前記シリコンウエハの前記MEMS素子搭載面とは反対面側から、MEMS素子の搭載領域ごとに、前記シリコンウエハと前記MEMS素子ウエハを厚さ方向に貫通し、内底面が前記リッドの厚さ方向の中途位置となる深さに溝を形成する工程と、（ｊ）前記（ｉ）工程後に、前記溝の内壁面と内底面とをめっきにより被覆する工程と、（ｈ）前記（ｊ）工程後に、前記溝を形成した位置に合わせて、前記シリコンウエハと前記MEMS素子ウエハと前記リッドとの接合体を個片化して半導体パッケージを形成する工程とを備え、前記（ｆ）工程では、前記MEMS素子ウエハには一面側と他面側があり、該一面側にのみに金属膜が形成された前記MEMS素子ウエハが使用され、前記MEMS素子ウエハの一面側が前記シリコンウエハと対向配置され、前記MEMS素子ウエハの一面側の前記金属膜と前記シリコンウエハとは金属接合材を用いて接合され、前記（ｇ）工程では、前記MEMS素子ウエハの他面側が前記リッドと対向配置され、前記MEMS素子ウエハの他面側と前記リッドとは樹脂系接着剤を用いて接合され、前記（ｆ）工程での前記金属接合材および前記（ｇ）工程での前記樹脂系接着剤は、前記MEMS素子の形成領域を囲うように枠状に形成されており、前記（ｉ）工程では、前記溝内の前記金属接合材および前記樹脂系接着剤の端面と、前記溝の内壁面とが面一となるように、前記溝が形成され、前記（ｊ）工程では、少なくとも前記樹脂系接着剤の端面がめっきで被覆されることを特徴とする。これによって、MEMS素子をより確実に封止した状態で搭載することができる。
また、本発明は、半導体パッケージの製造方法として、（ａ）シリコンウエハに、厚さ方向に貫通するビアと、MEMS素子搭載面とは反対面側に前記ビアと電気的に接続する配線パターンを形成する工程と、（ｆ）前記シリコンウエハの前記MEMS素子搭載面に、前記ビアとMEMS素子とを電気的に接続するとともに、MEMS素子の領域ごとにMEMS素子ウエハを接合する工程と、（ｋ）前記シリコンウエハに接合されたMEMS素子ウエハ上に、MEMS素子ごとにMEMS素子を収容する凹部を備え、前記凹部に連通する通気孔が形成されたリッドを接合する工程と、（ｎ）前記（ｋ）工程後に、前記シリコンウエハの前記MEMS素子搭載面とは反対面側から、MEMS素子の搭載領域ごとに、前記シリコンウエハと前記MEMS素子ウエハを厚さ方向に貫通し、内底面が前記リッドの厚さ方向の中途位置となる深さに溝を形成する工程と、（ｏ）前記（ｎ）工程後に、前記溝の内壁面と内底面とをめっきにより被覆する工程と、（ｌ）前記（ｏ）工程後に、真空環境下において、前記シリコンウエハと前記MEMS素子ウエハと前記リッドとの接合体の前記通気孔を封止する工程と、（ｍ）前記（ｌ）工程後に、前記溝を形成した位置に合わせて、前記通気孔が封止された、前記シリコンウエハと前記MEMS素子ウエハと前記リッドとの接合体を個片化して半導体パッケージを形成する工程とを備え、前記（ｆ）工程では、前記MEMS素子ウエハには一面側と他面側があり、該一面側にのみに金属膜が形成された前記MEMS素子ウエハが使用され、前記MEMS素子ウエハの一面側が前記シリコンウエハと対向配置され、前記MEMS素子ウエハの一面側の前記金属膜と前記シリコンウエハとは金属接合材を用いて接合され、前記（ｋ）工程では、前記MEMS素子ウエハの他面側が前記リッドと対向配置され、前記MEMS素子ウエハの他面側と前記リッドとは樹脂系接着剤を用いて接合され、前記（ｆ）工程での前記金属接合材および前記（ｋ）工程での前記樹脂系接着剤は、前記MEMS素子の形成領域を囲うように枠状に形成されており、前記（ｎ）工程では、前記溝内の前記金属接合材および前記樹脂系接着剤の端面と、前記溝の内壁面とが面一となるように、前記溝が形成され、前記（ｏ）工程では、少なくとも前記樹脂系接着剤の端面がめっきで被覆されることを特徴とする。
また、本発明に係る半導体パッケージの製造方法は、（ａ）シリコンウエハに、厚さ方向に貫通するビアと、MEMS素子搭載面とは反対面側に前記ビアと電気的に接続する配線パターンを形成する工程と、（ｐ）前記シリコンウエハの前記MEMS素子搭載面に、保護カバーを支持するポストを形成する工程と、（ｑ）前記ポストが形成されたシリコンウエハの前記MEMS素子搭載面に、前記ビアとMEMS素子とを電気的に接続するとともに、MEMS素子の領域ごとにMEMS素子ウエハを接合する工程と、（ｒ）前記MEMS素子ウエハに形成されている各々のMEMS素子の領域を遮蔽する配置に、前記ポスト上に前記保護カバーを接合して支持する工程と、（ｓ）前記保護カバーが接合された前記シリコンウエハの前記MEMS素子搭載面に、物理的方法によって金属層を被着形成する工程と、（ｔ）前記金属層が被着形成されたMEMS素子ウエハ上に、MEMS素子ごとにMEMS素子を収容する凹部を備えるリッドを、金属接合材を用いて接合する工程と、（ｕ）前記シリコンウエハと前記MEMS素子ウエハと前記リッドとの接合体を個片化して半導体パッケージを形成する工程とを備えることを特徴とする。
また、本発明に係る半導体パッケージは、第１の基板部と、該第１の基板部に形成された配線パターンと電気的に接続して前記第１の基板部に気密に接合して搭載されたMEMS素子と、前記MEMS素子を収容する凹部を備え、前記MEMS素子を気密に封止して接合された第２の基板部とを備え、前記MEMS素子には、前記第１の基板部と対向配置される一面側と、前記第２の基板部と対向配置される他面側とがあり、前記MEMS素子の一面側には金属膜が形成され、前記MEMS素子の他面側には金属膜が形成されておらず、前記MEMS素子の一面側の前記金属膜と前記第１の基板部とは金属接合材を介して接合されており、前記MEMS素子の他面側と前記第２の基板部とは樹脂系接着剤を介して接合されており、前記金属接合材および前記樹脂系接着剤は、前記MEMS素子の形成領域を囲うように枠状に形成されており、前記第１の基板部と前記MEMS素子との接合部の端部と、前記MEMS素子と前記第２の基板部との接合部の端部がパッケージの外周側面に延在し、前記金属接合部材および前記樹脂系接着剤の端面と、前記パッケージの外周側面とが面一となっており、少なくとも前記樹脂系接着剤の端面を被覆するように、前記第１の基板部と前記MEMS素子との接合部の端部および前記MEMS素子と前記第２の基板部との接合部の端部を含むパッケージの外周側面が金属めっきにより被覆されていることによって、MEMS素子の気密性を高めた半導体パッケージとして提供される。
本発明に係る半導体パッケージの製造方法によれば、MEMS素子を気密に封止して、信頼性の高い半導体パッケージとして提供することができる。
半導体パッケージの製造方法の第１の実施の形態の製造工程を示す説明図である。 半導体パッケージの製造方法の第１の実施の形態の製造工程を示す説明図である。 シリコンウエハにMEMS素子ウエハを接合した状態の平面図（ａ）、及び半導体パッケージの平面図（ｂ）である。 半導体パッケージの製造方法の第２の実施の形態の製造工程を示す説明図である。 半導体パッケージの製造方法の第２の実施の形態の製造工程を示す説明図である。 半導体パッケージの断面図（ａ）、及び平面図（ｂ）である。 半導体パッケージの製造方法の第３の実施の形態の製造工程を示す説明図である。 半導体パッケージの断面図（ａ）、及び平面図（ｂ）である。 半導体パッケージの製造方法の第４の実施の形態の製造工程を示す説明図である。 半導体パッケージの製造方法の第４の実施の形態の製造工程を示す説明図である。 シリコンウエハ上に形成したポスト配置の平面図（ａ）、及び保護カバーの平面図（ｂ）である。
（第１の実施の形態）
以下、本発明に係る半導体パッケージの製造方法について説明する。
図１は、半導体パッケージの第１の基板部を形成する工程を示す。第１の基板部はMEMS素子を支持するものであり、MEMS素子と実装基板とを電気的に接続する配線パターンを備える。
本実施形態においては、シリコンウエハを基材に用いて第１の基板部を形成する。図１（ａ）は、銅板等の導電性を有する支持板１２上に、ビア孔１１を貫設したシリコンウエハ１０を支持した状態を示す。ビア孔１１はレーザ加工、ドライエッチング等によって形成することができる。
図１（ｅ）にシリコンウエハ１０に形成したビア孔１１の平面配置を示す。ビア孔１１は、シリコンウエハ１０を個片に分割した際に個別に半導体パッケージとなる領域ごとに、同一の平面配置に形成する。個々に半導体パッケージとなる領域は、縦横に整列して配置する。
図示例は、一つの半導体パッケージとなる領域（破線で囲んだ領域）ごとに４つのビア孔１１を形成した例である。ビア孔１１はMEMS素子に設けられている接続電極の配置に合わせて形成される。
次に、支持板１２をめっき給電層とする電解銅めっきを施し、ビア孔１１に銅めっきを充填してビア１３を形成する（図１（ｂ））。支持板１２はシリコンウエハ１０を支持する作用と、ビア孔１１に銅めっきを施すめっき給電層としての作用を有する。
ビア１３を形成した後、支持板１２をエッチングして除去する。シリコンウエハ１０自体が所要の強度を備えている場合は、銅箔等の薄厚の導電材を支持板１２とすることができる。
次いで、シリコンウエハ１０の実装基板に接合される面（図１（ｃ）では下面）に配線パターンを形成する。図１（ｃ）は、シリコンウエハ１０の下面にレジストパターン１５ａを形成し、シリコンウエハ１０の上面をレジスト１５ｂによって被覆した状態を示す。レジストパターン１５ａは、めっきシード層１４を下地層とし、めっきシード層１４上に、配線パターンを形成する部位を露出させたパターンに形成する。めっきシード層１４は無電解銅めっき、スパッタリングによって形成することができる。
図１（ｃ）の状態から、めっきシード層１４をめっき給電層とする電解銅めっきを施し、めっきシード層１４が露出している部分にめっきを盛り上げ、配線パターン１６を形成する。図１（ｄ）は、電解銅めっきを施した後、レジストパターン１５ａとレジスト１５ｂを除去し、めっきシード層１４が露出した部位を除去してシリコンウエハ１０の下面に配線パターン１６を形成した状態を示す。
本実施形態においては、シリコンウエハ１０の上面には配線パターンを形成していないが、シリコンウエハ１０の上面にも配線パターンを形成する必要がある場合は、同様にレジストパターンを設けて、電解めっきによって形成することができる。配線パターン１６は、シリコンウエハ１０に設定されている半導体パッケージの領域ごとに共通のパターンに形成する。
なお、配線パターンは上述したセミアディティブ法に限らず、アディティブ法、サブトラクト法等の適宜方法によって形成できる。
ビア１３と配線パターン１６は、MEMS素子と実装基板とを電気的に接続する配線として作用するものであり、ビア１３と配線パターン１６とを合わせて広義の配線パターンとしてとらえられる。
本実施形態において、シリコンウエハを用いて第１の基板部を形成しているのは、第１の基板部に、MEMS素子の製作に用いられるシリコンウエハと同質材を用いることによって、MEMS素子と第１の基板部との間に熱的な応力ができるだけ作用しないようにすること、シリコンウエハは清浄材であり機械的な可動部分を備えるMEMS素子の支持体として好適であること、シリコンウエハを用いて半導体パッケージを多数個取りすることによって、半導体パッケージの製造効率を向上させることにある。
図２は、ビア１３と配線パターン１６が形成されたシリコンウエハ１０にMEMS素子を搭載し、個片の半導体パッケージを形成する工程を示す。
図２（ａ）は、シリコンウエハ１０のMEMS素子の搭載面にMEMS素子ウエハ１８を接合した状態を示す（MEMS素子ウエハの接合工程）。MEMS素子ウエハ１８は、シリコンウエハ１０における半導体パッケージの形成領域にそれぞれ対応する配置にMEMS素子２０が形成されたウエハ体として形成されている。MEMS素子はシリコンウエハに加工を施して所定のパターンに形成される。
図３（ａ）に、シリコンウエハ１０の上面にMEMS素子ウエハ１８を接合した状態を平面方向から見た状態を示す。MEMS素子２０の接続電極２１がシリコンウエハ１０のビア１３の平面位置に一致して配置されている。領域Aが個片となるMEMS素子２０の領域、領域Bが単体の半導体パッケージとなる領域である。
シリコンウエハ１０にMEMS素子ウエハ１８を接合する際には、シリコンウエハ１０のビア１３とMEMS素子ウエハ１８に形成されている各々のMEMS素子２０の接続電極２１とを位置合わせし、導電材１９を介してビア１３と接続電極２１とを接合する。導電材１９としては、はんだ、導電性接着剤等が使用できる。
図２（ｂ）は、シリコンウエハ１０に接合されているMEMS素子ウエハ１８を個別に分離し、シリコンウエハ１０上に個別に分離されたMEMS素子２０を支持した状態を示す（MEMS素子を個別に分離する工程）。MEMS素子２０はMEMS素子ウエハ１８を回転刃を用いて切断する方法によって個別に分離する。個別化されたMEMS素子２０は、導電材１９、ビア１３を介してシリコンウエハ１０の下面の配線パターン１６と電気的に接続される。
次に、MEMS素子２０を収容する凹部２５が形成されたリッド２４をシリコンウエハ１０のMEMS素子の搭載面に気密に接合する（リッドの接合工程）。リッド２４に形成する凹部２５は、MEMS素子２０を半導体パッケージ内に収容するとともに、MEMS素子２０の動作を妨げない内部空間を確保するように形成される。リッド２４は、凹部２５をMEMS素子２０の搭載位置に位置合わせするようにしてシリコンウエハ１０に接合する。
リッド２４には、MEMS素子２０の作用に応じてシリコンウエハ、ガラス板等の適宜素材が用いられる。リッド２４をシリコンウエハによって形成した場合は、直接接合、共晶接合、金属接合材、樹脂系接着剤による接合方法等によってシリコンウエハ１０に接合することができる。リッド２４をガラス板によって形成した場合は、陽極接合によって接合することができる。
リッド２４をシリコンウエハによって形成した場合に、リッド２４を直接接合する方法は、ウエハを高温に加熱し、ウエハの表面にシリコン酸化膜を形成して接合する方法である。この場合は、ウエハ表面の平滑性が求められる。共晶接合は、接合表面に共晶材料を形成し、共晶温度以上に加熱し加圧して接合する方法である。共晶接合としては、たとえばAu-Siによる共晶接合がある。金属接合材を用いる接合方法は、はんだあるいはインジウムといった接合性のある金属を用いて接合する方法である。この場合は、シリコンウエハとの密着性を良好にするために、シリコンウエハの表面に、スパッタリングあるいはめっき等によって金属接合材を付着させる下地金属層（Ti/Cu、Cu/Ni/Auなど)を設けておくのが良い。MEMS素子の接続電極のように金属パターンが形成されている部位であれば金属接合材を用いてそのまま接合できる。樹脂系接着剤を用いる場合は下地金属層を設けなくてもよい。ガラス板とシリコンウエハとの接合に用いられる陽極接合は、ガラス板とシリコンウエハを重ねて加熱しながら電圧を印加して接合する方法である。この場合は、接触界面が平滑面である必要がある。
シリコンウエハ１０にリッド２４を接合した後、シリコンウエハ１０とリッド２４との接合体を個片に切断して半導体パッケージを形成する（切断工程）。図２（ｄ）は、シリコンウエハ１０とリッド２４との接合体をダイシング刃２６を用いて切断する状態を示す。各々の半導体パッケージとなる境界位置にダイシング刃２６を位置合わせして接合体を切断することにより、単体の半導体パッケージ３０（図２（ｅ））が得られる。
半導体パッケージ３０はシリコンウエハ１０からなる第１の基板部１０ａと、リッド２４からなる第２の基板部２４ａを備え、第１の基板部１０ａに搭載されたMEMS素子２０が、第２の基板部２４ａに形成された凹部２５内に気密に収容されて構成される。MEMS素子２０は第１の基板部１０ａの実装面（図の下面）に形成された配線パターン１６とビア１３を介して電気的に接続される。
図３（ｂ）に、半導体パッケージ３０の第１の基板部１０ａ、第２の基板部２４ａ、MEMS素子２０の平面配置関係を示す。凹部２５の周縁位置を破線Cによって示す。
本実施形態の半導体パッケージの製造方法によれば、第１の基板部１０ａ、第２の基板部２４ａ、MEMS素子２０をいずれもウエハ体として形成したシリコンウエハ１０、リッド２４、MEMS素子ウエハ１８を組み合わせて半導体パッケージを形成することにより、効率的に半導体パッケージを製造することができ、MEMS素子２０が気密封止された信頼性の高い半導体パッケージを提供することができる。
（第２の実施の形態）
第１の実施の形態の半導体パッケージの製造方法においては、シリコンウエハ１０にMEMS素子ウエハ１８を接合した後、MEMS素子ウエハ１８をダイシングして（MEMS素子ウエハのダイシング工程）個片のMEMS素子２０を形成した。本実施形態は、MEMS素子ウエハ１８を個片化せずにウエハ体のまま用いて半導体パッケージを形成する方法である。
図４（ａ）は、ビア１３と配線パターン１６が形成されているシリコンウエハ１０のMEMS素子搭載面に、導電材１９ａと金属接合材１９ｂを設けた状態を示す（金属接合材を形成する工程）。導電材１９ａはビア１３とMEMS素子２０の接続電極とを電気的に接続するためのものであり、シリコンウエハ１０に形成したビア１３の平面配置に合わせて形成する。金属接合材１９ｂは、MEMS素子ウエハ１８をシリコンウエハ１０に接合するためのものである。
図５（ａ）に、シリコンウエハ１０上に導電材１９ａと金属接合材１９ｂを設けた状態の平面図を示す。導電材１９ａはビア１３の端面位置に合わせて４個所に設けられている。金属接合材１９ｂはMEMS素子２０を収容する領域を外部から封止するように矩形の枠状に囲む形状に設ける。金属接合材１９ｂを矩形の枠形の平面形状としたのは、半導体パッケージの外形形状に合わせたためである。
導電材１９ａと金属接合材１９ｂにははんだ等の接合性を有する金属材を用いる。導電材１９ａと金属接合材１９ｂは同一の金属材であってもよいし、異種の金属材であってもよい。シリコンウエハ１０の金属接合材１９ｂを形成する領域については、めっきあるいはスパッタリングによって枠状に下地層を設け、下地層上に金属接合材１９ｂを形成するのがよい。
図４（ｂ）は、シリコンウエハ１０に位置合わせしてMEMS素子ウエハ１８を接合した状態を示す（MEMS素子ウエハの接合工程）。導電材１９ａと金属接合材１９ｂにはんだを用いた場合ははんだリフローによってMEMS素子ウエハ１８を接合する。MEMS素子ウエハ１８の金属接合材１９ｂが接合される部位には、金属膜を形成しておく。金属膜は、MEMS素子に電極を形成する際に所定のパターンに形成することができる。導電材１９ａと金属接合材１９ｂにインジウムを使用すると、加熱等をせずに、MEMS素子ウエハ１８をシリコンウエハ１０に加圧するのみで接合することができる。
図５（ｂ）は、シリコンウエハ１０にMEMS素子ウエハ１８を接合した状態の平面図である。MEMS素子ウエハ１８に形成したMEMS素子２０の接続電極２１が導電材１９ａを介してビア１３に接続され、金属接合材１９ｂを介してMEMS素子ウエハ１８がシリコンウエハ１０に接合されている。
MEMS素子ウエハ１８を接合した後、MEMS素子ウエハ１８の上面（シリコンウエハ１０を接合した側とは反対側の面）にリッド２４を接合する（リッドの接合工程）。リッド２４にはMEMS素子ウエハ１８に形成されているMEMS素子２０と干渉しないように、MEMS素子２０を囲む矩形の平面形状に形成される。
MEMS素子ウエハ１８とリッド２４とは、樹脂系の接着剤１９ｃによって接合する。接着剤１９ｃも、金属接合材１９ｂの平面形状と同一形状となるように、MEMS素子２０を囲む矩形の枠形の平面形状に設ける。
リッド２４はシリコンウエハあるいはガラス板等によって形成される。樹脂系の接着剤１９ｃは接着表面の平滑性を問題としないから、MEMS素子ウエハ１８のリッド２４との対向面が平滑面となっていない場合の接合方法として利用できる。もちろん、MEMS素子ウエハ１８のリッド２４が接合される部位にあらかじめ金属膜を形成しておいてもよい。リッド２４をシリコンウエハによって形成した場合には、前述した直接接合、共晶接合等を利用することも可能である。また、リッド２４にガラス板を使用した場合には陽極接合によって接合することもできる。
リッド２４を接合する操作は大気下で行うこともできるし、真空環境下においてリッド２４をMEMS素子ウエハ１８に接合することによって、MEMS素子２０が収容されている領域を真空封止することもできる。金属接合材１９ｂと接着剤１９ｃはMEMS素子２０が収容されている領域を平面的に囲むようにシールして、シリコンウエハ１０、MEMS素子ウエハ１８及びリッド２４を接合するから、真空環境下においてリッド２４を接合することによってMEMS素子２０が真空封止される。
図４（ｃ）では、MEMS素子２０が収容された空間がMEMS素子ウエハ１８によって上下に仕切られたように見えるが、MEMS素子ウエハ１８には、厚さ方向に抜けている部分が多くあり、MEMS素子２０を収容するキャビティは全体として連通し、MEMS素子２０が収容されているキャビティが全体として真空に封止される。
次に、シリコンウエハ１０とMEMS素子ウエハ１８とリッド２４との接合体に対し、シリコンウエハ１０の下面側から溝加工を施す（溝加工工程）。図４（ｄ）は、溝加工によって接合体に溝３５を形成した状態を示す。
溝３５は、シリコンウエハ１０とMEMS素子ウエハ１８を厚さ方向に貫通し、溝の底面（内底面）がリッド２４の厚さ方向の中途に位置するように設ける。回転刃加工あるいはルータ加工により、単体の半導体パッケージとなる境界位置に合わせて連通するように溝３５を設ける。半導体パッケージは縦横に整列して配置されているから、接合体には縦横の井桁状に溝３５が形成される。
溝３５を形成する際には、金属接合材１９ｂと接着剤１９ｃの外縁の位置と溝３５の内壁面の位置とが交差するように、すなわち金属接合材１９ｂと接着剤１９ｃの端縁が溝３５の内壁面に露出するように形成する。
次に、溝３５の内底面と内壁面に金属めっきを施す（金属めっき工程）。図４（ｅ）は、溝３５の内底面と内壁面とに金属めっき３６を施した状態を示す。金属めっき３６は溝３５の内壁面に露出する金属接合材１９ｂと接着剤１９ｃの端面と、シリコンウエハ１０、MEMS素子ウエハ１８、リッド２４の端面を連続的に被覆するように設ける。この金属めっきによって、MEMS素子２０が収容された領域を外部から確実に気密に封止することができる。パッケージ内を真空封止した場合は、金属めっきを施して、気密性を確保することは有効である。
金属めっき３６は、一般的なめっき方法によればよい。たとえば、接合体の下面にスパッタリング等によりめっきシード層を形成し、溝３５部分を露出させ、配線パターン１６が形成された領域を被覆し、めっきシード層をめっき給電層とする電解銅めっきを行うことによって形成することができる。
金属めっき３６を施した後、シリコンウエハ１０と、MEMS素子ウエハ１８と、リッド２４の接合体を個片に切断して単体の半導体パッケージを形成する（切断工程）。図４（ｆ）は、接合体を切断する状態を示す。接合体を切断する際には、半導体パッケージの外側面に、溝３５の内壁面に被着した金属めっき３６が残る位置（図の線Ｄの位置）を切断位置に設定して切断する。
図６（ａ）に、上記方法によって形成した半導体パッケージ３０１の断面構成、図６（ｂ）に平面構成を示す。図６（ａ）に示すように、半導体パッケージ３０１は、シリコンウエハ１０からなる第１の基板部１０ａと、MEMS素子２０と、リッド２４からなる第２の基板部２４ａとがこの順に積層され、第１の基板部１０ａとMEMS素子２０とが金属接合材１９ｂを介して気密に接合され、MEMS素子２０と第２の基板部２４ａとが接着剤１９ｃを介して気密に封止して形成されている。第１の基板部１０ａとMEMS素子２０との接合部、及びMEMS素子２０と第２の基板部２４ａとの接合部は、金属めっき３６によって外周側面が被覆されていることにより、気密性、封止性がさらに確保される。MEMS素子２０を収容するキャビティ内を真空に封止した場合は、半導体パッケージ３０１の特性の信頼性を向上させることができる。
図６（ｂ）は、接着剤１９ｃと金属接合材１９ｂとが、半導体パッケージ３０１の周縁部を一周するように設けられていることを示す。
なお、本実施形態においては、溝３５を加工し、溝３５の内壁面と内底面とを金属めっき３６によって被覆する構成を採用したが、金属接合材１９ｂと接着剤１９ｃによる封止作用が十分に確保できる場合には、溝３５と金属めっき３６による加工を施すことなく、シリコンウエハ１０とMEMS素子ウエハ１８とリッド２４の接合体を単に個片化して半導体パッケージとすることが可能である。たとえば、接着剤１９ｃを、後述する金属接合材によって接合する構成とすれば、MEMS素子２０の封止性を向上させることができて、溝加工をせずに半導体パッケージとすることが可能である。
（第３の実施の形態）
第２の実施の形態においては、半導体パッケージ内にMEMS素子２０を真空封止する方法として、真空環境下においてリッド２４をMEMS素子ウエハ１８に接合する方法とした。第３の実施の形態は、MEMS素子２０を真空封止して搭載する他の方法を示す。
図７（ａ）は、シリコンウエハ１０にMEMS素子ウエハ１８を接合した状態（図４（ｂ）の工程に相当）を示す。この状態からMEMS素子ウエハ１８にリッド２４１を接合する。リッド２４１を接合する方法は、第２の実施の形態において説明した方法と同様である（図７（ｂ））。
本実施形態において特徴とする構成は、凹部２５に連通する通気孔２４１ａを設けたリッド２４１を使用することにある。通気孔２４１ａは、MEMS素子２０が収容されている領域を真空にするために設けた連通孔である。通気孔２４１ａは、凹部２５に連通し、かつリッド２４１の外面に開口する位置であれば形成位置はとくに限定されない。
リッド２４１に通気孔２４１ａを設けたことにより、MEMS素子ウエハ１８にリッド２４１を接合する操作は大気中において行う。
図７（ｃ）は、シリコンウエハ１０、MEMS素子ウエハ１８、リッド２４１の接合体に溝３５を形成した状態を示す。図７（ｄ）は、溝３５の内壁面と内底面を金属めっき３６によって被覆した状態である。これらの工程は、前述した図４（ｄ）、（ｅ）における工程と同様である。
図７（ｅ）が真空封止工程である。図７（ｄ）に示す状態において、シリコンウエハ１０、MEMS素子ウエハ１８、リッド２４１の接合体を真空環境下におき、通気孔２４１ａを封止することによって、MEMS素子２０を真空封止する。たとえば、加熱した際に溶融する金属ボールを通気孔２４１ａに置いておき、真空環境とした状態において金属ボールを溶融して通気孔２４１ａを封止して固化させ、大気下に戻せばよい。図７（ｅ）は、封止材３８によって通気孔２４１ａが封止され、MEMS素子２０がパッケージ内に真空封止された状態を示す。
図７（ｆ）は、MEMS素子２０が真空封止されている接合体を個片に切断して（切断位置Ｄ）半導体パッケージを形成する工程である（切断工程）。
図８（ａ）、（ｂ）に上記方法によって得られた半導体パッケージ３０２の断面構成と平面構成を示す。半導体パッケージ３０２の構成は図６に示す半導体パッケージ３０１と同様である。本実施形態の半導体パッケージ３０２が半導体パッケージ３０１と相違する構成は、リッド２４１からなる第２の基板部２４ａにMEMS素子２０を収容するキャビティ内を真空にする通気孔２４１ａが設けられ、通気孔２４１ａが封止材３８によって封止されてキャビティ内が真空封止されている点にある。
本実施形態の半導体パッケージの製造方法においては、シリコンウエハ１０、MEMS素子ウエハ１８、リッド２４１を接合した後に、真空環境下において通気孔２４１ａを封止する方法によってMEMS素子２０を真空封止する。したがって、第２の実施の形態のように、リッド２４をMEMS素子ウエハ１８に接合する操作とともに真空封止する方法とくらべて、真空封止する操作が容易にかつ確実に行えるという利点がある。
なお、本実施形態においても、MEMS素子ウエハ１８上に通気孔２４１ａを備えるリッド２４１を接合した後、溝３５を加工し、溝３５の内壁面と内底面に金属めっき３６を被着形成したが、金属接合材１９ｂと接着剤１９ｃによってMEMS素子２０が確実に封止される場合には、溝３５と金属めっき３６を設ける必要はない。
（第４の実施の形態）
本実施形態の半導体パッケージの製造方法は、シリコンウエハ１０にMEMS素子ウエハ１８を接合した後、リッド２４をMEMS素子ウエハ１８に接合する際に、MEMS素子ウエハ１８に、リッド２４を接合するための下地層となる金属層を形成するための工程を特徴とする。
図９（ａ）は、シリコンウエハ１０にビア１３と配線パターン１６を形成した後、シリコンウエハ１０のMEMS素子搭載面に、保護カバーを取り付けるためのポスト４０を形成した状態を示す。ポスト４０は、保護カバーをMEMS素子２０から浮かして支持するために、シリコンウエハ１０の素子搭載面から所定の高さに突出するように形成する。
ポスト４０は、電解銅めっき等を利用して形成することができる。たとえば、素子搭載面にめっきシード層を形成し、めっきシード層をレジストにより被覆し、ポスト４０を形成する部位にポスト穴を形成し、ポスト穴内にめっきを盛り上げて形成する。
図９（ｂ）は、ポスト４０が形成されたシリコンウエハ１０の素子搭載面に、導電材１９ａと金属接合材１９ｂを所定配置に被着形成した状態を示す。
図１１（ａ）は、導電材１９ａと金属接合材１９ｂを形成した状態を平面方向から見た状態である。導電材１９ａはビア１３の端面上に被着形成され、金属接合材１９ｂは矩形の枠形に形成されている。本実施形態においては、ビア１３の外側に、ビア１３の配置位置を囲む位置に４個のポスト４０を配置している。
図９（ｃ）は、シリコンウエハ１０の素子搭載面にMEMS素子ウエハ１８を接合した状態を示す（MEMS素子ウエハの接合工程）。MEMS素子ウエハ１８に形成されているMEMS素子２０は導電材１９ａを介してビア１３に接合し、MEMS素子ウエハ１８は金属接合材１９ｂを介してシリコンウエハ１０に接合している。MEMS素子ウエハ１８をシリコンウエハ１０の素子搭載面に接合した状態において、ポスト４０はその上端面（突端面）がMEMS素子ウエハ１８の裏面（上面）よりも突出する。MEMS素子ウエハ１８には、厚さ方向に貫通する抜け部分（空域部）が多く形成されているから、ポスト４０はMEMS素子ウエハ１８の空域部に合わせて配置位置を設定すればよい。
図９（ｄ）は、ポスト４０に保護カバー４２を接合した状態を示す（保護カバーの接合工程）。本実施形態においては平面形状が正方形状の保護カバー４２を使用し、４個のポスト４０間に跨るように保護カバー４２を配置し、接合材４４を介してポスト４０に保護カバー４２を接合して支持した。
ポスト４０の上端面がMEMS素子ウエハ１８の裏面よりも上位置にあるから、MEMS素子ウエハ１８と干渉せずに保護カバー４２を金属接合することができる。
図１１（ｂ）に、ポスト４０に保護カバー４２を接合した状態を示す。保護カバー４２は次工程の下地層となる金属層を形成する際に、MEMS素子２０に金属層が被着しないように保護することを目的とする。したがって、MEMS素子２０が形成されている領域を覆うようにその大きさ及び配置を設定する。
保護カバー４２をポスト４０に接合した後、シリコンウエハ１０の素子搭載面側に金属層４６を被着形成する。金属層４６は、Cu、Ti、Niなどの金属をスパッタリングにより形成する。このスパッタリング工程においては、保護カバー４２によってMEMS素子２０が形成されている領域が保護され、保護カバー４２によって遮蔽されていない外側領域に金属層４６が被着形成される。MEMS素子２０の外側領域はリッド２４が接合される領域となる。保護カバー４２はこのリッド２４が接合される領域については露出するように、いいかえれば金属めっき３６が被着するように配置する。
金属層４６を形成する工程は、スパッタリング法あるいは蒸着法といった、保護カバー４２による遮蔽機能が発揮される物理的に金属層４６を形成する方法によればよい。
図１０（ａ）は、金属層４６を下地層として、シリコンウエハ１０の素子搭載面に凹部２５を備えるリッド２４を金属接合材１９ｄによって接合した状態を示す。金属接合材１９ｄは、MEMS素子２０が収容される領域を一周して囲むように設け、MEMS素子２０が気密に封止されるように接合する。金属接合材１９ｄを介してリッド２４を接合することによって、樹脂系の接着剤を用いてリッド２４を接合した場合とくらべてMEMS素子２０の気密封止性が向上し、MEMS素子２０を搭載する半導体パッケージの信頼性が向上する。
図１０（ｂ）は、シリコンウエハ１０とリッド２４との接合体を、個片の半導体パッケージに切断する工程（切断位置Ｄ）を示す。金属接合材１９ｂ、１９ｄによる封止性が良好であるから、前述した第２の実施の形態、第３の実施の形態のように溝３５を加工したり金属めっき３６を被着形成したりする必要はない。
図１０（ｃ）は、個片化された半導体パッケージ３０３の断面図を示す。半導体パッケージ３０３は、MEMS素子２０を厚さ方向に挟む配置として、第１の基板部１０ａと第２の基板部２４ａを金属接合材１９ｂ、１９ｄを介して接合することによってMEMS素子２０がパッケージ内に気密に封止される。保護カバー４２は、MEMS素子２０の上面を覆うように配置されることによって、金属層４６をMEMS素子２０に付着させずに半導体パッケージを組み立てることを可能にする。
第２の実施の形態あるいは第３の実施の形態において、金属接合によってリッドを接合する場合は、本実施形態のように保護カバー４２によってMEMS素子２０を遮蔽する方法を利用すればよい。本実施形態においては、シリコンウエハ１０とリッド２４との接合体に溝３５を加工し、金属めっき３６を施す工程は採用していないが、本実施形態においても第２、第３の実施の形態と同様に、溝加工と金属めっきを施してもよい。
また、上記実施形態においてはMEMS素子を搭載する半導体パッケージの製造について説明したが、本願発明はMEMS素子を搭載する半導体パッケージを製造する場合に限らず、LEDあるいは半導体レーザ(LLD)等の封止が必要な半導体パッケージの製造にも適用することが可能である。この場合はLEDあるいはLLD等をウエハ体に形成し、このウエハ体をMEMS素子ウエハと同様に扱うことによってこれらの素子を搭載した半導体パッケージを得ることができる。
１０ シリコンウエハ
１０ａ 第１の基板部
１１ ビア孔
１２ 支持板
１３ ビア
１５ａ レジストパターン
１５ｂ レジスト
１６ 配線パターン
１８ MEMS素子ウエハ
１９、１９ａ 導電材
１９ｂ、１９ｄ 金属接合材
１９ｃ 接着剤
２０ MEMS素子
２１ 接続電極
２４、２４１ リッド
２４ａ 第２の基板部
２５ 凹部
２６ ダイシング刃
３０、３０１、３０２、３０３ 半導体パッケージ
３５ 溝
３６ 金属めっき
３８ 封止材
４０ ポスト
４２ 保護カバー
４６ 金属層
２４１ａ 通気孔
Ｄ 切断位置

Claims (6)

  1. （ａ）シリコンウエハに、厚さ方向に貫通するビアと、MEMS素子搭載面とは反対面側に前記ビアと電気的に接続する配線パターンを形成する工程と、
    （ｂ）前記シリコンウエハの前記MEMS素子搭載面に、前記ビアとMEMS素子とを電気的に接続してMEMS素子ウエハを接合する工程と、
    （ｃ）前記シリコンウエハに接合されたMEMS素子ウエハのMEMS素子を個別に分離する工程と、
    （ｄ）前記シリコンウエハのMEMS素子搭載面に、前記個別に分離されたMEMS素子が搭載された領域ごとに、MEMS素子を収容する凹部を備えたリッドを接合する工程と、
    （ｅ）前記シリコンウエハとリッドとの接合体を個片化して半導体パッケージを形成する工程と、
    を備え、
    前記（ｃ）工程では、前記半導体パッケージの外形形状よりも個別に分離される前記MEMS素子が小さくなるように、前記MEMS素子ウエハのみが切断され、
    前記（ｄ）工程では、前記リッドと、前記シリコンウエハとが直接接合され、
    前記（ｅ）工程では、前記リッドと前記シリコンウエハをダイシングすることによって、個片化された前記半導体パッケージが形成されることを特徴とする半導体パッケージの製造方法。
  2. （ａ）シリコンウエハに、厚さ方向に貫通するビアと、MEMS素子搭載面とは反対面側に前記ビアと電気的に接続する配線パターンを形成する工程と、
    （ｆ）前記シリコンウエハの前記MEMS素子搭載面に、前記ビアとMEMS素子とを電気的に接続するとともに、MEMS素子の領域ごとにMEMS素子ウエハを接合する工程と、
    （ｇ）前記シリコンウエハに接合されたMEMS素子ウエハ上に、MEMS素子ごとにMEMS素子を収容する凹部を備えるリッドを接合する工程と、
    （ｉ）前記（ｇ）工程後に、前記シリコンウエハの前記MEMS素子搭載面とは反対面側から、MEMS素子の搭載領域ごとに、前記シリコンウエハと前記MEMS素子ウエハを厚さ方向に貫通し、内底面が前記リッドの厚さ方向の中途位置となる深さに溝を形成する工程と、
    （ｊ）前記（ｉ）工程後に、前記溝の内壁面と内底面とをめっきにより被覆する工程と、
    （ｈ）前記（ｊ）工程後に、前記溝を形成した位置に合わせて、前記シリコンウエハと前記MEMS素子ウエハと前記リッドとの接合体を個片化して半導体パッケージを形成する工程と、
    を備え、
    前記（ｆ）工程では、前記MEMS素子ウエハには一面側と他面側があり、該一面側にのみに金属膜が形成された前記MEMS素子ウエハが使用され、前記MEMS素子ウエハの一面側が前記シリコンウエハと対向配置され、前記MEMS素子ウエハの一面側の前記金属膜と前記シリコンウエハとは金属接合材を用いて接合され、
    前記（ｇ）工程では、前記MEMS素子ウエハの他面側が前記リッドと対向配置され、前記MEMS素子ウエハの他面側と前記リッドとは樹脂系接着剤を用いて接合され、
    前記（ｆ）工程での前記金属接合材および前記（ｇ）工程での前記樹脂系接着剤は、前記MEMS素子の形成領域を囲うように枠状に形成されており、
    前記（ｉ）工程では、前記溝内の前記金属接合材および前記樹脂系接着剤の端面と、前記溝の内壁面とが面一となるように、前記溝が形成され、
    前記（ｊ）工程では、少なくとも前記樹脂系接着剤の端面がめっきで被覆されることを特徴とする半導体パッケージの製造方法。
  3. 前記（ｇ）工程においては、真空環境下において、前記MEMS素子ウエハ上に前記リッドを接合することを特徴とする請求項２記載の半導体パッケージの製造方法。
  4. （ａ）シリコンウエハに、厚さ方向に貫通するビアと、MEMS素子搭載面とは反対面側に前記ビアと電気的に接続する配線パターンを形成する工程と、
    （ｆ）前記シリコンウエハの前記MEMS素子搭載面に、前記ビアとMEMS素子とを電気的に接続するとともに、MEMS素子の領域ごとにMEMS素子ウエハを接合する工程と、
    （ｋ）前記シリコンウエハに接合されたMEMS素子ウエハ上に、MEMS素子ごとにMEMS素子を収容する凹部を備え、前記凹部に連通する通気孔が形成されたリッドを接合する工程と、
    （ｎ）前記（ｋ）工程後に、前記シリコンウエハの前記MEMS素子搭載面とは反対面側から、MEMS素子の搭載領域ごとに、前記シリコンウエハと前記MEMS素子ウエハを厚さ方向に貫通し、内底面が前記リッドの厚さ方向の中途位置となる深さに溝を形成する工程と、
    （ｏ）前記（ｎ）工程後に、前記溝の内壁面と内底面とをめっきにより被覆する工程と、
    （ｌ）前記（ｏ）工程後に、真空環境下において、前記シリコンウエハと前記MEMS素子ウエハと前記リッドとの接合体の前記通気孔を封止する工程と、
    （ｍ）前記（ｌ）工程後に、前記溝を形成した位置に合わせて、前記通気孔が封止された、前記シリコンウエハと前記MEMS素子ウエハと前記リッドとの接合体を個片化して半導体パッケージを形成する工程と、
    を備え、
    前記（ｆ）工程では、前記MEMS素子ウエハには一面側と他面側があり、該一面側にのみに金属膜が形成された前記MEMS素子ウエハが使用され、前記MEMS素子ウエハの一面側が前記シリコンウエハと対向配置され、前記MEMS素子ウエハの一面側の前記金属膜と前記シリコンウエハとは金属接合材を用いて接合され、
    前記（ｋ）工程では、前記MEMS素子ウエハの他面側が前記リッドと対向配置され、前記MEMS素子ウエハの他面側と前記リッドとは樹脂系接着剤を用いて接合され、
    前記（ｆ）工程での前記金属接合材および前記（ｋ）工程での前記樹脂系接着剤は、前記MEMS素子の形成領域を囲うように枠状に形成されており、
    前記（ｎ）工程では、前記溝内の前記金属接合材および前記樹脂系接着剤の端面と、前記溝の内壁面とが面一となるように、前記溝が形成され、
    前記（ｏ）工程では、少なくとも前記樹脂系接着剤の端面がめっきで被覆されることを特徴とする半導体パッケージの製造方法。
  5. （ａ）シリコンウエハに、厚さ方向に貫通するビアと、MEMS素子搭載面とは反対面側に前記ビアと電気的に接続する配線パターンを形成する工程と、
    （ｐ）前記シリコンウエハの前記MEMS素子搭載面に、保護カバーを支持するポストを形成する工程と、
    （ｑ）前記ポストが形成されたシリコンウエハの前記MEMS素子搭載面に、前記ビアとMEMS素子とを電気的に接続するとともに、MEMS素子の領域ごとにMEMS素子ウエハを接合する工程と、
    （ｒ）前記MEMS素子ウエハに形成されている各々のMEMS素子の領域を遮蔽する配置に、前記ポスト上に前記保護カバーを接合して支持する工程と、
    （ｓ）前記保護カバーが接合された前記シリコンウエハの前記MEMS素子搭載面に、物理的方法によって金属層を被着形成する工程と、
    （ｔ）前記金属層が被着形成されたMEMS素子ウエハ上に、MEMS素子ごとにMEMS素子を収容する凹部を備えるリッドを、金属接合材を用いて接合する工程と、
    （ｕ）前記シリコンウエハと前記MEMS素子ウエハと前記リッドとの接合体を個片化して半導体パッケージを形成する工程と、
    を備えることを特徴とする半導体パッケージの製造方法。
  6. 第１の基板部と、
    該第１の基板部に形成された配線パターンと電気的に接続して前記第１の基板部に気密に接合して搭載されたMEMS素子と、
    前記MEMS素子を収容する凹部を備え、前記MEMS素子を気密に封止して接合された第２の基板部とを備え、
    前記MEMS素子には、前記第１の基板部と対向配置される一面側と、前記第２の基板部と対向配置される他面側とがあり、
    前記MEMS素子の一面側には金属膜が形成され、前記MEMS素子の他面側には金属膜が形成されておらず、
    前記MEMS素子の一面側の前記金属膜と前記第１の基板部とは金属接合材を介して接合されており、前記MEMS素子の他面側と前記第２の基板部とは樹脂系接着剤を介して接合されており、
    前記金属接合材および前記樹脂系接着剤は、前記MEMS素子の形成領域を囲うように枠状に形成されており、
    前記第１の基板部と前記MEMS素子との接合部の端部と、前記MEMS素子と前記第２の基板部との接合部の端部がパッケージの外周側面に延在し、前記金属接合部材および前記樹脂系接着剤の端面と、前記パッケージの外周側面とが面一となっており、少なくとも前記樹脂系接着剤の端面を被覆するように、前記第１の基板部と前記MEMS素子との接合部の端部および前記MEMS素子と前記第２の基板部との接合部の端部を含むパッケージの外周側面が金属めっきにより被覆されていることを特徴とする半導体パッケージ。
JP2009291631A 2009-12-24 2009-12-24 半導体パッケージの製造方法及び半導体パッケージ Expired - Fee Related JP5568786B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009291631A JP5568786B2 (ja) 2009-12-24 2009-12-24 半導体パッケージの製造方法及び半導体パッケージ
US12/969,952 US8227909B2 (en) 2009-12-24 2010-12-16 Semiconductor package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009291631A JP5568786B2 (ja) 2009-12-24 2009-12-24 半導体パッケージの製造方法及び半導体パッケージ

Publications (3)

Publication Number Publication Date
JP2011131309A JP2011131309A (ja) 2011-07-07
JP2011131309A5 JP2011131309A5 (ja) 2012-11-22
JP5568786B2 true JP5568786B2 (ja) 2014-08-13

Family

ID=44186446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009291631A Expired - Fee Related JP5568786B2 (ja) 2009-12-24 2009-12-24 半導体パッケージの製造方法及び半導体パッケージ

Country Status (2)

Country Link
US (1) US8227909B2 (ja)
JP (1) JP5568786B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190062277A (ko) * 2017-11-28 2019-06-05 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 실리콘 필러 및 스마트 캡으로 인에이블된 웨이퍼 레벨 집적화된 mems 디바이스

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
JP5617801B2 (ja) * 2011-08-22 2014-11-05 株式会社デンソー 半導体装置およびその製造方法
CN103187349A (zh) * 2011-12-31 2013-07-03 刘胜 带凸点圆片键合的夹具及其键合方法
JP5901991B2 (ja) * 2012-02-20 2016-04-13 新光電気工業株式会社 電子部品パッケージ及びその製造方法
JP5979994B2 (ja) * 2012-06-12 2016-08-31 新光電気工業株式会社 電子装置
US9402118B2 (en) 2012-07-27 2016-07-26 Knowles Electronics, Llc Housing and method to control solder creep on housing
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
JP6331551B2 (ja) * 2014-03-25 2018-05-30 セイコーエプソン株式会社 Ｍｅｍｓデバイス
JP6691234B2 (ja) * 2016-07-22 2020-04-28 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． 基板アセンブリ及び関連方法
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
US10508030B2 (en) * 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
US10662055B2 (en) 2017-04-27 2020-05-26 Seiko Epson Corporation MEMS element, sealing structure, electronic device, electronic apparatus, and vehicle
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
JP6910976B2 (ja) * 2018-02-16 2021-07-28 京セラ株式会社 光モジュール
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
CN110797315B (zh) * 2019-11-06 2021-06-11 烟台睿创微纳技术股份有限公司 一种晶圆级封装分割方法及晶圆级封装器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447851B1 (ko) 2002-11-14 2004-09-08 삼성전자주식회사 반도체장치의 플립칩 방식 측면 접합 본딩 방법 및 이를이용한 ｍｅｍｓ 소자 패키지 및 패키지 방법
DE102005026243B4 (de) * 2005-06-07 2018-04-05 Snaptrack, Inc. Elektrisches Bauelement und Herstellungsverfahren
JP2007017199A (ja) 2005-07-05 2007-01-25 Sharp Corp チップスケールパッケージおよびその製造方法
JP2007089117A (ja) * 2005-08-24 2007-04-05 Seiko Instruments Inc 圧電振動子、発振器、電子部品、電子機器、圧電振動子の製造方法及び電子部品の製造方法
JP4568202B2 (ja) * 2005-09-29 2010-10-27 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP3938204B1 (ja) * 2005-11-25 2007-06-27 松下電工株式会社 ウェハレベルパッケージ構造体およびセンサエレメント
JP4840771B2 (ja) * 2006-08-29 2011-12-21 セイコーインスツル株式会社 力学量センサの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190062277A (ko) * 2017-11-28 2019-06-05 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 실리콘 필러 및 스마트 캡으로 인에이블된 웨이퍼 레벨 집적화된 mems 디바이스
KR102148411B1 (ko) 2017-11-28 2020-08-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 실리콘 필러 및 스마트 캡으로 인에이블된 웨이퍼 레벨 집적화된 mems 디바이스

Also Published As

Publication number Publication date
US20110156242A1 (en) 2011-06-30
US8227909B2 (en) 2012-07-24
JP2011131309A (ja) 2011-07-07

Similar Documents

Publication Publication Date Title
JP5568786B2 (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP6671441B2 (ja) 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール
US9165864B2 (en) Power overlay structure with leadframe connections
US7552532B2 (en) Method for hermetically encapsulating a component
US7351641B2 (en) Structure and method of forming capped chips
JP2011131309A5 (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP5329083B2 (ja) ポストおよびパッドを有する部品
EP1898462B1 (en) Semiconductor apparatus
JP4134893B2 (ja) 電子素子パッケージ
JP2018032704A (ja) 電子素子実装用基板、電子装置および電子モジュール
TWI640161B (zh) 電子裝置及電子裝置的製造方法
JP5248179B2 (ja) 電子装置の製造方法
JP4859811B2 (ja) 電子部品収納用パッケージ
JP4268480B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP3842751B2 (ja) 電子部品封止用基板およびそれを用いた電子装置の製造方法
JP2005262382A (ja) 電子装置およびその製造方法
JP6482282B2 (ja) 電子部品
JP2013026506A (ja) 電子部品収納用パッケージおよび電子装置
JP4471015B2 (ja) 電子素子パッケージ
JP5901991B2 (ja) 電子部品パッケージ及びその製造方法
JP4404647B2 (ja) 電子装置および電子部品封止用基板
JP3894935B2 (ja) 半導体装置およびその製造方法
JP2007266039A (ja) 複数個取り基板および電子部品搭載用基板
JP2006295213A (ja) 電子部品封止用基板および多数個取り形態の電子部品封止用基板、並びに電子装置
JP2004200633A (ja) 電子部品収納用パッケージ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121004

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140603

R150 Certificate of patent or registration of utility model

Ref document number: 5568786

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees