JPH06291207A - ハイブリッドモジュールおよびその製造方法 - Google Patents

ハイブリッドモジュールおよびその製造方法

Info

Publication number
JPH06291207A
JPH06291207A JP7365293A JP7365293A JPH06291207A JP H06291207 A JPH06291207 A JP H06291207A JP 7365293 A JP7365293 A JP 7365293A JP 7365293 A JP7365293 A JP 7365293A JP H06291207 A JPH06291207 A JP H06291207A
Authority
JP
Japan
Prior art keywords
chip component
wiring board
chip
mounting
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7365293A
Other languages
English (en)
Inventor
Kunifumi Komiya
邦文 小宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Lighting and Technology Corp
Original Assignee
Toshiba Lighting and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Lighting and Technology Corp filed Critical Toshiba Lighting and Technology Corp
Priority to JP7365293A priority Critical patent/JPH06291207A/ja
Publication of JPH06291207A publication Critical patent/JPH06291207A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 容易に薄形化が図られ、高密度かつ信頼性の
高い実装回路を構成するハイブリッドモジュールおよび
量産的な製造方法の提供を目的とする。 【構成】 本発明に係るハイブリッドモジュールは、配
線基板8と、前記配線基板8面に実装されたチップ部品
9と、前記チップ部品9の実装面に配置され、かつチッ
プ部品9を封止・内蔵する封止体10とを具備して成り、
前記封止体10の上面をほぼ平面に設定するとともに、封
止領域の高さを実装チップ部品9の配線基板8に対する
最大高さに合わせて設定することを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はハイブリッドモジュール
およびその製造方法に係り、特に薄形化の図られた高密
度実装型ハイブリッドモジュールおよびその製造方法に
関する。
【0002】
【従来の技術】周知のように、半導体チップもしくは半
導体素子は近年高集積化の方向に、また抵抗体などの受
動型チップ部品も小形化の方向にあり、さらに、この種
のチップ部品を高密度に配線基板へ実装し、いわゆるハ
イブリッドモジュール化する要求も高まっている。そし
て、これらチップ部品を配線基板面へ、高密度に実装す
る手段として、いろいろの方法も提案されているが、最
近は主にフリップチップ実装方法が行われている。フリ
ップチップ実装は、ワイヤーボンデング実装や TAB実装
に比較して、半導体チップを高密度に実装できるからで
ある。すなわち、ワイヤーボンデング実装や TAB実装に
よって、半導体チップを実装した場合は、半導体チップ
から引き出されるリードの占める面積が、半導体チップ
の 2〜 3倍の面積を必要とする。一方、フリッブチップ
実装の場合、半導体チップの実装面積は半導体チップの
面積で足り、半導体チップを互いに隣接した状態で実装
し得る。つまり、フリップチップ実装の場合は、ワイヤ
ーボンデング実装や TAB実装に比較すると、半導体チッ
プの実装面積を大幅に低減できるので、高密度化を図り
得ることになる。
【0003】ところで、この種のハイブリッドモジュー
ルにおいては、機能的な安定性が要求されるため、前記
配線基板面に実装され所要の機能回路を形成するチップ
部品を、気密に封止する構成が一般的に採られている。
この気密な封止手段としては、いわゆるキャップによる
封止(真空もしくは不活性ガス封入)、樹脂などによる
モールド封止、両者の併用型など挙げられる。図4〜図
6は前記気密封止型ハイブリッドモジルの互いに異なる
構造例の要部を断面的に示したもので、1は配線基板、
2は配線基板1面に実装されたチップ部品、3は封止キ
ャップ、4は配線基板1面もしくは基台5面に対する封
止キャップ3の封止接合部、6は絶縁して引出された入
出力リード、7はモールド樹脂層をそれぞれ示す。
【0004】
【発明が解決しようとする課題】しかしながら、ハイブ
リッドモジュールにおいては、なお実用上、目的に沿っ
た薄形で高密度化を十分に達成し得ないという問題があ
る。
【0005】先ず、図4に図示した構成の場合は、ハイ
ブリッドモジュール自体が比較的厚く成るので、薄形化
で、かつ高密度実装のハイブリッドモジュールの実現が
困難である。つまり、従来の封止作業性などに起因し
て、封止キャップ3の高さを比較的高く設定し、封止内
領域(空間)を大きく設定しているので、薄形化が制約
されていた。また、図5に図示した構成の場合は、上記
図4の場合と同様に、薄形化が大幅に制約されるだけで
なく、チップ部品2を実装した配線基板1をいわゆるハ
イブリッド回路製品(部品)として扱い、このハイブリ
ッド回路製品を基台5面に装着する構成においては、回
路製品をいわゆるバッキュウム方式で移送・実装する
が、このように実装されているチップ部品2によって、
表面が平坦性を欠いていると、前記バッキュウム方式で
の移送・実装も困難となり、ハイブリッドモジュールの
形成・組み立て作業の煩雑化や非量産性化を必然的に招
来することになる。さらに、図6に図示する構成の場合
は、薄形化自体の点では問題ないが、前記の場合と同様
にハイブリッド回路製品として、ボード基板にハイブリ
ッドICを実装しようとするとき、バッキュウム方式で扱
うことができないなどの問題がある。
【0006】本発明は上記事情に対処してなされたもの
で、容易に薄形化が図られ、高密度かつ信頼性の高い実
装回路を構成するハイブリッドモジュールおよび量産的
な製造方法の提供を目的とする。
【0007】
【課題を解決するための手段】本発明に係るハイブリッ
ドモジュールは、配線基板と、前記配線基板面に実装さ
れたチップ部品と、前記チップ部品の実装面に配置さ
れ、かつチップ部品を封止・内蔵する封止体とを具備し
て成り、前記封止体の上面をほぼ平面に設定するととも
に、封止領域の高さを実装チップ部品の配線基板に対す
る最大高さに合わせて設定することを特徴とし、さらに
ハイブリッドモジュールの製造方法は、配線基板面に所
要のチップ部品を実装する工程と、前記チップ部品が実
装される領域を囲み配線基板面に、実装チップ部品の最
大高さとほぼ同じ高さの接着・封止性を有するシールリ
ングを配置・形設する工程と、前記シールリング上に平
板形の封止体を配置・一体化して、チップ部品を封止・
内蔵する工程とを具備して成るか、あるいは多面取り配
線基板面に所要のチップ部品をそれぞれの区画に対応し
て実装する工程と、前記チップ部品が区画実装される各
領域マトリックス状に囲み配線基板面に、実装チップ部
品の最大高さとほぼ同じ高さの接着・封止性を有するシ
ールリングを配置・形設する工程と、前記シールリング
上に平板形の封止体を配置・一体化して、各チップ部品
の実装領域ごとに封止・内蔵する工程と、前記配置・形
設されてたシールリングのうち少なくとも隣接する区画
領域間のシールリング配置・形設部において多面取り配
線基板および平板形の封止体を一体的に切り離す工程と
を具備して成ることを特徴とする。
【0008】本発明において、配線基板としはたとえば
アルミナ,窒化アルミなどのセラミックス系配線基板、
エポキシ−ガラス,ポリイミドなど樹脂系配線基板など
が用いられ、また平板形の封止体としては、同じくアル
ミナ,窒化アルミなどのセラミックス系、エポキシ−ガ
ラス,ポリイミドなど樹脂系、あるいは42アロイなど金
属系などを用いることが可能である。そして、この平板
形封止体の厚さは、所要の封止・保護機能を呈する範囲
で、可能な限り薄いことが望ましい。なお、これらの平
板形の封止体のうち、セラミックス系および樹脂系のと
きメタライズ化しておくと、シールド効果を付与するこ
ともできる。さらに、平板形の封止体と配線基板や基台
とを封止・一体化する(封止領域の側壁部を成す)接着
・封止性を有するシールリングとしては、たとえばガラ
スなどのセラミックス系、ポリイミド樹脂などの耐熱性
樹脂、あるいはそれらに導電性粉末を混合して成る導電
性体などを用いることができる。ただし、封止領域の側
壁部を成す接着・封止性を有するシールリングの高さ
は、この封止領域に封入・内蔵されるチップ部品(電子
部品)の最大高さを限度に設定する必要がある。つま
り、対応する封止領域内に実装されたチップ部品のう
ち、最大の高さのチップ部品上面に、平板形封止体の内
壁面対接(当接)形態を採る構成に選択・設定される。
そして、この接着・封止性を有するシールリングのは、
製造時において、たとえば印刷法などによって配置する
ことも可能であるが、予め所要のリング状もしくはマト
リックス状に形成したものを配置する構成を採ってもよ
い。
【0009】
【作用】本発明に係るハイブリッドモジュールは、実装
されているチップ部品が気密に封装され信頼性の向上が
図られるとともに、可及的に薄形化されているのでコン
パクト化を容易に達成し得るし、さらに上面が平坦化さ
れているので、バッキュウム方式による移動・配置も容
易かつ適確に行い得る。また、対応するハイブリッドモ
ジュールの製造も、たとえば多面取り方式の採用によ
り、量産的にかつ良好な歩留まりで成し得るので、前記
製品における薄形化によるコンパクト化の達成、上面平
坦化に伴うバッキュウム方式の適用可能化など相俟って
多くの利点をもたらすものといえる。
【0010】
【実施例】以下、図1、図2および図3を参照して本発
明の実施例を説明する。
【0011】図1は本発明に係る半導体装置の要部構成
例の断面図である。図1において、8はたとえばセラミ
ックス系の配線基板、9は前記配線基板8面に実装され
た半導体チップ(チップ部品)、10は前記半導体チップ
9の実装面に配置され、かつ半導体チップ9を封止・内
蔵する平板形の封止体である。なお、前記平板形の封止
体10は、上面がほぼ平面に設定するとともに、封止領域
の高さが、前記実装されている半導体チップ9の配線基
板8に対する最大高さと同等に設定されている。つま
り、前記平板形の封止体10は、配線基板8に実装されて
いる半導体チップ9の最大高さと同等の高さで、かつリ
ング状または筒状に配置・形設された接着・封止性を有
するセラミック系の側壁封止部11にて気密に封着じされ
ている。なお、図1において、12は前記配線基板8に実
装されている最大高さの半導体チップ9に対し、高さの
低いチップ部品9′と封止体10の内壁面との間を熱伝導
的に接続した熱伝導体である。そして、この構成例で
は、前記の封止領域の空間13内に不活性ガスを封入して
いるが、封止領域の空間13内を樹脂類などで充填した構
成としてもよいし、さらに高さの低いチップ部品9′と
封止体10の内壁面との間だけでなく、最大高さの半導体
チップ9と封止体10の内壁面との間にも熱伝導的に接続
した熱伝導体を介在させてもよい。
【0012】また、図2は本発明に係るハイブリッドモ
ジュールの他の構成例の要部を断面的に示したもので、
8aは第1の配線基板、9aは前記第1の配線基板8a面に実
装された第1のチップ部品群、8bは前記第1のチップ部
品群9aの実装面に配置され、かつ第1のチップ部品群9a
を封止・内蔵する第2の配線基板、9bは前記第2の配線
基板8b面に実装された第2のチップ部品群、 10aは前記
第2のチップ部品群9bの実装面に配置され、かつ第2の
チップ部品群9bを封止・内蔵す封止体である。そして、
この構成においては、前記第1の配線基板8aと第2の配
線基板8bとがたとえばリードピンなどで電気的に接続さ
れるとともに、前記封止体 10aの上面をほぼ平面に設定
し、各封止領域の高さを各実装チップ部品群9a,9bの下
方の配線基板8a,8bに対する最大高さを、前記図1によ
る例示の場合と同等に設定された構成を成している。さ
らに、この多段的なハイブリッドモジュールの構造は、
2段に限定されず3段以上に設定することも可能で、ま
た、この多段的な構成においては、たとえば専用のクリ
ップで両外側面間を挟み、補強および導体として多段間
を電気的に接続するなどした構成とすることもできる。
【0013】次に、上記構成のハイブリッドモジュール
の製造方法例を説明する。
【0014】先ず、所要の配線基板、たとえばアルミナ
系配線基板面に所要のチップ部品、たとえば半導体チッ
プ(ベアチップなど)を常套の手段、すなわち半田つけ
や導電性接着剤により実装する。この半導体チップの実
装後(もしくは実装に先立って)、前記半導体チップが
実装される領域を囲み、配線基板面に実装する(もしく
は実装された)半導体チップの最大高さとほぼ同じ高さ
の接着・封止性を有するシールリング、たとえば導電性
のセラミック系封止材を配置・形設する。その後、前記
シールリング上に平板形封止体、たとえば厚さ 0.3mm程
度(一般的に厚さ0.15〜 0.8mmの範囲であり,通常 0.5
mm前後)のセラミックス板を配置し、前記シールリング
を成す導電性のセラミック系封止材を硬化させ、配線基
板および平板形封止体を一体化することにより、半導体
チップを封止・内蔵させて成るハイブリーッドモジュー
ルを製造し得る。
【0015】次に、図3の平面図を参照して本発明に係
る量産的なハイブリッドモジュールの製造方法例を説明
する。先ず、多面取り配線基板14、たとえば厚さ mm
程度のアルミナ系配線基板を用意し、この多面取り配線
基板14面に所要のチップ部品群15をそれぞれの区画に対
応し、常套の手段により実装する。次いで、予め用意し
ておいたマトリックス状の接着・封止性を有するシール
リング、たとえば導電性のセラミック系のマトリックス
状封止材16を、各チップ部品群15が実装された多面取り
配線基板14面にセットする。ここで、マトリックス状封
止材16は、前記各チップ部品群15が実装される各区画領
域を、分離・区画してマトリックス状に囲むとともに、
多面取り配線基板14面に実装されたチップ部品群15中の
最大高さとほぼ同じ高さに形成・設定されている。
【0016】前記により、マトリックス状のシールリン
グ材(マトリックス状封止材)16を、たとえばディスペ
ンサーや印刷などにより配置した後、このマトリックス
状のシールリング材16を介して、多面取り配線基板14面
上に多面取り平板形封止体を配置し、前記シールリング
16を成す導電性のセラミック系封止材を硬化させ、多面
取り配線基板14および平板形封止体を一体化することに
より、半導体チップを封止・内蔵させて成る多面取りの
ハイブリーッドモジュールを製造する。このようにし
て、多面取りのハイブリーッドモジュールを形成した
後、前記配置・形設されてたシールリング16のうち少な
くとも隣接する区画領域間のシールリング16配置・形設
部に沿って(破線A)、多面取り配線基板14および平板
形封止体を一体的に切り離すことにより、同時に他数個
の薄形ハイブリーッドモジュールを製造し得る。
【0017】なお、本発明は前記実施例に限定されるも
のでなく、その要旨を逸脱しない範囲で変更して実施し
得る。たとえば、多面取り配線基板を用いて、同時に複
数個のハイブリッドモジュールを製造する場合、マトリ
ックス状封止材に対応する多面取り配線基板面や多面取
り平板形封止体面に溝など予め形設しておくことによ
り、マトリックス状封止材の位置ズレを防止したり、あ
るいは切り離し・分離作業など行い易くしてもよい。
【0018】
【発明の効果】上記の説明から分かるように、本発明に
よれば、実装されているチップ部品が気密に封装され信
頼性の向上が図られるとともに、可及的に薄形化されて
いるのでコンパクト化が容易に達成されるし、さらに上
面が平坦化されているので、バッキュウム方式による移
動・配置も容易かつ適確に行い得る。また、対応するハ
イブリッドモジュールの製造も、たとえば多面取り方式
の採用により、量産的にかつ良好な歩留まりで成し得る
ので、前記製品における薄形化によるコンパクト化の達
成、上面平坦化に伴うバッキュウム方式の適用可能化な
ど相俟って多くの利点をもたらすものといえる。
【図面の簡単な説明】
【図1】本発明に係るハイブリッドモジュールの要部構
成例を示す断面図。
【図2】本発明に係るハイブリッドモジュールの他の要
部構成例を示す断面図。
【図3】本発明に係る多面取りハイブリッドモジュール
の製造例におけるチップ部品群およびマトリックス状封
止材の配置状態を模式的に示す平面図。
【図4】従来のハイブリッドモジュールの要部構成を示
す断面図。
【図5】従来のハイブリッドモジュールの他の要部構成
を示す断面図。
【図6】従来のハイブリッドモジュールのさらに他の要
部構成を示す断面図。
【符号の説明】
1,8…配線基板 2,9…実装されたチップ部品
(半導体チップ) 3…封止キャップ 4…封止接
合部 5…基台 6…入出力リード 7…モール
ド樹脂層 8a…第1の配線基板 8b…第2の配線基
板 9′…高さの低いチップ部品 9a…第1のチッ
プ部品 9b…第2のチップ部品 10,10a…平板形
封止板 11…セラミックス系の側壁封止部 12…熱
伝導体13…封止領域の空間 14…多面取り配線基板
15…チップ部品群 16…マトリックス状封止材

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 配線基板と、前記配線基板面に実装され
    たチップ部品と、前記チップ部品の実装面に配置され、
    かつチップ部品を封止・内蔵する封止体とを具備して成
    り、 前記封止体の上面をほぼ平面に設定するとともに、封止
    領域の高さを実装チップ部品の配線基板に対する最大高
    さに合わせて設定することを特徴とするハイブリッドモ
    ジュール。
  2. 【請求項2】 第1の配線基板と、前記第1の配線基板
    面に実装された第1のチップ部品群と、前記第1のチッ
    プ部品群の実装面に配置され、かつ第1のチップ部品群
    を封止・内蔵する第2の配線基板と、前記第2の配線基
    板面に実装された第2のチップ部品群と、前記第2のチ
    ップ部品群の実装面に配置され、かつ第2のチップ部品
    群を封止・内蔵する封止体とを具備して成り、 前記封止体の上面をほぼ平面に設定するとともに、各封
    止領域の高さを各実装チップ部品群の下方の配線基板に
    対する最大高さと同等に設定することを特徴とするハイ
    ブリッドモジュール。
  3. 【請求項3】 配線基板面に所要のチップ部品を実装す
    る工程と、 前記チップ部品が実装される領域を囲み配線基板面に、
    実装チップ部品の最大高さとほぼ同じ高さの接着・封止
    性を有するシールリングを配置・形設する工程と、 前記シールリング上に平板形の封止体を配置・一体化し
    て、チップ部品を封止・内蔵する工程とを具備して成る
    ことを特徴とするハイブリッドモジュールの製造方法。
  4. 【請求項4】 多面取り配線基板面に所要のチップ部品
    をそれぞれの区画に対応して実装する工程と、 前記チップ部品が区画実装される各領域マトリックス状
    に囲み配線基板面に、実装チップ部品の最大高さとほぼ
    同じ高さの接着・封止性を有するシールリングを配置・
    形設する工程と、 前記シールリング上に平板形の封止体を配置・一体化し
    て、各チップ部品の実装領域ごとに封止・内蔵する工程
    と、 前記配置・形設されたシールリングのうち少なくとも隣
    接する区画領域間のシールリング配置・形設部において
    多面取り配線基板および平板形の封止体を一体的に切り
    離す工程とを具備して成ることを特徴とするハイブリッ
    ドモジュールの製造方法。
JP7365293A 1993-03-31 1993-03-31 ハイブリッドモジュールおよびその製造方法 Withdrawn JPH06291207A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7365293A JPH06291207A (ja) 1993-03-31 1993-03-31 ハイブリッドモジュールおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7365293A JPH06291207A (ja) 1993-03-31 1993-03-31 ハイブリッドモジュールおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH06291207A true JPH06291207A (ja) 1994-10-18

Family

ID=13524438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7365293A Withdrawn JPH06291207A (ja) 1993-03-31 1993-03-31 ハイブリッドモジュールおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH06291207A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010045201A (ja) * 2008-08-13 2010-02-25 Fujitsu Media Device Kk 電子部品モジュール及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010045201A (ja) * 2008-08-13 2010-02-25 Fujitsu Media Device Kk 電子部品モジュール及びその製造方法
JP4555369B2 (ja) * 2008-08-13 2010-09-29 富士通メディアデバイス株式会社 電子部品モジュール及びその製造方法

Similar Documents

Publication Publication Date Title
US20220415734A1 (en) Seal for microelectronic assembly
US5600541A (en) Vertical IC chip stack with discrete chip carriers formed from dielectric tape
US5600181A (en) Hermetically sealed high density multi-chip package
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
KR100480515B1 (ko) 반도체 장치
TWI278947B (en) A multi-chip package, a semiconductor device used therein and manufacturing method thereof
JP2004172157A (ja) 半導体パッケージおよびパッケージスタック半導体装置
US20060022325A1 (en) Cap wafer, semiconductor package, and fabricating method thereof
US7973399B2 (en) Embedded chip package
US5258575A (en) Ceramic glass integrated circuit package with integral ground and power planes
US20070070608A1 (en) Packaged electronic devices and process of manufacturing same
JPH11214596A (ja) 半導体装置及びその製造方法並びに電子機器
JPS6189657A (ja) 半導体装置およびその製造方法
TW588444B (en) Method of forming package structure with cavity
JPH06291207A (ja) ハイブリッドモジュールおよびその製造方法
KR100387451B1 (ko) 반도체 장치 및 그 제조방법
JPH07240479A (ja) 集積回路パッケージ化の方法およびパッケージ
US11640925B2 (en) System and method for a device package
US7635642B2 (en) Integrated circuit package and method for producing it
JPS6370532A (ja) 半導体装置
JPH06216492A (ja) 電子装置
JP3051225B2 (ja) 集積回路用パッケージ
JP2001291818A (ja) 半導体装置およびその製造方法
JPH04302209A (ja) 中空素子構造
JPH0786497A (ja) インテリジェントパワーモジュール

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000704