DE19640192A1 - Verfahren zur Flip-Chip-Montage - Google Patents

Verfahren zur Flip-Chip-Montage

Info

Publication number
DE19640192A1
DE19640192A1 DE1996140192 DE19640192A DE19640192A1 DE 19640192 A1 DE19640192 A1 DE 19640192A1 DE 1996140192 DE1996140192 DE 1996140192 DE 19640192 A DE19640192 A DE 19640192A DE 19640192 A1 DE19640192 A1 DE 19640192A1
Authority
DE
Germany
Prior art keywords
substrate
aca
solder particles
chip assembly
flip chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1996140192
Other languages
English (en)
Inventor
Ralf Dr Haug
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE1996140192 priority Critical patent/DE19640192A1/de
Priority to PCT/DE1997/001631 priority patent/WO1998014995A1/de
Priority to TW086111173A priority patent/TW360964B/zh
Publication of DE19640192A1 publication Critical patent/DE19640192A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

Stand der Technik
Die Erfindung geht aus von einem Verfahren zur Flip-Chip-Mon­ tage nach der Gattung des Hauptanspruches. Die Flip-Chip-Technik, d. h. die direkte Montage von ungehäusten integrierten Schaltungen (integrated circuits =IC′s) auf Substrate wird seit über 30 Jahren in verschiedenen Varianten eingesetzt. Die Weiterentwicklung der Flip-Chip-Technik wird stark vorangetrieben durch die wachsenden Anforderungen an höhere Integrationsdichten, höhere Taktraten, an geringerem Gewicht und an Kostenreduzierung. Ein entscheidender Kostenfaktor ist der Bumping-Prozeß: so betragen beispielsweise die Kosten für das Wafer-Bumping je nach Prozeß 20 bis 40% der gesamten Montagekosten. Bumps sind mehrschichtige Höckerstrukturen, die auf den Anschlußpads (d. h. den Anschlußkontakten) des IC bzw. Wafer und/oder auf dem Substrat aufgebracht werden, um die Montage zu erleichtern, die Zuverlässigkeit der Kontaktierung und die Packungsdichte zu erhöhen. Zudem ist für verschiedene Anwendungen, bei denen große Unterschiede der thermischen Ausdehnungskoeffizienten zwischen Silizium und Substratmaterial vorhanden sind, zur Minimierung der thermischen Spannungen ein relativ großer Spalt zwischen IC und Substrat erforderlich, der durch Bumps überbrückt werden muß. Für die Flip-Chip-Montage auf Keramik-, Glaskeramik oder Glassubstrate sind dagegen aufgrund der geringen Fehlanpassung der Ausdehnungskoeffizienten und aufgrund der hohen Ebenheit Bumphöhen von etwa 10 bis 15 µm ausreichend.
Die Bumping-Verfahren sind jedoch komplizierte und teure mehrstufige Prozesse, insbesondere die Herstellung hochschmelzender Lotbumps, aber auch die alternativen Verfahren wie niederschmelzende Lotbumps, galvanische Nickel- oder Goldbumps oder siebgedruckte Bumps aus Leitklebstoff.
Es wurden daher Verfahren zur Flip-Chip-Montage entwickelt, die eine Kontaktierung ohne Bumping ermöglichen.
Ein derartiges Verfahren ohne Bump-Strukturen beschreibt z. B. die DE-OS 41 38 779. Zur Montage der Chips wird ein anisotrop elektrisch leitender Kunststoff (anisotropic conductive adhesive = ACA), der senkrecht zur Flip-Chip-Kontaktierungsebene elektrisch leitfähig und in der Kontaktierungsebene isolierend wirkt, eingesetzt. Als elektrisch leitende Partikel werden z. B. Metalle angegeben, die unregelmäßig geformt sein können oder in Form kleiner Kügelchen oder Fasern, insbesondere aber mit gut leitenden Schichten aus beispielsweise Graphit überzogene scharfkantige Keramik- oder Kristallteilchen. Derartige Partikel können aber nur Substrate ausreichender Ebenheit kontaktieren. Auch ist der mit derartigen Klebstoffen erreichbare Miniaturisierungsgrad begrenzt: um eine zuverlässige Kontaktierung kleiner Anschlußpadflächen zu erreichen, müßte der Füllstoffgrad erheblich erhöht werden, was jedoch nur begrenzt möglich ist, weil sich dadurch die Gefahr von Kurzschlüssen erhöht.
Eine andere Entwicklung, die z. B. im Artikel "Anisotropic Adhesives for Flip-Chip Bonding" in der Fachzeitschrift "Latest Achievements in Conductive Adhesive Joining in Electronics Packaging" (Proceedings), Eindhoven, 1995, Seiten 59 ff. vorgestellt wird, sieht vor, gebumpte Chips mit lotgefüllten anisotrop leitfähigen Kunststoffen zu kontaktieren. Die Lotpartikel auf Sn-Basis reagieren metallurgisch, d. h. unter Ausbildung intermetallischer Verbindungen mit den Anschlußflächen auf IC und Substrat und sichern somit eine gute elektrische Kontaktierung.
Vorteile der Erfindung
Das erfindungsgemäße Verfahren mit den Merkmalen des Hauptanspruches hat demgegenüber den Vorteil, daß es eine hohe Miniaturisierung mit hoher Zuverlässigkeit der Kontaktierung auch auf relativ unebenen Substraten, beispielsweise auf Keramik, mit wenigen Verfahrensschritten und somit kostengünstig erlaubt.
In überraschender Weise hat es sich gezeigt, daß sich die Vorteile lotgefüllter ACA′s, insbesondere die zuverlässige Kontaktierung aufgrund der metallurgischen Reaktion mit den Vorteilen einer bumpfreien und somit kostengünstigen Flip-Chip-Montage verbinden lassen.
Das erfindungsgemäße Verfahren ermöglicht die bumpfreie Kontaktierung von IC′s auf relativ unebenen Substraten, z. B. auf Keramiksubstraten, und kann Unebenheiten (Gaps) zwischen IC und Substrat bis zu 20 µm bumpfrei ausgleichen, was mit bekannten ACA′s nicht möglich war.
Bekannte ACA′s sind bumpfrei nur auf Substrate ausreichender Ebenheit anwendbar, insbesondere auf Glas, welches üblicherweise Unebenheiten im Submikronbereich aufweist oder auf flexible Polymerfolien.
Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Hauptanspruch angegebenen Verfahrens möglich. Besonders zuverlässige elektrische Kontakte werden erreicht, wenn die Lotpartikel eine Legierung auf Sn/Bi- oder auf Sn/In-Basis enthalten.
Besonders vorteilhaft ist es weiterhin, wenn als Kleber für den ACA ein Einkomponentenklebstoff verwendet wird. In vorteilhafter Weise kann der Klebstoff als Film aufgebracht werden; dadurch können feinere Rastermaße verarbeitet und die Miniaturisierung erhöht werden.
Zeichnung
Im folgenden wird die Erfindung anhand einer Zeichnung vereinfacht dargestellt und in der nachfolgenden Beschreibung näher erläutert.
Fig. 1 zeigt einen Querschnitt durch eine nach dem erfindungsgemäßen Verfahren hergestellte Flip-Chip-Ver­ bindung.
Das mit einer Metallisierung 2 versehene Substrat 1 ist mit dem IC 6, auf dessen Anschlußpads eine Metallisierung 5 aufgebracht ist, durch den lotgefüllten ACA 3 mechanisch sowie über die durch die Lotpartikel 4 erhaltenen Brücken elektrisch verbunden.
Beschreibung der Ausführungsbeispiele Beispiel 1
Auf ein FR4-Leiterplattensubstrat 1 wird eine Metallisierung 2 aus übereinanderliegenden Schichten von Kupfer, Nickel und Gold aufgebracht. Ein IC 5 wird im Bereich der Anschlußpads mit einer Metallisierung 4 von Aluminium, Nickel und Gold überzogen.
Substrat 1 und IC 6 werden mittels eines pastenförmigen ACA 3, der einem Einkomponentenkleber auf z. B. Epoxidharzbasis und Lotpartikel auf der Grundlage von beispielsweise Zinn und Wismut enthält, 90 Sekunden bei 150°C unter einem Anpreßdruck von 10 kg/cm2 kontaktiert. Die in der ACA-Paste statistisch verteilten Lotpartikel haben einen Durchmesser von 5 bis 10 µm, vorzugsweise von 10 µm, und einen Füllgrad von 7 bis 10%, vorzugsweise von 10%.
In der beschriebenen Weise können beispielsweise IC′s für Autoradios, für Steuergeräte oder für Multi-Chip-Mo­ dule montiert werden.
Beispiel 2
Auf ein FR4-Leiterplattensubstrat 1 wird eine Cu/Sn-Me­ tallisierung 2 und auf die Anschlußpads eines IC′s 6 eine Al/Ni/Au/Sn-Metallisierung 5 aufgebracht.
Substrat und IC werden mittels eines mit Sn/Bi-Lot 4 gefüllten ACA 3-Films auf Epoxidharzbasis 60 Sekunden bei 180°C und 10 kg/cm2 Anpreßdruck kontaktiert.
In der beschriebenen Weise können beispielsweise IC′s für Autoradios, für Steuergeräte oder für Multi-Chip-Mo­ dule montiert werden.
Beispiel 3
Auf ein Keramiksubstrat 1 wird eine Au-Metallisierung 2 und auf die Anschlußpads eines IC′s 6 eine Al/Ni/Au-Me­ tallisierung 5 aufgebracht.
Substrat und IC werden mittels eines mit Sn/Bi-Lot 4 gefüllten pastenförmigen ACA 3 auf Epoxidharzbasis 60 Sekunden bei 180°C und 10 kg/cm2 Anpreßdruck kontaktiert. In der beschriebenen Weise können beispielsweise IC′s für Steuergeräte montiert werden.
Bei der Montage wird durch den Klebstoff, der unter Einwirkung von Temperatur und Druck aushärtet, die mechanische Verbindung von IC und Substrat ohne Underfill und gleichzeitig, durch Aufschmelzen der Lotpartikel, die die Anschlußpads benetzen, die elektrische Verbindung über leitfähige Brücken erreicht.
FR4-Substrate haben Verwölbungen im Bereich von etwa 1%, abhängig von Dicke, Metallisierung, Handling usw. Bei der erfindungsgemäßen bumpfreien Flip-Chip-Montage mit anisotrop leitfähigen lotgefüllten Klebstoffen tritt unter Einwirkung von Druck und Temperatur ein Planarisierungseffekt auf, so daß auch größere Chips mit einer Kantenlänge bis zu 10 mm zuverlässig kontaktiert werden können.
Bei Keramiksubstraten ist die Ebenheit eine Frage der Herstellung.
Andererseits können auch über die Chipfläche Höhenunterschiede von bis zu 10 µm auftreten.
Durch das erfindungsgemäße Verfahren können derartige Unebenheiten sowie Spalte zwischen IC und Substrat bumpfrei ausgeglichen werden: durch den Einsatz von lotgefüllten ACA′s liegen Füllstoffe vor, die bei der Chipmontage aufschmelzen, aufgrund der metallurgischen Kompatibilität vorwiegend die metallisierten Anschlußpads auf IC und Substrat benetzen und somit infolge der thermodynamischen Aktivität überwiegend in die Bereiche diffundieren, in denen die Ausbildung leitfähiger Brücken erwünscht ist. Weil aus diesem Grund die Gefahr von Kurzschlüssen geringer ist, kann der Füllstoffgrad stärker erhöht werden als bei herkömmlichen ACA′s und es können auch größere Unebenheiten (Gaps) zwischen IC und Substrat von bis zu 20 µm bumpfrei ausgeglichen werden.
Die selektive Diffusion der leitfähige Brücken bildenden Lotpartikel zu den Anschlußpads von IC und Substrat hat weiterhin zur Folge, daß bei gleichem Füllstoffgrad gegenüber herkömmlichen ACA′s kleinere Anschlußpads, d. h. feinere Rastermaße kontaktiert werden können und somit eine höhere Miniaturisierung möglich ist.
Erfindungsgemäß kann der ACA in Form von Pasten oder Folien (Film) aufgebracht werden. In Pastenmaterialien sind die Lotpartikel statistisch verteilt. Die Größe der Lotpartikel und der Füllstoffgrad, der jedoch nicht beliebig erhöht werden kann, bestimmen die Feinheit der Rastermaße, die verarbeitet werden können, z. B. 100 µm Pitch mit 5 bis 10 µm Durchmesser der Lotpartikel und ein Füllstoffgrad von 10 Gew.%. Bei zu hohem Füllstoffgrad steigt die Gefahr von Kurzschlüssen, bei zu geringem die Gefahr, daß einzelne Pads nicht kontaktiert werden. In Filmmaterialien können die Lotpartikel in einer vorgegebenen Verteilung in die Klebstoffmatrix eingearbeitet werden, die sich bei der Flip-Chip-Mon­ tage nicht ändert, so daß Rastermaße bis hinunter auf etwa 20 µm verarbeitet werden können.

Claims (7)

1. Verfahren zur Flip-Chip-Montage von integrierten Schaltungen (IC′s) auf ein Substrat ohne Bumping von IC und/oder Substrat, unter Verwendung eines anisotrop leitfähigen Klebstoffes (ACA), dadurch gekennzeichnet, daß der ACA mit Lotpartikeln gefüllt ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Lotpartikel eine Legierung auf Sn/Bi-Basis oder Sn/In-Basis enthalten.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der ACA einen Klebstoff vom Einkomponenteri-Typ, insbesondere ein Epoxydharz, enthält.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der ACA in Pastenform aufgebracht wird.
5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der ACA als Film aufgebracht wird.
6. Verfahren nach einem der Ansprüche i bis 5, dadurch gekennzeichnet, daß die Lotpartikel im ACA einen Durchmesser von 5 bis 10 µm, insbesondere einen Durchmesser von 10 µm aufweisen.
7. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der ACA einen Füllgrad mit Lotpartikeln von 7 bis 10 Gew.-%, insbesondere von 10 Gew.-% aufweist.
DE1996140192 1996-09-30 1996-09-30 Verfahren zur Flip-Chip-Montage Withdrawn DE19640192A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE1996140192 DE19640192A1 (de) 1996-09-30 1996-09-30 Verfahren zur Flip-Chip-Montage
PCT/DE1997/001631 WO1998014995A1 (de) 1996-09-30 1997-08-01 Verfahren zur flip-chip-montage
TW086111173A TW360964B (en) 1996-09-30 1997-08-05 Process for flip-chip mounting

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1996140192 DE19640192A1 (de) 1996-09-30 1996-09-30 Verfahren zur Flip-Chip-Montage

Publications (1)

Publication Number Publication Date
DE19640192A1 true DE19640192A1 (de) 1998-04-02

Family

ID=7807362

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1996140192 Withdrawn DE19640192A1 (de) 1996-09-30 1996-09-30 Verfahren zur Flip-Chip-Montage

Country Status (3)

Country Link
DE (1) DE19640192A1 (de)
TW (1) TW360964B (de)
WO (1) WO1998014995A1 (de)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001003175A1 (de) * 1999-06-30 2001-01-11 Siemens Dematic Ag Elektrisch-mechanische verbindung zwischen elektronischen schaltungssystemen und substraten, sowie verfahren zu deren herstellung
DE10059813A1 (de) * 2000-12-01 2002-06-13 Hahn Schickard Ges Vorrichtung zur Erfassung eines Fluiddrucks
WO2002050890A2 (de) * 2000-12-21 2002-06-27 Giesecke & Devrient Gmbh Elektrisch leitfähige verbindung zwischen einem chip und einem koppelelement sowie sicherheitselement mit einer solchen verbindung
EP1229583A1 (de) * 2000-07-17 2002-08-07 Rohm Co., Ltd. Halbleiterbauelement und seine herstellungsmethode
DE10232636A1 (de) * 2002-07-18 2004-02-12 Delo Industrieklebstoffe Gmbh & Co. Kg Verfahren und Klebstoff zur Flip-Chip-Kontaktierung
US6706219B2 (en) * 1999-09-17 2004-03-16 Honeywell International Inc. Interface materials and methods of production and use thereof
DE10249855A1 (de) * 2002-10-25 2004-05-13 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Werkstoff zum Zuführen von Strom auf Halbleiter-Bauelemente und Verfahren zum Herstellen eines solchen
DE10336171B3 (de) * 2003-08-07 2005-02-10 Technische Universität Braunschweig Carolo-Wilhelmina Multichip-Schaltungsmodul und Verfahren zur Herstellung hierzu
WO2007061125A1 (en) * 2005-11-25 2007-05-31 Matsushita Electric Industrial Co., Ltd. Electronic component soldering structure and electronic component soldering method
US7916493B2 (en) 2005-09-30 2011-03-29 Infineon Technologies Ag Power semiconductor module

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19839760A1 (de) 1998-09-01 2000-03-02 Bosch Gmbh Robert Verfahren zur Verbindung von elektronischen Bauelementen mit einem Trägersubstrat sowie Verfahren zur Überprüfung einer derartigen Verbindung
EP1830399A4 (de) * 2004-12-17 2012-07-11 Panasonic Corp Harzzusammensetzung für flip-chip-kapselung und harzzusammensetzung zur bildung einer beule
JP4084834B2 (ja) * 2005-03-29 2008-04-30 松下電器産業株式会社 フリップチップ実装方法およびバンプ形成方法
CN100495676C (zh) * 2005-03-29 2009-06-03 松下电器产业株式会社 倒装芯片封装方法及其衬底间连接方法
JP4227659B2 (ja) * 2005-04-06 2009-02-18 パナソニック株式会社 フリップチップ実装方法及びバンプ形成方法
CN105405825A (zh) * 2015-12-09 2016-03-16 南通富士通微电子股份有限公司 一种覆晶薄膜封装结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4293451A (en) * 1978-06-08 1981-10-06 Bernd Ross Screenable contact structure and method for semiconductor devices
US4487638A (en) * 1982-11-24 1984-12-11 Burroughs Corporation Semiconductor die-attach technique and composition therefor
EP0265077A3 (de) * 1986-09-25 1989-03-08 Sheldahl, Inc. Ein Anisotropisches Klebemittel zum Verbinden elektrischer Bauelemente
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
TW340132B (en) * 1994-10-20 1998-09-11 Ibm Structure for use as an electrical interconnection means and process for preparing the same

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001003175A1 (de) * 1999-06-30 2001-01-11 Siemens Dematic Ag Elektrisch-mechanische verbindung zwischen elektronischen schaltungssystemen und substraten, sowie verfahren zu deren herstellung
US6706219B2 (en) * 1999-09-17 2004-03-16 Honeywell International Inc. Interface materials and methods of production and use thereof
EP1229583A1 (de) * 2000-07-17 2002-08-07 Rohm Co., Ltd. Halbleiterbauelement und seine herstellungsmethode
US7384863B2 (en) 2000-07-17 2008-06-10 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
EP1229583A4 (de) * 2000-07-17 2007-01-03 Rohm Co Ltd Halbleiterbauelement und seine herstellungsmethode
DE10059813A1 (de) * 2000-12-01 2002-06-13 Hahn Schickard Ges Vorrichtung zur Erfassung eines Fluiddrucks
WO2002050890A3 (de) * 2000-12-21 2003-09-12 Giesecke & Devrient Gmbh Elektrisch leitfähige verbindung zwischen einem chip und einem koppelelement sowie sicherheitselement mit einer solchen verbindung
WO2002050890A2 (de) * 2000-12-21 2002-06-27 Giesecke & Devrient Gmbh Elektrisch leitfähige verbindung zwischen einem chip und einem koppelelement sowie sicherheitselement mit einer solchen verbindung
EP3179505A1 (de) * 2000-12-21 2017-06-14 Giesecke & Devrient GmbH Elektrisch leitfähige verbindung zwischen einem chip und einem koppelelement sowie sicherheitselement, sicherheitspapier und wert-dokument mit einer solchen verbindung
US7172711B2 (en) * 2001-01-30 2007-02-06 Honeywell International, Inc. Interface materials and methods of production and use thereof
DE10232636A1 (de) * 2002-07-18 2004-02-12 Delo Industrieklebstoffe Gmbh & Co. Kg Verfahren und Klebstoff zur Flip-Chip-Kontaktierung
DE10249855A1 (de) * 2002-10-25 2004-05-13 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Werkstoff zum Zuführen von Strom auf Halbleiter-Bauelemente und Verfahren zum Herstellen eines solchen
DE10249855B4 (de) * 2002-10-25 2005-12-15 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Werkstoff zum Zuführen von Strom auf Halbleiter-Bauelemente und Verfahren zum Herstellen eines solchen
DE10336171B3 (de) * 2003-08-07 2005-02-10 Technische Universität Braunschweig Carolo-Wilhelmina Multichip-Schaltungsmodul und Verfahren zur Herstellung hierzu
US7358604B2 (en) 2003-08-07 2008-04-15 Technische Universitat Braunschweig Carolo-Wilhelmina Multichip circuit module and method for the production thereof
US7916493B2 (en) 2005-09-30 2011-03-29 Infineon Technologies Ag Power semiconductor module
US8148253B2 (en) 2005-11-25 2012-04-03 Panasonic Corporation Electronic component soldering structure and electronic component soldering method
WO2007061125A1 (en) * 2005-11-25 2007-05-31 Matsushita Electric Industrial Co., Ltd. Electronic component soldering structure and electronic component soldering method

Also Published As

Publication number Publication date
TW360964B (en) 1999-06-11
WO1998014995A1 (de) 1998-04-09

Similar Documents

Publication Publication Date Title
DE69018846T2 (de) Keramische Packung vom Halbleiteranordnungstyp und Verfahren zum Zusammensetzen derselben.
DE10163799B4 (de) Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates
DE19640192A1 (de) Verfahren zur Flip-Chip-Montage
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
DE69737375T2 (de) Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens
US6764938B2 (en) Integrated electronic device having flip-chip connection with circuit board and fabrication method thereof
US6311888B1 (en) Resin film and a method for connecting electronic parts by the use thereof
DE69621983T2 (de) Struktur und Verfahren zur Montage eines Halbleiterchips
DE69625233T2 (de) Einrichtung vom flipchiptyp
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
US5783465A (en) Compliant bump technology
US5553769A (en) Interconnection of a carrier substrate and a semiconductor device
US6046074A (en) Hermetic thin film metallized sealband for SCM and MCM-D modules
DE69834702T2 (de) Packung für eine Halbleiteranordnung, Verfahren zu ihrer Herstellung und Leiterplatte dafür
DE69818185T2 (de) Halbleiterverpackung und deren Herstellungsmethode
DE69832324T2 (de) Herstellungsverfahren für einen Halbleiter
DE60126157T2 (de) Zusammensetzungen; verfahren und vorrichtungen für bleifreies hochtemperaturlötmittel
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
US20050218517A1 (en) Semiconductor flip-chip package and method for the fabrication thereof
DE112006003181T5 (de) Verfahren zum Bonden zwischen elektrischen Bauelementen unter Verwendung von Ultraschallschwingung
DE10393441T5 (de) Verfahren zum Beibehalten der Lötmitteldicke bei Flip-Chip-Befestigungspackaging-Verfahren
DE112018001053T5 (de) Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit
DE102018104279A1 (de) Elektronische Vorrichtung
JPH11150135A (ja) 熱伝導性が良好な導電性ペースト及び電子部品
US6605491B1 (en) Method for bonding IC chips to substrates with non-conductive adhesive

Legal Events

Date Code Title Description
8120 Willingness to grant licenses paragraph 23
8141 Disposal/no request for examination