DE102005062344B4 - Halbleiterbauteil für Hochfrequenzanwendungen und Verfahren zur Herstellung eines derartigen Halbleiterbauteils - Google Patents

Halbleiterbauteil für Hochfrequenzanwendungen und Verfahren zur Herstellung eines derartigen Halbleiterbauteils Download PDF

Info

Publication number
DE102005062344B4
DE102005062344B4 DE102005062344A DE102005062344A DE102005062344B4 DE 102005062344 B4 DE102005062344 B4 DE 102005062344B4 DE 102005062344 A DE102005062344 A DE 102005062344A DE 102005062344 A DE102005062344 A DE 102005062344A DE 102005062344 B4 DE102005062344 B4 DE 102005062344B4
Authority
DE
Germany
Prior art keywords
chip
substrate
contact
semiconductor component
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102005062344A
Other languages
English (en)
Other versions
DE102005062344A1 (de
Inventor
Horst Dr.rer.nat./Dipl.-Phys. Theuss
Jochen Dipl.-Ing.(FH) Dangelmaier
Mario Dipl.-Ing. Engl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005062344A priority Critical patent/DE102005062344B4/de
Priority to US11/635,827 priority patent/US7838989B2/en
Publication of DE102005062344A1 publication Critical patent/DE102005062344A1/de
Application granted granted Critical
Publication of DE102005062344B4 publication Critical patent/DE102005062344B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

Halbleiterbauteil für Hochfrequenzanwendungen mit folgenden Merkmalen:
– zumindest ein Chip (3) mit einer Oberseite (11) und einer Rückseite (12) und mit Kontaktflächen (10) auf der Oberseite (11),
– ein Substrat (2), auf dem der Chip (3) derart aufgebracht ist, dass seine Rückseite (12) dem Substrat (2) zugewandt ist,
– Kontaktanschlüsse (4) mit Kontaktanschlussflächen (5) auf ihrer Oberseite, wobei die Kontaktanschlüsse (4) auf dem Substrat (2) aufgebracht sind,
– Bonddrähte (9), die die Kontaktflächen (10) des Chips (3) mit den Kontaktanschlussflächen (5) verbinden,
– wobei über einen ersten Satz von einer oder mehrerer Kontaktflächen (10) Signale mit hohen Frequenzen und über einen zweiten Satz einer oder mehrerer Kontaktflächen (10) Signale mit niedrigen Frequenzen geleitet werden, wobei die hohen Frequenzen mindestens 1,5 mal so groß wie die niedrigen Frequenzen sind,
dadurch gekennzeichnet, dass
der Chip (3) auf dem Substrat (2) zwischen den Kontaktanschlussflächen (5) so...

Description

  • Die Erfindung betrifft ein Halbleiterbauteil und ein Verfahren zur Herstellung eines Halbleiterbauteils. Bei Halbleiterbauteilen, die mit sehr hohen Frequenzen arbeiten, kommt es häufig wegen parasitärer Induktivitäten auf den Leitungen, die den im Halbleiterbauteil befindlichen Chip mit den Außenkontakten des Halbleiterbauteils verbinden, zu Signalstörungen.
  • Diese Induktivitäten können verringert werden, indem der in dem Halbleiterbauteil befindliche Chip mittels der Flip-Chip Technik angeschlossen wird. Beispielweise ist in ”Au/Sn-Flip-Chip-Bonding für 77 GHz-Radar-Frontend-Anwendung”, PLUS (Produktion von Leiterplatten und Systemen), Nr. 5/2005, Seiten 914–919 von M. Klein, M. Hutter und H. Oppermann ein 77-GHz-Chip für einen Abstandsradar in Automobilen gezeigt, beim dem die Flip-Chip-Kontakte mittels eines verbesserten Lötprozesses hergestellt werden. Bei einer solchen Flip-Chip-Montage wird aber in dem Chip erzeugte Wärme relativ schlecht abgeführt.
  • In ”A Compact Manufacturable 76–77 GHz Radar Module for Commercial ACC Applications”, IEEE Transactions an Microwave Theory and Techniques, Vol. 49, No. 1 von I. Gresham et al. wird dagegen ein Chip für einen 77-GHz Radar mit Bonddrähten montiert. Die parasitären Induktivitäten der Bonddrähte werden berechnet und bei der Dimensionierung der Anschlussleitungen des Moduls berücksichtigt. Eine solche Simulation und besonders die anschließende Dimensionierung sind aufwendig und müs sen von dem Hersteller jeder Baugruppe, die ein solches Halbleiterbauteil enthält, durchgeführt werden.
  • Die US 4 827 327 A zeigt eine Vorrichtung für eine integrierte Schaltung, bei der ein Verbindungsdraht für ein Hochgeschwindigkeitssignal eine kurze Länge hat. Die JP 60-010 651 A zeigt die Verschiebung eines Halbleiterchips von einer Mittellinie eines Bauteils. Die JP 2005-235 885 A zeigt eine Schaltungsanordnung bei der Schaltungselemente auf Flachleitern aufgebracht sind. Die US 6 646 339 B1 zeigt das Prinzip des Überziehens von Kontaktelementen mit einer galvanischen Schicht. Die US 2005/0 104 166 A1 zeigt einen Halbleiterchip mit einer Dicke zwischen 51 μm bis 200 μm.
  • Es ist daher Aufgabe der Erfindung, ein Halbleiterbauteil mit einem Chip für Hochfrequenzanwendungen anzugeben, bei dem auch die hochfrequenten Signale gut übertragen werden. Es ist weiterhin Aufgabe der Erfindung, ein Verfahren zum Herstellen eines derartigen Halbleiterbauteils anzugeben.
  • Diese Aufgabe wird durch den Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den jeweiligen Unteransprüchen.
  • Gemäß der Erfindung wird ein Halbleiterbauteil für Hochfrequenzanwendungen bereitgestellt, das mindestens einen Chip mit einer Oberseite und einer Rückseite aufweist. Auf der Oberseite enthält der Chip Kontaktflächen. Das Halbleiterbauteil weist weiterhin ein Substrat auf, auf dem der Chip so aufgebracht wird, dass die Rückseite des Chips dem Substrat zugewandt ist. Auf dem Substrat befinden sich Kontaktanschlüsse mit Kontaktanschlüssen auf ihrer Oberseite. Bonddrähte verbin den die Kontaktfläche des Chips mit den Kontaktanschlussflächen. Die Kontaktflächen unterscheiden sich hinsichtlich der Frequenz der Signale, die über diese Kontaktflächen geleitet werden, sodass über einige Kontaktflächen Signale mit hohen Frequenzen und über andere Kontaktflächen Signale mit niedrigeren Frequenzen geleitet werden.
  • Der Chip wird auf dem Substrat zwischen den Kontaktanschlussflächen so angeordnet, dass er gegenüber der Mitte der Gesamtheit der Kontaktaußenfläche verschoben ist. Der Chip befindet sich somit näher an einem ersten Satz von Kontaktanschlussflächen als an einem zweiten Satz von Kontaktanschlussflächen.
  • Über Kontaktanschlussflächen des ersten Satzes werden Signale mit hohen Frequenzen geleitet, während über Kontaktanschlussflächen der zweiten Gruppe Signale mit niedrigen Frequenzen geleitet werden. Die hohen Frequenzen sind dabei mindestens eineinhalbmal so groß wie die niedrigen Frequenzen. Entsprechend zu den Kontaktanschlussflächen gibt es auch einen ersten Satz von Kontaktflächen und einen zweiten Satz von Kontaktflächen, die sich hinsichtlich der Frequenzen, die über die Kontaktflächen geleitet werden, unterscheiden. Ein Satz kann auch aus nur einer einzigen Kontaktanschlussfläche bzw. Kontaktfläche bestehen. Die Bonddrähte für diejenigen Kontaktflächen, über die Signale mit hohen Frequenzen geleitet werden, sind dabei kürzer als die Bonddrähte für diejenigen Kontaktflächen, über die Signale mit niedrigen Frequenzen geleitet werden. Dadurch sind die Induktivitäten für die Bonddrähte mit hohen Frequenzen geringer als die Induktivitäten für Signale mit niedrigen Frequenzen. Bei Signalen mit niedrigen Frequenzen ist die Induktivität in der Regel nicht so kritisch, da die induktiven Störungen mit fallender Frequenz abnehmen.
  • Hochfrequenzbauteile, wie z. B. ein 77 GHz-VCO werden mit Signalen betrieben, bzw. treiben Signale mit unterschiedlichen Frequenzen zwischen 2,4 GHz und 77 GHz. Die Signale mit den relativ geringen Frequenzen von 2,4 GHz werden über die langen Bonddrähte geführt, während die Länge der Bonddrähte für die hohen Frequenzen von 77 GHz durch die Verschiebung des Chips aus einer mittigen Lage verkürzt wird.
  • Falls auf dem Substrat ein Diepad aufgebracht ist und auf diesem Diepad der Chip liegt, kann die Rückseite des Chips bspw. mit dem Massepotenzial, auch Ground-Potenzial genannt, verbunden werden. Dieses Diepad, auch Chipinsel genannt, ist in diesem Falle aus Metall, um eine elektrische Verbindung mit der Rückseite des Chips herstellen zu können.
  • Vorzugsweise ist das Diepad dabei nicht höher als 60 μm, damit eine gute Wärmeabfuhr von dem Chip zu den Substraten möglich wird.
  • In einer Ausführungsform der Erfindung ist die Kontaktanschlussfläche höher als die Höhe des Diepads. Dazu müssen das Diepad und der Kontaktanschluss zwar mit zwei verschiedenen Prozessschritten durchgeführt werden, allerdings ergibt sich auch eine kürzere Bonddrahtlänge zwischen der Kontaktfläche und der Kontaktanschlussfläche. Vorzugsweise wird die Höhe der Kontaktanschlussfläche so gewählt, dass sie sich auf der gleichen Höhe wie die Kontaktfläche des Chips befindet. Dadurch wird zusätzlich die Bonddrahtlänge verkürzt.
  • Der Chip kann erfindungsgemäß so verschoben werden, dass er mit einer Seite bündig mit der Seitenkante des unter ihm liegenden Diepads abschließt. Bei der Montage kann so die Seitenkante des Diepads vorteilhafterweise zum Justieren des Chips verwendet werden. Damit sind Abstände zwischen dem Chip und den Kontaktanschlussflächen möglich, die kleiner als 200 μm sind. Durch seitliches Überstehen des Chips über eine Seitenkante des Diepads kann dieser Abstand auf Werte, die kleiner als 50 μm sind, verringert werden.
  • Liegt der Chip direkt auf dem Substrat auf, kann einerseits die Höhe des Halbleiterbauteils verringert werden. Andererseits ist es möglich, eine verbesserte Wärmeabfuhr von dem Chip direkt auf das Substrat zu gewährleisten. Diese Wärmeleitung ist besonders gut, falls das Substrat mindestens auf seiner Oberseite eine Kupferplatte aufweist, auf die der Chip mit seiner Rückseite gelötet ist.
  • Vorzugsweise sind die Kontaktanschlüsse auf ihrer Oberseite mit einer galvanisch abgeschiedenen Schicht überzogen.
  • Je höher der Unterschied zwischen den hohen und niedrigen Frequenzen ist, um so mehr zeigt die Erfindung ihre Vorteile. Sie zeigt somit ihre Vorteile besonders, wenn die hohen Frequenzen mindestens 2,5 mal größer als die niedrigen Frequenzen sind, und noch mehr, wenn dieser Faktor 3,5 beträgt. Falls die hohen Frequenzen im Gigahertzbereich sind, sind die induktiven Störungen besonders kritisch und es empfiehlt sich insbesondere, den Chip erfindungsgemäß anzuordnen.
  • Besonders eignet sich das erfindungsgemäße Halbleiterbauteil für einen 77-GHz-Oszillator eines Radar, wie er z. B. in einem Automobil eingebaut wird. Bei einem solchen Bauteil sind mögliche induktive Störungen und schlechte Wärmeabfuhr aufgrund der hohen Frequenz besonders kritisch. Ein solches Halbleiterbauteil weist ein P-TSLP-Gehäuse auf.
  • Erfindungsgemäß wird auch ein Verfahren zum Herstellen eines Halbleiterbauteils angegeben, bei dem zunächst ein Substrat mit Kontaktanschlüssen bereitgestellt wird. Diese Kontaktanschlüsse weisen Kontaktanschlussflächen auf ihrer Oberseite auf. Ein Chip mit Ober- und Rückseite sowie mit Kontaktflächen auf seiner Oberseite wird auf dem Substrat aufgebracht. Dabei liegt der Chip mit seiner Rückseite auf dem Substrat zwischen den Kontaktanschlussflächen so auf, dass der Chip gegenüber einer Mittellage bezüglich der Gesamtheit der Kontaktanschlussflächen verschoben ist. Die Bonddrähte für diejenigen Kontaktflächen, über die Signale mit einer hohen Frequenz geleitet werden, sind kürzer als die Bonddrähte für Kontaktflächen, über die Signale mit niedrigen Frequenzen geleitet werden. Die hohen Frequenzen sind dabei mindestens eineinhalbmal so groß wie die niedrigen Frequenzen. Durch die kurzen Bonddrähte ergeben sich geringere Induktivitäten und somit geringere induktive Störungen als auf den Signalen mit einer hohen Frequenz.
  • In einer Ausführungsform wird vor dem Aufbringen des Chips auf das Substrat ein Diepad aus Metall aufgebracht, auf dem wiederum der Chip gelegt wird. Über dieses Diepad können Masseverbindungen mit der Rückseite des Chips, aber auch mit Kontaktflächen auf der Oberseite des Chips, hergestellt werden.
  • In einer anderen Ausführungsform enthält das Substrat eine Oberseite aus Kupfer und der Chip wird direkt auf das Substrat gelötet. Durch das Weglassen des Diepads verringert sich die Gesamthöhe des Halbleiterbauteils, was eine kompaktere Bauform ermöglicht. Entsprechend ist es auch möglich, die Kontaktanschlüsse mit einer geringeren Höhe auszuführen. Auch die Kontaktanschlüsse liefern einen Beitrag zu den induktiven Störungen. Dieser Beitrag wird durch kürzere Kontaktanschlüsse verringert. Vorzugsweise wird der Chip vor dem Aufbringen auf dem Substrat bzw. dem Diepad dünn geschliffen, um eine geringere Chiphöhe zu erreichen. Ein Gehäuse von 100 bis 150 μm Höhe ist somit möglich.
  • In einer Ausführungsform wird der Chip so aufgebracht, dass er seitlich über eine Seitenkante des Diepads übersteht, wodurch zusätzlich die Länge des Bonddrahts, der ein hochfrequentes Signal überträgt, verringert werden kann.
  • Vorzugsweise befinden sich die Kontaktflächen auf der gleichen Höhe wie die Kontaktanschlussflächen. Dies dient ebenfalls zur Verkürzung der Bonddrahtlängen.
  • Die Erfindung ist in den Zeichnungen anhand eines Ausführungsbeispiels näher erläutert.
  • 1 zeigt ein Halbleiterbauteil für Hochfrequenzanwendungen in einer ersten Ausführungsform der Erfindung.
  • 2 zeigt ein herkömmliches Halbleiterbauteil im Querschnitt.
  • 3 zeigt ein Halbleiterbauteil in einer zweiten Ausführungsform der Erfindung im Querschnitt.
  • 4 zeigt ein Halbleiterbauteil in einer dritten Ausführungsform der Erfindung im Querschnitt.
  • 5 zeigt ein Halbleiterbauteil in einer vierten Ausführungsform im Querschnitt.
  • 6 zeigt im Querschnitt ein Halbleiterbauteil in einer fünften Ausführungsform.
  • 7 zeigt eine Variante der vierten Ausführungsform im Querschnitt.
  • 8 zeigt eine Variante der dritten Ausführungsform der Erfindung.
  • 9 zeigt eine weitere Variante der dritten Ausführungsform im Querschnitt.
  • 10 zeigt ein erfindungsgemäßes Halbleiterbauteil in der Draufsicht.
  • 11 zeigt einen Ausschnitt aus 10.
  • 12 zeigt in isometrischer Darstellung ein Modell eines Halbleiterbauteils, wie es für die Simulation verwendet wird.
  • 13 zeigt die Seitenansicht des Modells aus 12.
  • 14 zeigt die Draufsicht auf das Modell von 12.
  • 15 zeigt einen Ausschnitt aus dem Modell nach 12 in isometrischer Darstellung.
  • 16 und 17 zeigen die Seitenansicht, sowie die isometrische Darstellung eines Modells für ein herkömmliches Bauteil.
  • 17 und 18 zeigen in isometrischer Darstellung und in der Seitenansicht ein Modell für ein Halbleiterbauteil nach der zweiten Ausführungsform.
  • 19 und 20 zeigen in isometrischer Darstellung, bzw. in der Seitenansicht das Modell eines Halbleiterbauteils nach der dritten Ausführungsform.
  • 21 und 22 zeigen in isometrischer Darstellung, bzw. in der Seitenansicht ein Modell für ein Halbleiterbauteil nach der vierten Ausführungsform.
  • 23 bis 25 zeigen die Simulationsergebnisse für S-Parameter der Bonddrähte gemäß den Modellen nach 15 bis 22.
  • 26 und 27 sind die Smith-Diagramme für die in den 23 bis 25 gezeigten Messergebnisse.
  • 1 zeigt im Querschnitt schematisch ein Hochfrequenzhalbleiterbauelement nach einer ersten Ausführungsform der Erfindung. Ein Halbleiterbauteil 1 enthält ein Substrat 2, auf dem ein Chip 3 aufgebracht ist. Zusätzlich sind auf dem Substrat 2 Kontaktanschlüsse 4 mit Kontaktanschlussflächen 5 auf ihrer Oberseite angebracht. Der Chip 3 und die Kontaktanschlüsse 4 sind von einer Gehäusemasse 6, beispielsweise aus einem Harz, umgeben. Zur Verbindung der Kontaktanschlüsse mit Außenkontakten des Halbleiterbauteils 1 sind Durchkontakte 7 angebracht, die mit einer Verdrahtungsschicht 8 mit den Kontaktanschlüssen 4 elektrisch verbunden sind.
  • Auf der Oberseite 11 des Halbleiterchips 3 sind Außenkontakte 10 aufgebracht. Diese Außenkontakte 10 sind über Bonddrähte 9 mit den Kontaktanschlussflächen 5 verbunden. In dem hier gezeigten Ausführungsbeispiel liegt die Rückseite 12 des Chips 3 unmittelbar auf dem Substrat 2 auf und ist über eine Lotverbindung mit dem Substrat 2 verbunden.
  • Zur Verdeutlichung der Größenverhältnisse in dieser nicht maßstäblich gezeichneten Figur sind die Abstände zwischen den Seitenkanten 13 des Chips und den Außenkontakten 4 eingezeichnet. Auf der rechten Seite ist ein Abstand w1 eingezeichnet, der 200 μm beträgt. Der Abstand kann aber auch auf Werte zwischen 50 bis 150 μm gesenkt werden. Auf der linken Seite ist der Abstand w2 eingezeichnet, der in dem gewählten Beispiel 1 mm beträgt.
  • Durch die nichtsymmetrische Anordnung des Chips 3 wird ein kurzer Abstand zwischen der Kontaktfläche 10 auf der rechten Seite und der Kontaktanschlussfläche 5 auf der rechten Seite erreicht. Dadurch ist der Bonddraht 9 kurz, was die Eigeninduktivität des Bonddrahts 9 gegenüber einer symmetrischen Anordnung stark verringert.
  • Die Höhe des Kontaktanschlusses ist mit h bezeichnet. Sie beträgt im Standardfall 50 μm und maximal 75 μm. Durch das Vorsehen des Chips direkt auf dem Substrat kann ein dünnes Gehäuse mit einer Höhe von 100 μm bis 150 μm erzeugt werden. Dazu ist es vorteilhaft, den Chip auf 50 μm bis 60 μm dünn zu schleifen, um eine möglichst gleiche Höhe mit dem Kontaktanschluss zu erreichen.
  • 2 zeigt ein herkömmliches Halbleiterbauteil 1, bei dem der Chip 3 in der Mitte zwischen den rechten und den linken Kontaktanschlüssen 4 liegt. Elemente mit gleichen Funktionen wie in vorhergehenden Figuren werden mit den gleichen Bezugszeichen beschriftet und nicht extra erläutert. Im Gegensatz zur ersten Ausführungsform nach 1 befindet sich der Chip nicht direkt auf dem Substrat, sondern auf einem Diepad 15, das hier aus Metall ausgeführt ist. Dieses Diepad 15 liegt auf einem Substrat, das in 2 nicht gezeigt ist.
  • In 3 wird ein erfindungsgemäßes Halbleiterbauteil 1 nach einer zweiten Ausführungsform gezeigt. Dabei ist der Chip auf einem Diepad 15 so aufgebracht, dass der linke Seitenrand 13 bündig mit dem linken Seitenrand 17 des Diepads 15 ist. Die Bonddrähte 9 für die linken Kontaktanschlussflächen 5 sind somit wesentlich kürzer als die Bonddrähte 9 für die rechten Kontaktanschlussflächen 5.
  • Einer der Bonddrähte verbindet einen Kontaktanschluss 10 auf der rechten Seite des Chips 3 mit der Oberseite 16 des Diepads 15. Dies ist besonders geeignet für Ausführungsformen, bei denen das Diepad 15 aus Metall ist und auf einem leitenden Substrat 2 aus Kupfer aufgebracht ist. Somit kann ein Anschluss des Masse-Potenzials über das Substrat 2, und das Diepad 15 über den Bonddraht 9 zu einer Kontaktfläche 10 des Chips 3 geführt werden. Dieser Bonddraht 9 ist kurz, wodurch die Induktivität und der Widerstand gering gehalten werden. Besonders für die Masse-Verbindung ist eine möglichst störungsfreie Versorgung gewünscht, da eine Störung auf dem Masse-Potenzial des Chips 3 Einfluss auf alle Schaltungen des Chips 3 hat.
  • Ein Hochfrequenzhalbleiterbauteil 1 nach einer dritten Ausführungsform ist in 4 schematisch dargestellt. Hierbei ist der Chip 3 derart auf dem Diepad 15 aufgebracht, dass er über die linke Seite des Diepads 15 ragt. Die Seitenkante 13 des Chips 3 befindet sich weiter links als die linke Seitenkante des Diepads 15.
  • Das Diepad 15 ist niedriger als die Kontaktanschlüsse 4, sodass die Oberseite 11 des Chips 3 auf der gleichen Höhe wie die Kontaktanschlussflächen 5 liegt. Diese Höhe ist mit h bezeichnet. Diese kann gering gehalten werden, indem das Diepad 15 nur aus einer dünnen Metallschicht gefertigt wird und der Chip 3 vor dem Aufbringen auf dem Diepad dünn geschliffen wird. Durch die gleiche Höhe h der Kontaktflächen 10 und der Kontaktanschlussfläche 5 verringert sich die Länge der Bonddrähte 9 zusätzlich, was auch die induktiven Störungen durch die Bonddrähte 9 verringert.
  • Auch in dieser Ausführungsform, wie auch bei den anderen Ausführungsformen, die ein Diepad 15 aufweisen, kann das Diepad 15 direkt mit einer Kontaktfläche 10 des Chips 3 über einen Bonddraht 9 verbunden werden. Diese Option ist in 4 nicht gezeigt.
  • In 5 ist eine fünfte Ausführungsform der Erfindung gezeigt. Dabei steht der Chip 3 seitlich über das Diepad 15 über. Die linke Seitenkante 13 des Chips 3 befindet sich somit links von der linken Seitenkante 17 des Diepads 15.
  • 6 ist eine schematische Darstellung einer fünften Ausführungsform des erfindungsgemäßen Hochfrequenzhalbleiterbauteils. In dieser wird der Chip 3 direkt auf ein Substrat 2 aufgebracht. Dabei wird die Rückseite 12 direkt auf eine auf der Oberseite des Substrats 2 befindliche Kupferplatte 18 gelötet. Die Kupferplatte 18 dient auch zur Abfuhr von Wärme aus dem Chip 3. Der direkte Kontakt zwischen der Rückseite 12 und der Kupferplatte 18 bewirkt eine besonders gute Wärmeleitung. Durch das Fehlen des Diepads 15 verringert sich auch die Höhe, auf der sich Kontaktflächen 10 des Chips 3 befinden. In dieser Ausführungsform entspricht diese Höhe der Höhe der Kontaktanschlussflächen 5. Dies verringert, wie oben ausgeführt, zusätzlich die Länge der Bonddrähte 9.
  • In 7 werden die Abstände zwischen Kontaktanschlüssen 4 zu dem Chip 3 und dem Diepad 15 gemäß einer vierten Ausführungsform der Erfindung dargestellt. Der Abstand w1 zwischen dem Chip 3 und dem Kontaktanschluss 4 beträgt 50 μm, während der Abstand w3 zwischen dem Diepad 15 und dem Kontaktanschluss 4 minimal 150 μm beträgt. Durch das Überstehen des Chips 3 wird eine kurze Länge des rechten Bonddrahts 9 auf der rechten Seite erreicht. Die Wärmeabfuhr ist wegen der geringen Höhe des Diepads 15 gut. Allerdings müssen der Kontaktanschluss 4 und das Diepad 15 aufgrund ihrer unterschiedlichen Höhe mit unterschiedlichen Prozessschritten hergestellt werden, indem bspw. zwei Ätz-Prozessschritte hergestellt werden. Dazu müssen allerdings auch die entsprechenden phototechnischen Prozessschritte zweimal durchgeführt werden.
  • 8 zeigt die Abstände zwischen Chip 3, Diepad 15 und Kontaktanschluss 4 für ein Hochfrequenzbauteil 1 nach der dritten Ausführungsform. Der Abstand w1 beträgt wieder 50 μm, während der Abstand w3 200 μm beträgt. Hierbei können die Kontaktanschlüsse 4 mit den gleichen Prozessschritten wie das Diepad 15 hergestellt werden. Somit kann eine Standardmontage, bspw. eine TSLP-Montage, bei der allerdings der Chip versetzt wird, verwendet werden. Auch hier ergibt sich eine kurze Bonddrahtlänge. In dem gezeigten Beispiel nach 8 ist das Diepad 15 mit Ground verbunden. Somit liegt auch die Rückseite 12 des Chips 3 auf Ground, was für manche Anwendungen einen Vorteil hat. Zur Verbesserung der Ground-Versorgung des Chips 3 ist, wie in 3, ein Bonddraht 9 von dem Diepad 15 auf eine Kontaktfläche 10 des Chips 3 geführt.
  • In 9 ist diese Verbindung nicht mehr vorgesehen. Dadurch konnte das Diepad 15 kleiner ausgeführt werden, was die Größe des Gehäuses des Hochfrequenzbauteils 1 reduziert.
  • Der linke Kontaktanschluss 4 kann entweder so hoch wie das Diepad 15, wie in 7 gezeigt, oder so hoch wie der rechte Kontaktanschluss 4 ausgeführt werden. Die Abstände w1 und w2 sind genauso groß wie in dem Ausführungsbeispiel nach 8.
  • 10 zeigt ein Ausführungsbeispiel eines erfindungsgemäßen Hochfrequenzbauteils 1 in der Draufsicht. Dabei steht der Chip 3 rechts seitlich über die Seitenkante 17 des Diepads 15 über. Dadurch ergeben sich verschiedene Leitungslängen der Bonddrähte 9, die zwischen den Kontaktflächen 10 und den Kontaktanschlussflächen 5 verlaufen.
  • 11 zeigt ebenfalls in der Draufsicht eine Ausführungsform eines erfindungsgemäßen Hochfrequenzhalbleiterbauteils 1. Im Gegensatz zu dem Ausführungsbeispiel nach 10 ist auch einer der Bonddrähte 9 mit der Oberseite des Diepads 15 verbunden. In 11 ist zusätzlich die Frequenz derjenigen Signale, die über die entsprechenden Bonddrähte 9 geführt werden, angegeben. Die zwei mittleren Bonddrähte auf der rechten Seite führen Signale mit 77 GHz. An der unteren Seite werden Signale mit Frequenzen von 19 GHz über die Bonddrähte 9 geleitet. Auf der linken Seite befinden sich Bonddrähte 9, die im Vergleich zu den Bonddrähten 9 auf der rechten Seite lang sind. Auf der linken Seite werden Signale mit bspw. 2,4 GHz übertragen. Bei den angegebenen Frequenzen handelt es sich je weils um Frequenzen von Ausgangssignalen des Chips 3. Die beiden Kontaktflächen auf der rechten Seite gehören zu einem ersten Satz von Kontaktflächen, während die Signale im unteren Bereich und im linken Bereich zu einem zweiten Satz gehören. Die Frequenzen für den ersten Satz sind mehr als 3,5 mal größer als alle Frequenzen des zweiten Satzes. Bei der Berechnung des Faktors wird das Minimum der Frequenzen des ersten Satzes und das Maximum der Frequenzen des zweiten Satzes verwendet. Dabei werden die Bonddrähte für Versorgungsleitungen, beispielsweise Masseversorgungsleitungen, die eine Frequenz gleich oder nahe Null haben, nicht berücksichtigt.
  • Der Chip 3 kann auf dem Kupfer durch Kleben direkt angebracht werden, falls die Chiprückseite nicht metallisiert sein muss. Falls es eine Metallisierung der Chiprückseite gibt, kann der Chip 3 auch mit AuSn-Loten, eutektisch mit AuAs-Loten oder mit hochbleihaltigen Loten auf der Kupferplatte 18 befestigt werden. Um das Befestigen des Chips 3 zu vereinfachen, empfiehlt es sich, vor dem Kleben oder dem Löten die Rückseite 18 des Chips 3 mit einer Metallschicht zu beschichten.
  • Um die Tauglichkeit der Hochfrequenzbauteile zu beurteilen, wurden die Streuparamter der Bonddrähte 9 anhand von einem herkömmlichen und drei Ausführungsformen eines erfindungsgemäßen Hochfrequenzbauteils simuliert. Es handelt sich jeweils um Bauteile mit TSPL 24-Gehäusen, bei denen die Kontaktanschlüsse 4 und das Diepad 15 jeweils 50 μm hoch sind.
  • Zur Ermittlung der Abmessungen der Bonddrähte wurde ein zeichnerisches Modell erstellt, anhand dessen die Abmessungen berechnet wurden. Das allgemeine Modell ist in 12 in isometrischer Ansicht, in 13 in der Seitenansicht und in
  • 14 in der Draufsicht gezeigt. In 13 sind zusätzlich zu den bekannten Elementen des Halbleiterbauteils Kupferstifte 19 eingezeichnet, die in dem Substrat 2 für eine Wärmeabfuhr sorgen.
  • Abweichungen von dem allgemeinen Modell sind in den darauf folgenden 15 bis 22 zu sehen. In 15 und in 16 sind Ausschnitte aus einem Standardhochfrequenzbauteil mit einem TSLP-24-Gehäuse gezeigt, wobei die Höhe h des Kontaktanschlusses 4 und des Diepads 15 50 μm beträgt.
  • 17 zeigt eine isometrische Darstellung eines Ausschnitts eines Hochfrequenzhalbleiterbauteils 1 nach der zweiten Ausführungsform. Dabei ist der Seitenrand 13 des Chips 3 bündig mit der Seitenkante 17 des Diepads 15.
  • 18 zeigt das Hochfrequenzbauteil 1 aus 17 im Querschnitt.
  • In 19 wird ein Hochfrequenzbauteil 1 nach der dritten Ausführungsform in isometrischer Darstellung gezeigt. Dabei ragt der Chip 3 über die Seitenkante 17 des Diepads 15 hinaus.
  • 20 ist die entsprechende Querschnittsdarstellung des in 19 gezeigten Hochfrequenzhalbleiterbauteils 1.
  • Ein Hochfrequenzhalbleiterbauteil nach der vierten Ausführungsform ist in 21 in isometrischer Darstellung gezeigt. Dabei befinden sich die Kontaktflächen 10 und Kontaktanschlussflächen 5 auf der gleichen Höhe. Die Höhe des Diepads beträgt 10 μm, während die Kontaktanschlüsse 4 100 μm hoch sind.
  • Die zu 21 entsprechende Darstellung im Querschnitt zeigt 22.
  • In dem Diagramm von 23 ist der Betrag des simulierten Streuparameters für die Reflexion, S11, in dB über der Frequenz in GHz aufgetragen. Die vier Kurven entsprechen in der Variante 1 dem Hochfrequenzhalbleiterbauteil nach 15 und 16, in der Variante 2 dem Hochfrequenzhalbleiterbauteil nach den 17 und 18, in der Variante 3 dem Hochfrequenzbauteil nach den 19 und 20 und in der Variante 4 dem Hochfrequenzbauteil nach den 21 und 22. Der Bonddraht 9 ist in der Variante 1 einen 1 mm und in der Variante 2 300 μm lang.
  • Bei niedrigen Frequenzen ist der Streuparameter S11 sehr gering und steigt bei höheren Frequenzen an. Für die Variante 1 werden dabei Werte von maximal etwa –4 dB bei etwa 35 GHz ermittelt, während für die Varianten 2 bis 4 der Wert bis zu einer Frequenz von 50 GHz kleiner als etwa –6 dB bleibt. Dabei ergeben sich für alle Frequenzen die geringsten Werte von S11, und somit die kleinste rücklaufende Welle bei reflexionsfreiem Abschluss, für die Variante 4, gefolgt von der Variante 3 und der Variante 2.
  • 24 zeigt den Betrag des Streuparameters S21, der bei der gleichen Simulation wie die Ergebnisse aus 23 ermittelt wurde. S21 ist ebenfalls für die vier Varianten über der Frequenz aufgetragen. S21 ist bei der Frequenz 0 GHz für alle Varianten 0 dB = 1, d. h. es liegt eine optimale Transmission vor. Bei höheren Frequenzen sinken die Werte für die Transmission S21 je nach Variante auf Werte zwischen –2,3 bis –3,6 bei 50 GHz. Dabei ist zu erkennen, dass die Variante bei Frequenzen bis zu etwa 47 GHz schlechtere Werte für S21 zeigt. Bei höheren Frequenzen zeigt die Variante 1 allerdings bessere Transmissionseigenschaften.
  • 25 zeigt den Phasengang des Streuparameters S21, dessen Betrag in 24 aufgezeigt ist. Die Phase sinkt bei der Variante 1 von 0° bei 0 GHz auf etwa –200° ab, wobei die Werte kleiner als –180° in dem Diagramm im Winkelbereich der Werte kleiner als 180° gezeigt sind.
  • Für die Varianten 2, 3 und 4 verläuft die Phase von 0° annähernd linear bis zu Werten zwischen –125° bis 140°.
  • 26 zeigt den Streuparameter für die Reflexion S11 in einem Smith-Diagramm, während in 27 der Streuparameter für die Transmission S21 im Smith-Diagramm gezeigt wird.
  • Es bleibt festzustellen, dass die erfindungsgemäßen Varianten 2, 3 und 4 bezüglich der Reflexion besonders bei hohen Frequenzen große Vorteile aufweisen, da die Reflexion geringer als beim herkömmlichen Bauteil nach der Variante 1 ist. Die beste Variante ist bezüglich der Reflexion die Variante 4, bei welcher der Chip 3 übersteht und die Kontaktflächen und Kontaktanschlussflächen sich auf gleicher Höhe befinden.
    • 1
    Hochfrequenzbauteil
    2
    Substrat
    3
    Chip
    4
    Kontaktanschluss
    5
    Kontaktanschlussflächen
    6
    Gehäusemassen
    7
    Durchkontakt
    8
    Verdrahtungsschicht
    9
    Bonddraht
    10
    Außenkontakt
    11
    Oberseite
    12
    Rückseite
    13
    Seitenrand
    15
    Diepad
    16
    Oberseite
    17
    Seitenkante
    18
    Kupferplatte

Claims (24)

  1. Halbleiterbauteil für Hochfrequenzanwendungen mit folgenden Merkmalen: – zumindest ein Chip (3) mit einer Oberseite (11) und einer Rückseite (12) und mit Kontaktflächen (10) auf der Oberseite (11), – ein Substrat (2), auf dem der Chip (3) derart aufgebracht ist, dass seine Rückseite (12) dem Substrat (2) zugewandt ist, – Kontaktanschlüsse (4) mit Kontaktanschlussflächen (5) auf ihrer Oberseite, wobei die Kontaktanschlüsse (4) auf dem Substrat (2) aufgebracht sind, – Bonddrähte (9), die die Kontaktflächen (10) des Chips (3) mit den Kontaktanschlussflächen (5) verbinden, – wobei über einen ersten Satz von einer oder mehrerer Kontaktflächen (10) Signale mit hohen Frequenzen und über einen zweiten Satz einer oder mehrerer Kontaktflächen (10) Signale mit niedrigen Frequenzen geleitet werden, wobei die hohen Frequenzen mindestens 1,5 mal so groß wie die niedrigen Frequenzen sind, dadurch gekennzeichnet, dass der Chip (3) auf dem Substrat (2) zwischen den Kontaktanschlussflächen (5) so angeordnet ist, dass der Chip (3) gegenüber einer mittigen Lage bezüglich der Gesamtheit der Kontaktanschlussflächen (5) so verschoben ist, dass der Chip (3) näher an einem Satz von Kontaktanschlussflächen (5) für Signale mit den höheren Frequenzen als an einem Satz von Kontaktanschlussflächen (5) für Signale mit den niedrigeren Frequenzen liegt und dass die Bonddrähte (9) für die Kontaktflächen (10) des ersten Satzes kürzer sind als Bonddrähte (9) für die Kontaktflächen (10) des zweiten Satzes.
  2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass auf dem Substrat (2) ein Diepad (15) aufgebracht ist, auf dem der Chip (3) liegt.
  3. Halbleiterbauteil nach Anspruch 2, dadurch gekennzeichnet, dass das Diepad (15) nicht höher als 60 μm ist.
  4. Halbleiterbauteil nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die Kontaktanschlussflächen (5) höher als die Höhe des Diepads (15) sind.
  5. Halbleiterbauteil nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Kontaktanschlussflächen (5) sich auf gleicher Höhe wie die Kontaktflächen (10) des Chips (3) befinden.
  6. Halbleiterbauteil nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, dass der Chip (3) mit einer Seite (13) bündig mit dem unter ihm liegenden Diepad (15) abschließt.
  7. Halbleiterbauteil nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, dass der Chip (3) über eine Seitenkante (17) des Diepads (15) übersteht.
  8. Halbleiterbauteil nach einem der Ansprüche 1 und 5, dadurch gekennzeichnet, dass der Chip (3) direkt auf dem Substrat (2) aufliegt.
  9. Halbleiterbauteil nach Anspruch 8, dadurch gekennzeichnet, dass das Substrat (2) zumindest auf seiner Oberseite (16) eine Kupferplatte (18) aufweist, auf der der Chip (3) aufgelötet ist.
  10. Halbleiterbauteil nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Kontaktanschlüsse (4) auf ihrer Oberseite mit einer galvanisch abgeschiedenen Schicht überzogen sind.
  11. Halbleiterbauteil nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die hohen Frequenzen mindestens 2,5 mal so groß wie die niedrigen Frequenzen sind.
  12. Halbleiterbauteil nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die hohen Frequenzen mindestens 3,5 mal so groß wie die niedrigen Frequenzen sind.
  13. Halbleiterbauteil nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass sich zumindest die hohen Frequenzen im Gigahertzbereich befinden.
  14. Halbleiterbauteil nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass die hohen Frequenzen höher als 70 GHz und die niedrigen Frequenzen kleiner oder gleich 20 GHz sind.
  15. Halbleiterbauteil nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass das Halbleiterbauteil einen 77-GHz-Oszillator für einen Radar enthält.
  16. Halbleiterbauteil nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass das Halbleiterbauteil ein P-TSLP-Gehäuse enthält.
  17. Halbleiterbauteil nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass der Abstand zwischen dem Chip (3) und zumindest einem der Kontaktanschlüsse (4) kleiner als 150 μm ist.
  18. Verfahren zum Herstellen eines Halbleiterbauteils für Hochfrequenzanwendungen, das die folgenden Schritte aufweist: – Bereitstellen eines Substrats (2) mit Kontaktanschlüssen (4), die Kontaktanschlussflächen (5) auf ihrer Oberseite aufweisen, – Bereitstellen eines Chips (3) mit Oberseite (11) und Rückseite (12) und mit Kontaktflächen (10) auf seiner Oberseite (11), – Aufbringen des Chips (3) auf dem Substrat (2) derart, dass der Chip (3) mit seiner Rückseite (12) auf dem Substrat (2) liegt, – Verbinden der Kontaktanschlussflächen (5) mit den Kontaktflächen (10) mittels Bonddrähten (9), dadurch gekennzeichnet, dass der Chip (3) zwischen den Kontaktanschlussflächen (5) auf dem Substrat (2) derart aufgebracht wird, dass der Chip (3) gegenüber einer Mittenlage bezüglich der Gesamtheit der Kontaktanschlussflächen (5) so verschoben ist, dass der Chip (3) näher an denjenigen Kontaktanschlussflächen (5), über die Signale mit hohen Frequenzen geleitet werden als an denjenigen Kontaktanschlussflächen (5), über die Signale mit niedrigen Frequenzen geleitet werden, liegt und dass die Bonddrähte (9) für diejenigen Kontaktflächen (10), über die Signale mit einer hohen Frequenz geleitet werden, kürzer als die Bonddrähte (9) für diejenigen Kontaktflächen (10), über die Signale mit niedrigen Frequenzen geleitet werden, sind, wobei die hohen Frequenzen mindestens 1,5 mal so groß wie die niedrigen Frequenzen sind.
  19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass auf dem Substrat (2) ein Diepad (15) aus Metall aufgebracht wird und dass auf dem Diepad (15) der Chip (3) aufgebracht wird.
  20. Verfahren nach einem der Ansprüche 18 bis 19, dadurch gekennzeichnet, dass das Substrat (2) zumindest an seiner Oberseite (16) aus Kupfer besteht und der Chip (3) direkt auf das Substrat (2) gelötet wird.
  21. Verfahren nach einem der Ansprüche 18 bis 20, dadurch gekennzeichnet, dass der Chip (3) vor dem Aufbringen an seiner Rückseite (12) dünn geschliffen wird.
  22. Verfahren nach einem der Ansprüche 18 bis 21, dadurch gekennzeichnet, dass der Chip (3) auf dem Substrat (2) derart aufgebracht wird, dass er seitlich über eine Seitenkante (17) des Diepads (15) übersteht.
  23. Verfahren nach einem der Ansprüche 18 bis 22, dadurch gekennzeichnet, dass der Chip (3) auf dem Substrat (2) derart aufgebracht wird, dass der Chip (3) mit einer Seite bündig mit dem Diepad (15) abschließt.
  24. Verfahren nach einem der Ansprüche 18 bis 23, dadurch gekennzeichnet, dass der Chip (3) derart aufgebracht wird, dass sich die Kontaktflächen (10) auf der gleichen Höhe wie die Kontaktanschlussflächen (5) befinden.
DE102005062344A 2005-12-23 2005-12-23 Halbleiterbauteil für Hochfrequenzanwendungen und Verfahren zur Herstellung eines derartigen Halbleiterbauteils Active DE102005062344B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005062344A DE102005062344B4 (de) 2005-12-23 2005-12-23 Halbleiterbauteil für Hochfrequenzanwendungen und Verfahren zur Herstellung eines derartigen Halbleiterbauteils
US11/635,827 US7838989B2 (en) 2005-12-23 2006-12-08 Semiconductor component and apparatus for production of a semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005062344A DE102005062344B4 (de) 2005-12-23 2005-12-23 Halbleiterbauteil für Hochfrequenzanwendungen und Verfahren zur Herstellung eines derartigen Halbleiterbauteils

Publications (2)

Publication Number Publication Date
DE102005062344A1 DE102005062344A1 (de) 2007-07-05
DE102005062344B4 true DE102005062344B4 (de) 2010-08-19

Family

ID=38135670

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005062344A Active DE102005062344B4 (de) 2005-12-23 2005-12-23 Halbleiterbauteil für Hochfrequenzanwendungen und Verfahren zur Herstellung eines derartigen Halbleiterbauteils

Country Status (2)

Country Link
US (1) US7838989B2 (de)
DE (1) DE102005062344B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115831935B (zh) * 2023-02-15 2023-05-23 甬矽电子(宁波)股份有限公司 芯片封装结构和芯片封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010651A (ja) * 1983-06-30 1985-01-19 Toshiba Corp 半導体装置
US4827327A (en) * 1985-04-13 1989-05-02 Fujitsu Limited Integrated circuit device having stacked conductive layers connecting circuit elements therethrough
US6646339B1 (en) * 1999-10-15 2003-11-11 Amkor Technology, Inc. Thin and heat radiant semiconductor package and method for manufacturing
US20050104166A1 (en) * 2003-11-17 2005-05-19 Sunji Ichikawa Semiconductor device and manufacturing method thereof
JP2005235885A (ja) * 2004-02-18 2005-09-02 Sanyo Electric Co Ltd 回路装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075759A (en) * 1989-07-21 1991-12-24 Motorola, Inc. Surface mounting semiconductor device and method
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US6507100B1 (en) * 2000-06-28 2003-01-14 Advanced Micro Devices, Inc. Cu-balanced substrate
TW511414B (en) * 2001-04-19 2002-11-21 Via Tech Inc Data processing system and method, and control chip, and printed circuit board thereof
US6828661B2 (en) * 2001-06-27 2004-12-07 Matsushita Electric Industrial Co., Ltd. Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same
DE10148042B4 (de) * 2001-09-28 2006-11-09 Infineon Technologies Ag Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
US7196415B2 (en) * 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
US7302756B2 (en) * 2003-06-30 2007-12-04 Intel Corporation Bond finger on via substrate, process of making same, package made thereby, and method of assembling same
DE10336171B3 (de) 2003-08-07 2005-02-10 Technische Universität Braunschweig Carolo-Wilhelmina Multichip-Schaltungsmodul und Verfahren zur Herstellung hierzu
US7038308B2 (en) * 2004-08-17 2006-05-02 Delphi Technologies, Inc. Multi-path bar bond connector for an integrated circuit assembly

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010651A (ja) * 1983-06-30 1985-01-19 Toshiba Corp 半導体装置
US4827327A (en) * 1985-04-13 1989-05-02 Fujitsu Limited Integrated circuit device having stacked conductive layers connecting circuit elements therethrough
US6646339B1 (en) * 1999-10-15 2003-11-11 Amkor Technology, Inc. Thin and heat radiant semiconductor package and method for manufacturing
US20050104166A1 (en) * 2003-11-17 2005-05-19 Sunji Ichikawa Semiconductor device and manufacturing method thereof
JP2005235885A (ja) * 2004-02-18 2005-09-02 Sanyo Electric Co Ltd 回路装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Gresham, I. [u.a.]: A Compact Manufacturable 76-77 GHz Radar Module for Commercial ACC Applications. In: IEEE Transactions on Microwave Theory and Techniques, Vol. 49, No. 1, S. 44-58 *
Klein, M. [u.a.]: "Au/Sn-Flip-Chip-Bonding für 77 GHz-Radar- Frontend-Anwendung". In: PLUS (Produktion von Leiterplatten und Systemen), Nr. 5, 2005, S. 914-919 *
Klein, M. [u.a.]: "Au/Sn-Flip-Chip-Bonding für 77 GHz-Radar- Frontend-Anwendung". In: PLUS (Produktion von Leiterplatten und Systemen), Nr. 5, 2005, S. 914-919 Gresham, I. [u.a.]: A Compact Manufacturable 76-77 GHz Radar Module for Commercial ACC Applications. In: IEEE Transactions on Microwave Theory and Techniques, Vol. 49, No. 1, S. 44-58

Also Published As

Publication number Publication date
DE102005062344A1 (de) 2007-07-05
US20070158860A1 (en) 2007-07-12
US7838989B2 (en) 2010-11-23

Similar Documents

Publication Publication Date Title
DE102008040900B4 (de) Gestapelte IC-Struktur und Verfahren zum Bilden einer gestapelten IC-Struktur
DE69935628T2 (de) Hybridmodul
DE102005002707B4 (de) Verfahren zur Herstellung elektrischer Verbindungen in einem Halbleiterbauteil mittels koaxialer Mikroverbindungselemente
DE102012200329B4 (de) Halbleiteranordnung mit einem Heatspreader und Verfahren zur Herstellung einer Halbleiteranordnung
DE69738340T2 (de) Verfahren zur Impedanzregelung einer Mikrowellenschaltungsvorrichtung
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE102006003137A1 (de) Elektronikpackung und Packungsverfahren
DE69737320T2 (de) Halbleitervorrichtung
DE102017218138B4 (de) Vorrichtung mit Substrat mit leitfähigen Säulen und Verfahren zur Herstellung der Vorrichtung
DE102019202715A1 (de) Folienbasiertes package mit distanzausgleich
DE102017207727B4 (de) Halbleiteranordnung
DE102013223500B4 (de) Hochfrequenzvorrichtung
DE102007032775A1 (de) Leistungsverstärker
DE102017218365A1 (de) Die-Kontaktstelle, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102005062344B4 (de) Halbleiterbauteil für Hochfrequenzanwendungen und Verfahren zur Herstellung eines derartigen Halbleiterbauteils
DE4338706A1 (de) Mehrschicht-Substrat
DE10163429B4 (de) HF-Schaltungschip und Herstellungsverfahren davon
DE102005011159B4 (de) Halbleiterbauteil mit oberflächenmontierbaren Außenkontaktflächen und Verfahren zur Herstellung desselben
DE102004037826A1 (de) Halbleitervorrichtung mit miteinander verbundenen Halbleiterbauelementen
DE102005019574B4 (de) Kontaktierungsanordnung für ein Halbleiterbauelement
DE102019113021A1 (de) Elektronikkomponente für ein Fahrzeug mit verbesserter elektrischer Kontaktierung eines Halbleiterbauelements sowie Herstellungsverfahren
DE4222785C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102007044046B4 (de) Verfahren zur internen Kontaktierung eines Leistungshalbleitermoduls
DE102014105594A1 (de) Elektronisches system
DE102019113821A1 (de) Anpassungsschaltung für Chip mit integriertem Schaltkreis

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition