JP4424020B2 - 半導体装置の実装構造および実装方法 - Google Patents

半導体装置の実装構造および実装方法 Download PDF

Info

Publication number
JP4424020B2
JP4424020B2 JP2004069930A JP2004069930A JP4424020B2 JP 4424020 B2 JP4424020 B2 JP 4424020B2 JP 2004069930 A JP2004069930 A JP 2004069930A JP 2004069930 A JP2004069930 A JP 2004069930A JP 4424020 B2 JP4424020 B2 JP 4424020B2
Authority
JP
Japan
Prior art keywords
connection pad
semiconductor device
solder
circuit board
solder ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004069930A
Other languages
English (en)
Other versions
JP2005167176A (ja
Inventor
富夫 松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2004069930A priority Critical patent/JP4424020B2/ja
Publication of JP2005167176A publication Critical patent/JP2005167176A/ja
Application granted granted Critical
Publication of JP4424020B2 publication Critical patent/JP4424020B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16112Disposition the bump connector being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

この発明は半導体装置の実装構造および実装方法に関する。
半導体装置には、一般的にCSP(chip size package)と呼ばれるもので、複数の接続パッドを有する半導体基板の下面に絶縁膜が設けられ、接続パッドの中央部に対応する部分における絶縁膜に開口部が設けられ、絶縁膜の下面に再配線が絶縁膜の開口部を介して接続パッドに接続されて設けられ、再配線の接続パッド部下面に柱状電極が設けられ、再配線を含む絶縁膜の下面に封止膜がその下面が柱状電極の下面と面一となるように設けられ、柱状電極の下面に半田ボールが設けられたものがある(例えば、特許文献1参照)。
特開2002−231854号公報
上記のような半導体装置を回路基板上に実装する場合、半田ボールを回路基板の上面に設けられた接続パッドにリフローにより接合している。ところで、図11に示すように、柱状電極10の下面に設けられた半田ボール12を回路基板13の上面に設けられた接続パッド14にリフローにより接合したところ、半田ボール12の外形がだれ、柱状電極10との接合面付近の半田ボール12の断面の直径が柱状電極10の直径よりもやや小さくなり、温度サイクル試験による寿命が短く、接合信頼性が低いということが分かった。なお、図11において、符号11は封止膜である。
そこで、この発明は、温度サイクル試験による寿命が長く、接合信頼性を高めることができる半導体装置の実装構造および実装方法を提供することを目的とする。
この発明は、上記目的を達成するため、外部接続用電極を有する半導体装置を、接続パッドを有する回路基板上に、前記外部接続用電極の表面に設けられた半田ボールを前記接続パッドに接合して、フェースダウン実装した半導体装置の実装構造において、前記回路基板上に、前記接続パッドの側縁から離間した位置に縁部を有する、前記接続パッドより大きな開口部が形成された絶縁膜が設けられ、前記絶縁膜の開口部内が前記半田ボールによって充填されており、前記半田ボールは、その断面の直径が、前記外部接続用電極の表面付近において、前記外部接続用電極の表面から離れるにしたがって漸次大きくなっていることを特徴とするものである。
この発明によれば、回路基板上の接続パッドに接合された半田ボールは、その断面の直径が、外部接続用電極の表面付近において、外部接続用電極の表面から離れるにしたがって漸次大きくなっているので、温度サイクル試験による寿命が長く、接合信頼性を高めることができる。
(第1実施形態)
図1はこの発明の第1実施形態としての半導体装置を回路基板上に実装した状態の断面図を示し、図2は図1に示す回路基板の一部の平面図を示し、図3は図2のIII−IIIに沿う部分に相当する断面図を示す。半導体装置1は、一般的にCSPと呼ばれるもので、シリコン等からなる半導体基板2を備えている。
半導体基板2の下面には所定の機能の集積回路(図示せず)が設けられ、下面周辺部にはアルミニウム系金属等からなる複数の接続パッド3が集積回路に接続されて設けられている。接続パッド3の中央部を除く半導体基板2の下面には酸化シリコン等からなる絶縁膜4が設けられ、接続パッド3の中央部は絶縁膜4に設けられた開口部5を介して露出されている。
絶縁膜4の下面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜6が設けられている。この場合、絶縁膜4の開口部5に対応する部分における保護膜6には開口部7が設けられている。保護膜6の下面には銅等からなる下地金属層8が設けられている。下地金属層8の下面全体には銅からなる再配線9が設けられている。下地金属層8を含む再配線9の一端部は、両開口部5、7を介して接続パッド3に接続されている。
再配線9の接続パッド部下面には銅からなる円柱形状(平面円形状)の柱状電極(外部接続用電極)10が設けられている。再配線9を含む保護膜6の下面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜11がその下面が柱状電極10の下面と面一となるように設けられている。柱状電極10の下面(表面)には半田ボール12が設けられている。
一方、回路基板13の上面には、図2にも示すように、平面円形状の接続パッド14を有する配線15が設けられている。この場合、接続パッド14の直径は柱状電極10の直径よりもある程度小さくなっている。回路基板13の上面には、接続パッド14の側縁から離間した位置に縁部を有する平面円形状の開口部17が形成されたソルダーレジスト層(絶縁膜)16が設けられている。
この場合、開口部17の断面形状は、ウェットエッチングにより形成される関係から、ほぼ逆台形形状となっている。そして、開口部17の底面の直径は接続パッド14の直径よりもある程度大きくなっている。したがって、接続パッド14に接続された配線15の接続パッド14の近傍における部分(以下、接続パッド近傍部15aという)は、開口部17を介して露出されている。ソルダーレジスト層16の厚さは、配線15を覆って保護する関係から、接続パッド14を含む配線15の厚さよりもある程度厚くなっている。
そして、半導体装置1は、半田ボール12が接続パッド14にリフローにより接合されていることにより、回路基板13上にフェースダウン方式により実装されている。この場合、ソルダーレジスト層16の開口部17内は半田ボール12によって完全に埋められている(充填されている)。したがって、開口部17内に設けられた、接続パッド14および配線15の接続パッド近傍部15aは半田ボール12によって完全に覆われている。
ここで、上記実装構造の寸法の一例を示すと、柱状電極10と接続パッド14との間隔(スタンドオフ)は100〜300μm、接続パッド14の側縁とソルダーレジスト層16の開口部17の縁部の距離は10〜80μm、柱状電極10の大きさは、半田ボール14との接合面において100〜360μm(スタンドオフと同一〜20%増し)、半田ボール14の大きさは、高さ方向のほぼ中央位置における断面の直径が130〜450μm(スタンドオフの30〜50%増し)である。
そして、図1および図3に示すように、半導体装置1の柱状電極10の表面に設けられた半田ボール12を回路基板13の接続パッド14上に搭載して、リフローにより接合したところ、半田ボール12の流動がソルダーレジスト層16の開口部17の内壁面によって阻止されるため、半田ボール12の外形がだれず、柱状電極10の表面付近における半田ボール12の断面の直径が柱状電極12の直径よりもやや大きくなり、温度サイクル試験による寿命が長くなり、接合信頼性を高めることができる。
次に、温度サイクル試験結果について説明する。本発明品1として、半田ボール12をSnPbにより形成し、封止膜11を印刷法により形成したものを用意し、本発明品2として、半田ボール12をSnPbにより形成し、封止膜11をモールド法により形成したものを用意し、本発明品3として、半田ボール12をSnAgCuにより形成し、封止膜11をモールド法により形成したものを用意し、比較品として、半田ボール12をSnPbにより形成し、封止膜11を印刷法により形成したものを用意した。リフロー条件は、半田ボール12をSnPbにより形成したものの場合、温度200℃、時間30秒とし、半田ボール12をSnAgCuにより形成したものの場合、温度240℃、時間30秒とした。
ここで、図3に示す場合と図11に示す場合とを比較すると、図11に示す場合には、柱状電極10の表面付近において、半田ボール12の断面の直径が柱状電極10の直径よりもやや小さくなっている、換言すれば、柱状電極10直下において半田ボールの外形にだれが生じているのに対し、図3に示す場合には、半田ボール12は、その断面の直径が、柱状電極10の表面付近において、柱状電極10の表面から離れるにしたがって漸次大きくなっており、その外形にだれが生じていない構造であることが確認できる。
図4は、半田ボール12の形状を定量的に確認するための、半田ボール高さ(μm)とふくらみ幅の平均値(μm)の関係を示す図である。同図において、ふくらみ幅の平均値X(μm)は、図3に図示された状態で、柱状電極10の表面からの距離H=10μmの高さ位置における半田ボール12の断面の直径の平均値Dx(μm)と、柱状電極10の表面位置における半田ボール12の断面の直径の平均値Do(μm)との差の1/2の値である。すなわち、X=(DoーDx)/2である。
ここで、図3では、実装状態における半田ボール12の外形は周囲方向に一様に膨らんでいるように図示しているが、実際には、柱状電極10と接続パッド14との間にやや位置ずれが生じる場合があり、実装状態における半田ボール12の外形は、周囲方向に一様に膨らんでいるわけではなく、方向によってふくらむ量が異なっており、半田ボール12の断面の直径DoおよびDxは、それぞれ、最大値と最小値の平均値である。
図4において、黒丸は本発明品1の場合であり、黒三角は本発明品2の場合であり、黒四角は本発明品3の場合である。図4から明らかなように、ふくらみ幅の平均値Xは、いずれの場合も、5μm以上であり、且つ、半田ボール高さが大きくなるほど、つまり、半田ボール12の直径が大きくなるほど、大きくなっている。
次に、本発明品1、2、3および比較品について、温度サイクル試験を行ない、ふくらみ幅の平均値Xと温度サイクル数との関係について調べたところ、図5に示す結果が得られた。図5において、黒丸は本発明品1の場合であり、黒三角は本発明品2の場合であり、黒四角は本発明品3の場合であり、白丸は比較品の場合である。この場合、白丸で示す比較品のふくらみ幅の平均値Xはほぼ0であった。
図5から明らかなように、白丸で示す比較品の場合には、温度サイクル数は1000弱である。これに対し、黒丸、黒三角、黒四角で示す本発明品1、2、3の場合には、いずれの場合も、ふくらみ幅の平均値Xが5μm以上、換言すれば、柱状電極10の表面からの距離H=10μmの高さ位置における半田ボール12の断面の直径Dx(μm)と柱状電極10の表面における半田ボール12の断面の直径Do(μm)との差が10μm以上であれば、温度サイクル数は2000弱以上で、白丸で示す比較品の約2倍以上であり、且つ、ふくらみ幅の平均値Xが大きくなるほど温度サイクル数も大きくなっている。したがって、本発明品1、2、3の場合には、比較品と比較して、温度サイクル試験による寿命が長くなり、接合信頼性を高めることができる。
ここで、本発明品について見ると、温度サイクル数は、黒四角で示す本発明品3の方が黒丸、黒三角で示す本発明品1、2よりも大きくなっている。黒四角で示す本発明品3は半田ボール12をSnAgCuによって形成したものであり、黒丸、黒三角で示す本発明品1、2は半田ボール12をSnPbによって形成したものであるので、半田ボール12はSnPbによって形成するよりもSnAgCuによって形成した方が好ましい。
次に、模式化した図6を参照して、半田ボール12の半径A、接続パッド14の厚さBおよび半径C、ソルダーレジスト層16の厚さD、開口部17の半径Eの相関関係について説明する。まず、ソルダーレジスト層16は接続パッド14を含む配線を覆うように形成されるため、D>Bである。また、開口部17の大きさは接続パッド14の大きさよりもある程度大きいため、E>Cである。そして、完全な球形状と仮定した半田ボール12が接続パッド14の上面中心点およびソルダーレジスト層16の開口部17の内壁面上端に接触する条件を満足するように開口部17の半径Eを設定すると、開口部17内は半田ボール12によって確実に埋められる。
ところで、図7は、図2のVII−VII線に沿う部分に相当する断面図を示す。まず、図2に示すように、配線15の接続パッド近傍部15aは開口部17を介して露出されているため、図3に示すように、接続パッド近傍部15aは半田ボール12によって完全に覆われ、且つ、図7に示すように、接続パッド近傍部15aの配線幅方向の両側における接続パッド14の縁部も半田ボール12によって完全に覆われている。
この結果、図7において、接続パッド14の左側の側縁とその左側における開口部17の縁部との間に介在される半田ボール12の一部(以下、介在半田層12aという)の水平方向の厚さが非常に薄くなってしまう。一例として、介在半田層12aの水平方向の厚さは10μm以下である。
一方、半田ボール12と配線15との間にバイアス電圧が印加されて電流が流れる場合、半田ボール12の各部の電流密度(単位面積当たりの電流)は半田ボール12の断面積に応じて変化し、且つ、電流は抵抗が小さい箇所、つまり、最短距離に流れやすい。この結果、半田ボール12の各部の電流密度は均一ではなく、特に、水平方向の厚さが非常に薄くなった部分である介在半田層12aでの電流密度が増大してしまう。
一例として、半田ボール12と配線15との間に5Vのバイアス電圧が印加されると、介在半田層12aでの電流密度が5×e3A/cm2程度となり、半田の電流密度の許容値3×e3A/cm2程度を大きく越えてしまい、ひいては、エレクトロマイグレーションが発生し、断線等の接続不良の発生の要因の一つとなってしまう。そこで、次に、エレクトロマイグレーションの発生を抑制することができるこの発明の第2実施形態について説明する。
(第2実施形態)
図8はこの発明の第2実施形態における回路基板の一部の平面図を示し、図9は図8のIX−IX線に沿う部分に相当する断面図を示し、図10は図8のX−X線に沿う部分に相当する断面図を示す。この第2実施形態において、上記第1実施形態の場合と異なる点は、回路基板13の上面に、接続パッド14の側縁および配線15の接続パッド近傍部15aの配線幅方向の両側縁から離間した位置に縁部を有する開口部17が形成されたソルダーレジスト層16を設けた点である。この場合も、ソルダーレジスト層16の開口部17内は半田ボール12によって完全に埋められている。
この第2実施形態では、図8および図9に示すように、配線15の接続パッド近傍部15aはソルダーレジスト層16によって覆われているため、図8および図10に示すように、接続パッド近傍部15aの配線幅方向の両側における接続パッド14の縁部もソルダーレジスト層16によって覆われている。この結果、図10において、接続パッド14の左側の側縁の左側には半田ボール12が存在せず、すなわち、図8に示すような介在半田層12aが存在せず、電流密度が増大する領域を少なくすることができる。
一例として、配線15の接続パッド近傍部15aの配線幅方向の片側で100μm(両側で200μm)の領域をソルダーレジスト層16で覆った場合には、半田ボール12と配線15との間に5Vのバイアス電圧が印加されると、図10において接続パッド14の左側の側縁の近傍における半田ボール12での電流密度が2×e3A/cm2程度以下となり、半田の電流密度の許容値3×e3A/cm2程度以下となり、エレクトロマイグレーションの発生が抑制され、断線等の接続不良の発生が抑制され、接続信頼性を向上することができる。
この発明の第1実施形態としての半導体装置を回路基板上に実装した状態の 断面図。 図1に示す回路基板の一部の平面図。 図2のIII−III線に沿う部分に相当する断面図。 半田ボール高さと半田ボールのふくらみ幅の平均値Xとの関係を示す図。 半田ボールのふくらみ幅の平均値Xと温度サイクル数との関係を示す図。 半田ボールの半径A、接続パッドの厚さBおよび半径C、絶縁膜の厚さD、 開口部の半径Eの相関関係を説明するために示す模式化した図。 図2のVII−VII線に沿う部分に相当する断面図。 この発明の第2実施形態における回路基板の一部の平面図。 図8のIX−IX線に沿う部分に相当する断面図。 図8のX−X線に沿う部分に相当する断面図。 ソルダーレジスト層を有しない場合の半田ボールの接続パッドに対する接 合状態を説明するために示す図同様の断面図。
符号の説明
1 半導体装置
2 半導体基板
3 接続パッド
9 再配線
10 柱状電極
11 封止膜
12 半田ボール
13 回路基板
14 接続パッド
15 配線
16 ソルダーレジスト層
17 開口部

Claims (6)

  1. 外部接続用電極を有する半導体装置を接続パッドを有する回路基板上に、前記外部接続用電極の表面に設けられた半田ボールを前記接続パッドに接合して、フェースダウン実装した半導体装置の実装構造において、前記回路基板上に、前記接続パッドの側縁から離間した位置に縁部を有する、前記接続パッドより大きな開口部が形成された絶縁膜が設けられ、前記絶縁膜の開口部内が前記半田ボールによって充填されており、前記半田ボールは、その断面の直径が、前記外部接続用電極の表面付近において、前記外部接続用電極の表面から離れるにしたがって漸次大きくなっていることを特徴とする半導体装置の実装構造。
  2. 請求項1に記載の発明において、前記回路基板上に、前記接続パッドの側縁および前記接続パッドに接続された配線の前記接続パッドの近傍における部分の配線幅方向の両側縁から離間した位置に縁部を有する開口部が形成された絶縁膜が設けられ、前記絶縁膜の開口部内が前記半田ボールによって充填されていることを特徴とする半導体装置の実装構造。
  3. 請求項に記載の発明において、前記絶縁膜はソルダーレジストからなることを特徴とする半導体装置の実装構造。
  4. 請求項に記載の発明において、前記接続パッドは平面円形状であることを特徴とする半導体装置の実装構造。
  5. 外部接続用電極を有する半導体装置を接続パッドを有する回路基板上に、前記外部接続用電極の表面に設けられた半田ボールを前記接続パッドに接合して、フェースダウン実装した半導体装置の実装方法において、前記回路基板上に、前記接続パッドの側縁から離間した位置に縁部を有する、前記接続パッドより大きな開口部を有するソルダーレジスト層を形成し、前記半導体装置の外部接続用電極の表面に設けられた半田ボールを前記回路基板の接続パッド上に搭載して、リフローにより前記半田ボールを前記接続パッドに接合し、前記半田ボールによって前記ソルダーレジスト層の開口部内を埋めることを特徴とする半導体装置の実装方法。
  6. 請求項に記載の発明において、前記ソルダーレジスト層を、前記回路基板上に、前記接続パッドの側縁および前記接続パッドに接続された配線の前記接続パッドの近傍における部分の配線幅方向の両側縁から離間した位置に縁部を有する開口部を有するように形成することを特徴とする半導体装置の実装方法。
JP2004069930A 2003-11-10 2004-03-12 半導体装置の実装構造および実装方法 Expired - Fee Related JP4424020B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004069930A JP4424020B2 (ja) 2003-11-10 2004-03-12 半導体装置の実装構造および実装方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003379548 2003-11-10
JP2004069930A JP4424020B2 (ja) 2003-11-10 2004-03-12 半導体装置の実装構造および実装方法

Publications (2)

Publication Number Publication Date
JP2005167176A JP2005167176A (ja) 2005-06-23
JP4424020B2 true JP4424020B2 (ja) 2010-03-03

Family

ID=34741566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004069930A Expired - Fee Related JP4424020B2 (ja) 2003-11-10 2004-03-12 半導体装置の実装構造および実装方法

Country Status (1)

Country Link
JP (1) JP4424020B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743233B1 (ko) 2005-07-18 2007-07-27 엘지전자 주식회사 인쇄회로기판의 패드 및 그 제조방법
KR101370245B1 (ko) 2006-05-23 2014-03-05 린텍 가부시키가이샤 점접착제 조성물, 점접착 시트 및 반도체장치의 제조방법
KR20080047990A (ko) 2006-11-27 2008-05-30 린텍 가부시키가이샤 점접착제 조성물, 점접착 시트 및 반도체 장치의 제조방법
KR101208028B1 (ko) * 2009-06-22 2012-12-04 한국전자통신연구원 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지
JP2011066040A (ja) * 2009-09-15 2011-03-31 Casio Computer Co Ltd 半導体装置の実装構造
JP6036513B2 (ja) * 2013-04-19 2016-11-30 株式会社デンソー 車両用電子機器

Also Published As

Publication number Publication date
JP2005167176A (ja) 2005-06-23

Similar Documents

Publication Publication Date Title
JP4535969B2 (ja) 半導体装置
US7078822B2 (en) Microelectronic device interconnects
US7170170B2 (en) Bump for semiconductor package, semiconductor package applying the bump, and method for fabricating the semiconductor package
US10600709B2 (en) Bump-on-trace packaging structure and method for forming the same
JP5537341B2 (ja) 半導体装置
JP4686300B2 (ja) デバイス支持構造体及びこれの製造方法
US6448504B1 (en) Printed circuit board and semiconductor package using the same
US20020011657A1 (en) Semiconductor device, an interposer for the semiconductor device, and a method of manufacturing the same
JP2001332653A (ja) 半導体装置
US8592968B2 (en) Semiconductor device, semiconductor package, interposer, semiconductor device manufacturing method and interposer manufacturing method
JP4562579B2 (ja) 半導体装置
US20070176294A1 (en) Thorough wiring board and method of manufacturing the same
JP4424020B2 (ja) 半導体装置の実装構造および実装方法
JP2007005452A (ja) 半導体装置
JP4171492B2 (ja) 半導体装置およびその製造方法
JP5437553B2 (ja) 半導体素子及び半導体装置
JP4726221B2 (ja) 半導体装置及びその製造方法
KR20130126171A (ko) 범프 구조물 및 이의 형성 방법
US20070166881A1 (en) Package structure and method for manufacturing the same
TWI769948B (zh) 層疊型半導體裝置
KR100713912B1 (ko) 웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법
JP5778557B2 (ja) 半導体装置の製造方法、半導体装置、及び半導体素子
JP2004128290A (ja) 半導体装置
TWI447821B (zh) 安裝基板及電子裝置
JP2000031189A (ja) 球状半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060314

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070312

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131218

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees