JP4686300B2 - デバイス支持構造体及びこれの製造方法 - Google Patents

デバイス支持構造体及びこれの製造方法 Download PDF

Info

Publication number
JP4686300B2
JP4686300B2 JP2005238111A JP2005238111A JP4686300B2 JP 4686300 B2 JP4686300 B2 JP 4686300B2 JP 2005238111 A JP2005238111 A JP 2005238111A JP 2005238111 A JP2005238111 A JP 2005238111A JP 4686300 B2 JP4686300 B2 JP 4686300B2
Authority
JP
Japan
Prior art keywords
lead
free solder
support
connector
compressible film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005238111A
Other languages
English (en)
Other versions
JP2006059814A (ja
JP2006059814A5 (ja
Inventor
ウィリアム・イー・ベルニエ
ティエン・イェン・チェン
マリー・エス・コール
デビッド・イー・アイヒシュタット
ムクタ・ジー・ファルーク
ジョン・エイ・フィッツシモンズ
ルイス・エス・ゴールドマン
ジョン・ユー・ニッカーボッカー
ターシャ・イー・ロペス
デビッド・ジェイ・ウェルシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2006059814A publication Critical patent/JP2006059814A/ja
Publication of JP2006059814A5 publication Critical patent/JP2006059814A5/ja
Application granted granted Critical
Publication of JP4686300B2 publication Critical patent/JP4686300B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13566—Both on and outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H01R43/02—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for soldered or welded connections
    • H01R43/0256—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for soldered or welded connections for soldering or welding connectors to a printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

本発明は、一般にデバイスと支持体との間のコネクタに関し、より具体的には、支持体のデバイスからの剥離を防ぐ圧縮性材料により囲まれたコネクタに関する。
集積回路チップのようなデバイスは、その集積回路チップへの配線接続を含む支持体に接続される場合が多い。集積回路チップは、導電性の鉛ハンダを用いて支持体に接続することができる。これらの鉛コネクタは、通常、支持体及び／又はチップ上においてボール状に形成される。一般に、支持体及びチップが加熱されてハンダが溶融し、その後、構造体が冷やされてハンダが凝固する。この処理は「リフロー」処理と言われ、鉛ハンダコネクタを支持体及びチップの両方に結合する。
多くの場合、絶縁性のアンダーフィル材が用いられ、デバイスと支持体との間の残りの空間を埋める。このアンダーフィルは、半導体デバイスとセラミック製又は有機性の支持体との熱膨張係数の違いから生ずる圧力をある程度吸収することによって、ハンダ相互接続部の耐疲労寿命を増大することを助ける。
鉛含有ハンダは何十年に亘り用いられ、それらの幅広い利用により高い歩留りと信頼性とを示しているが、世界的な立法化と環境に対する懸念とにより、無鉛ハンダの開発及び使用への関心が大幅に高まっている。こうした無鉛ハンダの１つが通称ＳＡＣと呼ばれるＳｎＡｇＣｕであり、鉛含有のハンダコネクタに代わるものと見なされている代表的合金の１つである。（種々の含有率のＡｇ及びＣｕを有するものが入手可能であるが、典型的には、Ａｇが３％から４％まで、及びＣｕが０．５％から１％までの範囲にある）ＳＡＣ合金が、比較的低い融点と、疲労に対する長寿命と、通常の無鉛ハンダとの互換性とを含む数多くの利点を有する。結論的には、ＳＡＣは、半導体デバイスとチップ支持体と間の無鉛相互接続のための有望な候補材料の１つである。
無鉛ハンダを用いる際の欠点の１つは、それらの主要成分が、リフロー時に比較的大きく（例えば３％）体積膨張する傾向にあることである。不都合なことには、無鉛ハンダの体積膨張は、アンダーフィルをハンダコネクタから剥離させ、ハンダが冷却して元の体積に戻ったときにアンダーフィルが継続してハンダを支えることを妨げることになる。結果として、リフロー時のこの大きな体積膨張は、幾つかの無鉛ハンダについて、アンダーフィルを必要とするセラミック製又は有機性の支持体に使用することを妨げるものとなる。
開示されているのは、無鉛コネクタをデバイス上に形成し、その無鉛コネクタを圧縮性フィルムで囲み、デバイスを支持体に接続し（すなわち、無鉛コネクタがデバイスを支持体に電気的に接続し）、支持体とデバイスとの間の隙間を絶縁性のアンダーフィルで埋めるデバイス支持構造体及びその形成方法である。
溶融するまで加熱し、次に冷却することよって、コネクタはリフローすることになる。ここで述べる実施形態の幾つかの特徴は、圧縮性フィルムが無鉛コネクタより高い融点を有すること、及び、圧縮性フィルムは、無鉛コネクタが溶融されたときに、アンダーフィルを損傷することなく、無鉛コネクタの膨張を吸収するだけの十分な圧縮性を有することである。また、無鉛コネクタを圧縮性フィルムにより囲む工程は、無鉛接続部の周りにその全体より小さい範囲で、支持体とデバイスとの間に圧縮性フィルムが配置されるようなパターンに、圧縮性フィルムを形成することができる。このパターンは、例えば、デバイスと支持体との間にチャネルを形成し、このチャネルをアンダーフィルで埋めるような構成とすることができ、或いは、このパターンは、圧縮性フィルムの斜めのストライプから構成することができる。
結果として得られる構造は、デバイスが無鉛コネクタによって支持体に結合され、無鉛コネクタが圧縮性フィルムにより囲まれ（又は一部囲まれ）、該支持体と該デバイスとの間の隙間を絶縁性のアンダーフィルが埋めるようになったものである。
ここで述べられる実施形態のこれらの態様及び他の態様は、以下の記載及び添付図面と関連して考察されるとき、より一層認識され理解されるであろう。しかしながら、以下の記載は、本発明の実施形態とそれについての数多くの特定的な詳細を示したものであるが、実例として挙げられるものであり、本発明がそれらに限定されないことは理解されるべきである。本発明の精神から逸脱することなく、その範囲内にある多くの変更及び修正をすることができ、かつ、本発明は、こうした修正の全てを含むものである。
本発明は図面を参照しながら以下の詳細な説明からより一層理解されるであろう。
本発明とそれについての様々な特徴及び利点の詳細とは、添付図面で示され、以下の記載で詳述される限定的でない実施形態を参照して、より完全に説明される。図面に表された特徴は、必ずしも一定の比率で拡大して描かれたものでないことに注意すべきである。周知の要素及び処理技術の記載は、不必要に本発明をわかりにくくしないようにするため省略されている。ここで用いられる例は、単に本発明を実施できる方法の理解を容易にし、当業者がさらに発明を実施できるようにすることを目的としている。従って、例を本発明の範囲を限定するものとして解釈すべきではない。
ここで述べる様々な実施形態は、支持体とデバイスの結合部の周りに圧縮性フィルムを用いて、無鉛ハンダ（例えばＳＡＣ合金）が（アンダーフィルに達せずに）膨張することができる容積を与え、それにより、アンダーフィルが、多くの熱履歴の後にも「バンプ」を支えることができるようにする。その結果として、無鉛ハンダの体積膨張による悪影響を被ることなく、無鉛ハンダを、その利点を最大限に生かして、使用することができるようになる。
より具体的には、図１に示すように、１つの実施形態は、デバイス１０上に無鉛コネクタ１２を形成するものである。要素１０は、どんな形式のデバイスであってもよく、このデバイスは、どんな形式の支持体に結合されるものであってもよい。例えば、要素１０は、その内部に機能デバイスを有する集積回路チップからなるものでもよい。或いは、コネクタ１２が最初に支持体上に形成される場合には、要素１０は支持体であることもある。コネクタ１２は、リフロー時に体積膨張を生じる何らかの種類の導電性コネクタである。例えば、コネクタ１２は、前述したＳＡＣ合金のような無鉛ハンダから構成することができる。
図２に示すように、この実施形態においては、圧縮性材料２０が、コネクタ１２の側面を囲むように形成される。１つの例においては、圧縮性材料２０を図２に示す高さにまで付着させることができる。或いは、余分に圧縮性材料を付着させ、その構造を図２に示す高さにまで下げて平坦化することもできる。特徴の１つは、コネクタ１２の先端が露出され、それが支持体に結合されたときに支持体との電気的接続を形成できるということである。
圧縮性材料２０は、コネクタ１２の融点（例えば２６０℃）以上で熱的に安定であり、各コネクタ１２の膨張に対して所望の範囲内にある膨張係数を有する圧縮性材料のいずれか、例えば、圧縮性シリコンゴム、ポリミイド発泡体、又は他のいずれかの材料とすることができる。特徴の１つは、接続部が溶融されたときに、アンダーフィルを損傷することなく、圧縮性フィルム２０がコネクタ１２の膨張を吸収するだけの十分な圧縮性を有することである。
図３においては、フォトリソグラフィ技術を用いてマスク３０が形成され、図４においては、圧縮性材料２０がパターン化される。このパターン化工程は、エッチング、レーザ加工、及びその他同様な手法のような、通常の材料除去工程のいずれとすることもできる。感光性又は電子ビームに感度を有する圧縮性材料２０を用いることもまた、可能であり、この場合には、マスク３０を用いる必要性を回避することができる。圧縮性材料２０をパターン化することができる可能なパターンの幾つかが、図８から図１０までに示されており、以下でより詳細に論じられる。
図１から図４において、コネクタ１２がリフローして球体になる前に、圧縮性材料２０が形成される。しかしながら、圧縮性材料２０は、図５に示すように、コネクタ１２がリフローして球体になった後に適用してもよい。また、図５は、幾つかの実施形態において、圧縮性材料２０が必ずしもコネクタ１２の先端まで到達する必要がないことを表していることにも注意されたい。むしろ、ある種の設計では、圧縮性材料２０をコネクタ１２側面部分に沿って用いることのみに、利点を見出すことがある。
図６に示すように、コネクタ１２が圧縮性フィルム２０により囲まれた後に、デバイスが支持体６０に結合される。コネクタ１２は、デバイス１０を支持体６０に電気的に接続する。次に、絶縁性のアンダーフィル６２が付着され、支持体６０とデバイス１０との間の隙間を埋める。結果として得られる構造においては、デバイス１０は、圧縮性フィルム２０により囲まれた（又は一部囲まれた）コネクタ１２と、支持体６０とデバイス１０との間の隙間を埋める絶縁性のアンダーフィル６２とによって、支持体６０に結合される。
図７は、コネクタ１２の１つと、それを囲む圧縮性フィルム２０と、アンダーフィル６２の部分とを断面図で表す。図７は、コネクタ１２が加熱されたときに膨張し、加熱された（リフローした）後でも永続的に膨張したままにあることを表す。図７は、一定の比率で描かれたものではないことに注意されたい。図７において、線７４は加熱前のコネクタ１２の大きさを表し、線７０は、（加熱中にある）液状又は溶融状態のコネクタ１２の大きさを表し、線７２は、リフロー後のコネクタ１２の大きさを表す。圧縮性材料２０は、コネクタ１２の大きさの変化を吸収するように縮み、アンダーフィル６２の変形を回避する。これにより、コネクタ１２の膨張に関係なく、アンダーフィル６２は、圧縮性材料２０と、デバイス１０と、支持体６０とに対して結合状態を維持することができる。さらに、圧縮性材料２０は、他の下流側における高温工程（カード組み立て、再加工など）中の体積膨張をさらに吸収することも同様に可能にする。本発明における圧縮性材料２０の使用によって、アンダーフィル６２は、デバイスと支持体との間に必要とされる構造的結合を提供できることになる。
図６に示したように、圧縮性フィルム２０は、支持体６０とデバイス１０との間でパターン化される。図８から図１０までに示されたパターンは、アンダーフィル６２が支持体６０とデバイス１０との間の全空間を一層容易に埋めることができるようにするものである。図８から図１０までは、圧縮性材料２０の例示的パターンの幾つかを表すものであり、本発明は、必ずしもこれらの例に厳密に限定されるものでないことに注意されたい。図８においては、圧縮性材料２０は、ボール即ち球体形状の導体コネクタ１２の周囲にフィルムを形成する。図９においては、圧縮性材料２０は正方形又は矩形にパターン化され、それによりチャネル９０を形成しており、該チャネル９０を介してアンダーフィル６２を注入することができる。このパターンは、例えば、図１０に示すように、圧縮性フィルムの斜めのストライプから構成することができる。圧縮性材料２０のパターンの特徴の１つは、アンダーフィル材６２がデバイス１０と支持体６０との間の良好な構造的結合を与えるように、そのパターンが十分な空間を残していることである。これらの例は、コネクタ１２の全てがその上に圧縮性フィルム２０を有するものとして示されているが、他の実施形態においては、圧縮性フィルム２０は、コネクタ１２の周り全体より少ない範囲に配置されることに注意されたい。
用いられる圧縮性フィルム２０の性質は、特定の設計において必要とされる圧縮量によって異なることになる。さらに、圧縮性材料２０の厚みもまた、必要とされる圧縮量によって異なることになる。図１１は、様々な圧縮性材料の異なる厚みにおける、最大圧からの減少と圧縮弾性率との間の関係を示すグラフである。グラフの左側はエラストマの範囲を表し、他方、グラフの中央はポリミイド、ポリスルホン、ナイロンなどの範囲を表す。さらに、曲線は圧縮性材料の異なる厚み（例えば５、６、７ミル）を示す。これらの曲線は、圧縮性材料が薄くされるにしたがって、同程度の圧力減少を与えるには、圧縮性材料は柔らかいものでなければならないことを示している。
上記したように、圧縮性材料は、コネクタ１２の側面を完全に囲む必要はない。ボールの高さの一部のみを覆うようにすることは、フラックス除去、及び、狭隘なチャネルへのアンダーフィルの流れを容易にすることの観点から、顕著な利点を有する。しかしながら、コネクタボール１２の全体が膨張することにともない圧力増加が高くなるが、ボールの高さの一部のみで過剰体積を吸収できることになる。例えば、圧縮性材料がボールの３分の２の高さにまで達すると、圧力は、圧縮性材料がコネクタ１２の側面全体を覆う場合に比べて５０％高くなる。従って、用いられる特定材料及び厚みは、覆われるコネクタ側面の量と同様に、各設計によって異なることになる。
図１２は、フローチャート形式で実施形態を示す。図１２において、この実施形態のステップ１２０は、デバイス上で膨張可能なコネクタを形成する。この実施形態では、ステップ１２２において、コネクタを圧縮性フィルムにより囲う。次に、この実施形態では、ステップ１２４において、デバイスを支持体に結合する（コネクタがデバイスを支持体に電気的に接続する）。この実施形態では、ステップ１２６において、支持体とデバイスとの間の隙間を絶縁性のアンダーフィルで埋める。
上記したように、ここで述べる様々な実施形態は、支持体コネクタのデバイスの周囲に圧縮性フィルムを用いて、コネクタが（アンダーフィルに達せずに）膨張することができる体積を与え、それにより、アンダーフィルが多くの熱履歴の後であってもデバイスと支持体とを支えることができるようにする。その結果として、コネクタの体積膨張による悪影響を被ることなく、無鉛ハンダ（及び加熱に際して望まれない膨張を生じる他のコネクタ材料）を、それらの利点を最大限に生かして、用いることができるようになる。
本発明について好ましい実施形態の観点から説明してきたが、当業者であれば、本発明を添付した特許請求の範囲の記載の精神及び範囲内で修正を加えて実施できることを認識するであろう。
部分的に完成されたデバイス及び支持体の構造の概略断面図である。 部分的に完成されたデバイス及び支持体の構造の概略断面図である。 部分的に完成されたデバイス及び支持体の構造の概略断面図である。 部分的に完成されたデバイス及び支持体の構造の概略断面図である。 部分的に完成されたデバイス及び支持体の構造の概略断面図である。 部分的に完成されたデバイス及び支持体の構造の概略断面図である。 接続構造の概略断面図である。 圧縮性材料の１パターンの概略平面図である。 圧縮性材料の１パターンの概略平面図である。 圧縮性材料の１パターンの概略平面図である。 圧縮性材料の異なる厚さ毎の最大圧力からの減少と圧縮弾性率との間の関係を示すグラフである。 １つの実施形態を表すフロー図である。
符号の説明
１０：デバイス
１２：コネクタ
２０：圧縮性材料
３０：マスク
６０：支持体
６２：アンダーフィル
９０：チャネル

Claims (15)

  1. 支持体と、
    前記支持体に結合されるデバイスと、
    前記デバイスの表面から突出し該デバイスを前記支持体に電気接続する複数個の無鉛ハンダコネクタと、
    隣接する無鉛ハンダコネクタ相互間に隙間を形成するように前記複数個の無鉛ハンダコネクタのそれぞれの側面を囲む圧縮性フィルムであって、前記圧縮性フィルムは前記無鉛ハンダコネクタの融点以上で熱的に安定であり、前記無鉛ハンダコネクタのリフロー時の体積膨張を吸収する、前記圧縮性フィルムと、
    前記圧縮性フィルムに接し、前記支持体と前記デバイスの前記表面との間の前記隙間を埋める絶縁性のアンダーフィルと、
    を含むデバイス支持構造体。
  2. 前記圧縮性フィルムは、複数個の前記無鉛ハンダコネクタを囲む正方形または矩形のパターンにパターン化されている、請求項１に記載の構造体。
  3. 前記パターンは、該パターン相互間に前記隙間に対応するチャネルを形成するように配置されている、請求項２に記載の構造体。
  4. 前記無鉛ハンダコネクタは、ＳｎＡｇＣｕハンダである、請求項１に記載の構造体。
  5. 前記圧縮性フィルムの材料は、シリコンゴム又はポリイミド発泡体である、請求項１に記載の構造体。
  6. デバイスの表面上に該表面から突出する複数個の無鉛ハンダコネクタを形成するステップと、
    隣接する無鉛ハンダコネクタ相互間に隙間を形成するように前記複数個の無鉛ハンダコネクタのそれぞれの側面を圧縮性フィルムで囲むステップであって、前記圧縮性フィルムは前記無鉛ハンダコネクタの融点以上で熱的に安定であり、前記無鉛ハンダコネクタのリフロー時の体積膨張を吸収する、前記ステップと、
    前記デバイスの前記複数個の無鉛ハンダコネクタを支持体に位置決めして前記無鉛ハンダコネクタをリフローすることにより前記デバイスを前記支持体に電気的に接続するステップと、
    前記支持体と前記デバイスの前記表面との間の前記隙間を絶縁性のアンダーフィルで埋めるステップとを含むデバイス支持構造体を製造する方法。
  7. 前記圧縮性フィルムは、複数個の前記無鉛ハンダコネクタを囲む正方形または矩形のパターンにパターン化されている、請求項６に記載の方法。
  8. 前記パターンは、該パターン相互間に前記隙間に対応するチャネルを形成するように配置されている、請求項７に記載の方法。
  9. 前記無鉛ハンダコネクタは、ＳｎＡｇＣｕハンダである、請求項６に記載の方法。
  10. 前記圧縮性フィルムの材料は、シリコンゴム又はポリイミド発泡体である、請求項６に記載の方法。
  11. デバイスの表面上に該表面から突出する複数個の無鉛ハンダコネクタを形成ステップと、
    前記複数個の無鉛ハンダコネクタ相互間を埋めるように前記デバイスの表面に圧縮性フィルムを付着するステップであって、前記圧縮性フィルムは前記無鉛ハンダコネクタの融点以上で熱的に安定であり、前記無鉛ハンダコネクタのリフロー時の体積膨張を吸収する、前記ステップと、
    前記無鉛ハンダコネクタの上面と、前記圧縮性フィルムの上面のうち前記無鉛ハンダコネクタの上面に隣接する一部分とを覆うマスクを形成するステップと、
    前記マスクを介して前記圧縮性フィルムをパターン化することにより、隣接する無鉛ハンダコネクタ相互間に隙間を形成するように前記複数個の無鉛ハンダコネクタのそれぞれの側面に圧縮性フィルムを残すステップと、
    前記マスクを除去し、前記デバイスの前記複数個の無鉛ハンダコネクタを支持体に位置決めして前記無鉛ハンダコネクタをリフローすることにより前記デバイスを前記支持体に電気的に接続するステップと、
    前記支持体と前記デバイスの前記表面との間の前記隙間を絶縁性のアンダーフィルで埋めるステップとを含むデバイス支持構造体を製造する方法。
  12. 前記圧縮性フィルムは、複数個の前記無鉛ハンダコネクタを囲む正方形または矩形のパターンにパターン化されている、請求項１１に記載の方法。
  13. 前記パターンは、該パターン相互間に前記隙間に対応するチャネルを形成するように配置されている、請求項１２に記載の方法。
  14. 前記無鉛ハンダコネクタは、ＳｎＡｇＣｕハンダである、請求項１１に記載の方法。
  15. 前記圧縮性フィルムの材料は、シリコンゴム又はポリイミド発泡体である、請求項１１に記載の方法
JP2005238111A 2004-08-20 2005-08-19 デバイス支持構造体及びこれの製造方法 Expired - Fee Related JP4686300B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/711076 2004-08-20
US10/711,076 US7332821B2 (en) 2004-08-20 2004-08-20 Compressible films surrounding solder connectors

Publications (3)

Publication Number Publication Date
JP2006059814A JP2006059814A (ja) 2006-03-02
JP2006059814A5 JP2006059814A5 (ja) 2008-07-10
JP4686300B2 true JP4686300B2 (ja) 2011-05-25

Family

ID=35910206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005238111A Expired - Fee Related JP4686300B2 (ja) 2004-08-20 2005-08-19 デバイス支持構造体及びこれの製造方法

Country Status (4)

Country Link
US (2) US7332821B2 (ja)
JP (1) JP4686300B2 (ja)
CN (1) CN100399560C (ja)
TW (1) TWI346518B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006056999A2 (en) * 2004-11-29 2006-06-01 N-Trig Ltd. Methods for manufacturing a sensor assembly
US20070063344A1 (en) * 2005-09-22 2007-03-22 Chun-Hung Lin Chip package structure and bumping process
WO2007114111A1 (ja) * 2006-03-28 2007-10-11 Matsushita Electric Industrial Co., Ltd. 多層配線基板とその製造方法
US7727805B2 (en) * 2007-06-11 2010-06-01 Intel Corporation Reducing stress in a flip chip assembly
US20090108442A1 (en) * 2007-10-25 2009-04-30 International Business Machines Corporation Self-assembled stress relief interface
US8507325B2 (en) 2010-01-28 2013-08-13 International Business Machines Corporation Co-axial restraint for connectors within flip-chip packages
FR2957748B1 (fr) * 2010-03-16 2012-09-07 St Microelectronics Grenoble 2 Composant electronique a montage en surface
US9082780B2 (en) * 2012-03-23 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a robust fan-out package including vertical interconnects and mechanical support layer
US20140291834A1 (en) * 2013-03-27 2014-10-02 Micron Technology, Inc. Semiconductor devices and packages including conductive underfill material and related methods
US9711474B2 (en) * 2014-09-24 2017-07-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure with polymeric layer and manufacturing method thereof
US20170309584A1 (en) * 2014-10-23 2017-10-26 Agency For Science, Technology And Research Method of bonding a first substrate and a second substrate
KR102458034B1 (ko) 2015-10-16 2022-10-25 삼성전자주식회사 반도체 패키지, 반도체 패키지의 제조방법, 및 반도체 모듈
US10597486B2 (en) 2016-11-02 2020-03-24 Seagate Technology Llc Encapsulant composition for use with electrical components in hard disk drives, and related electrical components and hard disk drives
US10163847B2 (en) * 2017-03-03 2018-12-25 Tdk Corporation Method for producing semiconductor package
CN108538726B (zh) * 2017-03-03 2022-08-26 Tdk株式会社 半导体芯片的制造方法
WO2021222582A1 (en) * 2020-04-30 2021-11-04 Dujud Llc Methods and processes for forming electrical circuitries on three-dimensional geometries

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10178121A (ja) * 1996-12-18 1998-06-30 Toshiba Corp 半導体パッケージ用金属ボール配設板、半導体装置及びその製造方法
WO1999050906A1 (en) * 1998-03-27 1999-10-07 Seiko Epson Corporation Semiconductor device and method for manufacturing the same, circuit substrate, and electronic device
JP2001007502A (ja) * 1999-06-23 2001-01-12 Sony Corp 電子部品パッケージの接続構造及び接続方法
JP2001313315A (ja) * 2001-04-25 2001-11-09 Hitachi Ltd 実装用半導体装置とその実装方法
JP2004103928A (ja) * 2002-09-11 2004-04-02 Fujitsu Ltd 基板及びハンダボールの形成方法及びその実装構造

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274913A (en) * 1991-10-25 1994-01-04 International Business Machines Corporation Method of fabricating a reworkable module
US5956605A (en) * 1996-09-20 1999-09-21 Micron Technology, Inc. Use of nitrides for flip-chip encapsulation
DE1025587T1 (de) * 1997-07-21 2001-02-08 Aguila Technologies Inc Halbleiter-flipchippackung und herstellungsverfahren dafür
US6100114A (en) * 1998-08-10 2000-08-08 International Business Machines Corporation Encapsulation of solder bumps and solder connections
US6281452B1 (en) * 1998-12-03 2001-08-28 International Business Machines Corporation Multi-level thin-film electronic packaging structure and related method
US6225206B1 (en) * 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
JP2001127108A (ja) 1999-10-25 2001-05-11 Hitachi Ltd 半導体装置
US6700209B1 (en) * 1999-12-29 2004-03-02 Intel Corporation Partial underfill for flip-chip electronic packages
JP2001339012A (ja) * 2000-05-30 2001-12-07 Nec Kyushu Ltd 半導体装置およびその製造方法
US6680436B2 (en) * 2000-07-12 2004-01-20 Seagate Technology Llc Reflow encapsulant
US6573122B2 (en) * 2001-03-28 2003-06-03 International Rectifier Corporation Wafer level insulation underfill for die attach
US20020180029A1 (en) * 2001-04-25 2002-12-05 Hideki Higashitani Semiconductor device with intermediate connector
TW544826B (en) * 2001-05-18 2003-08-01 Nec Electronics Corp Flip-chip-type semiconductor device and manufacturing method thereof
JP3708478B2 (ja) * 2001-11-20 2005-10-19 松下電器産業株式会社 電子部品の実装方法
JP2003234362A (ja) * 2002-02-12 2003-08-22 Yokogawa Electric Corp 半導体装置
TW540123B (en) * 2002-06-14 2003-07-01 Siliconware Precision Industries Co Ltd Flip-chip semiconductor package with lead frame as chip carrier
US6921860B2 (en) * 2003-03-18 2005-07-26 Micron Technology, Inc. Microelectronic component assemblies having exposed contacts

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10178121A (ja) * 1996-12-18 1998-06-30 Toshiba Corp 半導体パッケージ用金属ボール配設板、半導体装置及びその製造方法
WO1999050906A1 (en) * 1998-03-27 1999-10-07 Seiko Epson Corporation Semiconductor device and method for manufacturing the same, circuit substrate, and electronic device
JP2001007502A (ja) * 1999-06-23 2001-01-12 Sony Corp 電子部品パッケージの接続構造及び接続方法
JP2001313315A (ja) * 2001-04-25 2001-11-09 Hitachi Ltd 実装用半導体装置とその実装方法
JP2004103928A (ja) * 2002-09-11 2004-04-02 Fujitsu Ltd 基板及びハンダボールの形成方法及びその実装構造

Also Published As

Publication number Publication date
JP2006059814A (ja) 2006-03-02
TWI346518B (en) 2011-08-01
US7566649B2 (en) 2009-07-28
CN1738042A (zh) 2006-02-22
TW200618685A (en) 2006-06-01
US20080009101A1 (en) 2008-01-10
CN100399560C (zh) 2008-07-02
US20060040567A1 (en) 2006-02-23
US7332821B2 (en) 2008-02-19

Similar Documents

Publication Publication Date Title
JP4686300B2 (ja) デバイス支持構造体及びこれの製造方法
TWI378516B (en) Bump-on-lead flip chip interconnection
US6828669B2 (en) Interconnection substrate having metal columns covered by a resin film, and manufacturing method thereof
KR101328551B1 (ko) 반도체 장치
JP5923725B2 (ja) 電子部品の実装構造体
CN108695264B (zh) 半导体器件
KR100687000B1 (ko) 반도체 장치의 제조 방법 및 전기적 접속부의 처리 방법
JP2006128662A (ja) 半導体装置およびその実装体
US20180337106A1 (en) Bump-on-trace packaging structure and method for forming the same
US20060022320A1 (en) Semiconductor device and manufacturing method thereof
JP6547745B2 (ja) 半導体装置およびその製造方法
JP2006202969A (ja) 半導体装置およびその実装体
JP4963998B2 (ja) 回路基板、半導体装置、及び半田バンプの形成方法
JP2010157693A (ja) 金属バンプを備えた半導体パッケージ基板
JP6544354B2 (ja) 半導体装置の製造方法
JP4835406B2 (ja) 実装構造体とその製造方法および半導体装置とその製造方法
US6956293B2 (en) Semiconductor device
JP4267549B2 (ja) 半導体装置およびその製造方法ならびに電子機器
JP2006108182A (ja) 半導体装置およびその実装体およびその製造方法
JP7197967B2 (ja) リードフレーム構造の製造方法、並びに半導体装置の製造方法及び積層半導体装置の製造方法
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
JP2006108181A (ja) 半導体装置およびその製造方法およびその実装体
JP2004253598A (ja) 電子部品の実装方法
JP2006041559A (ja) 半導体装置及び電子機器
KR101133126B1 (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080528

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110214

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees