WO2014171098A1 - 車両用電子機器 - Google Patents

車両用電子機器 Download PDF

Info

Publication number
WO2014171098A1
WO2014171098A1 PCT/JP2014/001955 JP2014001955W WO2014171098A1 WO 2014171098 A1 WO2014171098 A1 WO 2014171098A1 JP 2014001955 W JP2014001955 W JP 2014001955W WO 2014171098 A1 WO2014171098 A1 WO 2014171098A1
Authority
WO
WIPO (PCT)
Prior art keywords
hole
semiconductor package
wiring board
board
printed wiring
Prior art date
Application number
PCT/JP2014/001955
Other languages
English (en)
French (fr)
Inventor
公彰 安藤
哲也 末吉
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Publication of WO2014171098A1 publication Critical patent/WO2014171098A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/14Mounting supporting structure in casing or on frame or rack
    • H05K7/1417Mounting supporting structure in casing or on frame or rack having securing means for mounting boards, plates or wiring boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00Casings, cabinets or drawers for electric apparatus
    • H05K5/0026Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units
    • H05K5/0047Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units having a two-part housing enclosing a PCB
    • H05K5/006Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units having a two-part housing enclosing a PCB characterized by features for holding the PCB within the housing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10409Screws

Definitions

  • the present disclosure relates to a vehicle electronic device that can be mounted on a vehicle.
  • This type of vehicle electronic device is equipped with a microcomputer and controls various devices (sensors, actuators).
  • electronic control devices for vehicles have been digitized, and for example, not only the conventional navigation function but also various services such as cooperation with a center device outside the vehicle and behavior control have been realized.
  • the number of components mounted on the board increases.
  • the vehicular electronic device is mounted in a limited space in the vehicle, it is required to be downsized and has physical limitations.
  • an electronic device that can suppress the concentration of stress on a fixed portion of a circuit board is provided (for example, see Patent Document 1).
  • the printed wiring board is provided with a through-hole for inserting a screw.
  • the printed wiring board is fixed to the metal member by inserting the screw into the through hole of the printed wiring board.
  • a slit is provided between the arrangement position of the through hole for inserting the screw and the arrangement position of the first semiconductor package.
  • FIG. 1 is an exploded perspective view schematically showing a vehicular electronic device from the front side according to an embodiment of the present disclosure. Arrangement of components on the back side of the multilayer wiring board of the vehicle electronic device shown in FIG. Arrangement of parts on the surface side of the multilayer wiring board of the vehicle electronic device shown in FIG.
  • FIG. 6 is a cross-sectional view showing the substrate arrangement after the vehicle electronic device shown in FIG.
  • the vehicular electronic device 1 includes a metal back cover 3 with a centrifugal fan unit 2 mounted on the backmost part, and is mounted on the front side of the back cover 3 with a CPU and the like.
  • Printed wiring board (hereinafter referred to as main board) 4, inter-board frame 5, printed circuit board (hereinafter referred to as interface board) 6 for mounting an interface circuit, top frame 7, LCD 8, intermediate presser frame 9, touch panel 10, outer frame 11 are assembled using screws 12 in this order. Further, among these members, the side plates 13 are assembled to the sides of the members 4 to 6 by using screws 12.
  • the touch panel 10, the LCD 8, the top frame 7, the interface board 6, the inter-board frame 5, and the main board 4 are formed in a flat plate shape, and are face-to-face in an appropriate distance from each other in the order described above. Are stacked while being separated from each other.
  • the outer frame 11 on the front side is molded into a rectangular frame shape, and the inside of the outer frame 11 becomes a display display area of the LCD 8 and is provided as an operation area of the touch panel 10.
  • the touch panel 10 has a rectangular shape, and is disposed on the inner back side of the outer frame 11 with the user operation surface as the front side.
  • the intermediate presser frame 9 is configured as a rectangular frame outside the touch panel 10, and the LCD 8 is disposed on the back side of the touch panel 10.
  • the top frame 7 is molded into a predetermined shape using a metal member and disposed on the back side of the LCD 8.
  • the interface board 6 is disposed on the back side of the top frame 7.
  • the interface board 6 mainly interfaces with various other in-vehicle devices (not shown), and further includes a power supply component (not shown), and is also used as a power board.
  • the interface board 6 is not provided with an opening in the same plane area as the opening provided on the right side of the inter-board frame 5 and the main board 4 (swing: see 4a and 5e in FIG. 1).
  • the interface board 6 is formed of a multilayer printed wiring board.
  • the interface board 6 is mounted with electronic components such as various semiconductor packages 6a (see FIG. 1) for performing various control specialized for the power control function and vehicle control.
  • the interface board 6 includes a Bluetooth (registered trademark) communication unit that interfaces with various in-vehicle devices (not shown), an interface unit (IF), a CAN driver, a microcomputer that performs input / output control with the in-vehicle devices, NOR flash memory, A / A D converter (ADC), a D / A converter (DAC), a video decoder, an LED driver for driving a backlight LED, an analog selector, etc. (all not shown) are mounted.
  • the interface board 6 is electrically connected to a battery, external camera (R camera, S camera), DVD / DTV / etc, DCM (Data Communication Module), Bluetooth antenna, vehicle network (CAN), microphone, and the like. The interface function is realized by this.
  • a connector (board-to-board connector) 14 is mounted on the back surface of the interface board 6.
  • a connector 14 is also mounted on the main board 4 so as to face the connector 14 of the interface board 6.
  • a plurality of connectors 15 are arranged along the inner side of the upper end side of the interface board 6.
  • the plurality of connectors 15 are provided by projecting the connection end to the back side through the opening 3c of the metal back cover 3, and other in-vehicle devices (not shown) provided behind the vehicle electronic device 1.
  • Connect the electrical wiring to An inter-board frame 5 is disposed on the back surface of the interface board 6.
  • the inter-board frame 5 is formed by molding a metal member.
  • the inter-substrate frame 5 is provided with openings 5c, 5d, and 5e on the upper edge, the left edge, and the right edge, respectively.
  • the opening 5c on the upper end side is provided to pass through the plurality of connectors 15 mounted on the interface board 6.
  • An opening 5d on the left end side is provided to pass through the connector 14.
  • the opening 5 e on the right side is provided in substantially the same area as the opening 4 a on the right side of the main substrate 4.
  • the opening 5e on the right end side is slightly larger than the other openings 5c and 5d.
  • the main substrate 4 is disposed on the back surface of the inter-substrate frame 5.
  • the main board 4 and the interface board 6 are arranged so as to be separated from each other substantially in parallel.
  • the main board 4 is a multilayer (for example, 10 layers) printed wiring board.
  • the main board 4 has a smaller component mounting area in the vertical direction and the horizontal direction than the interface board 6.
  • the connector 16 arranged on the back surface of the main board 4 is arranged so as to be located immediately below the connector 15 attached to the interface board 6.
  • the connector 16 is provided for electrical connection of the main board 4 and wiring connection with various electrical blocks (not shown) such as a navigation device, an audio device, and an external connection box (AUXBox).
  • the back cover 3 is disposed on the back side of the main board 4.
  • the back cover 3 is molded so that the upper and lower sides of a rectangular flat plate are bent forward (see the bent portion 3a).
  • a suction port 3 b is provided in the bent portion 3 a at the lower end side of the back cover 3.
  • the suction port 3b is provided at the left end of the bent portion 3a on the lower end side of the back cover 3, and is provided in a plurality of slit shapes with the front-back direction (front-rear direction) as the longitudinal direction.
  • the wind flows from the suction port 3b between the substrates 4 and 6 and the inter-substrate frame 5.
  • the back cover 3 is provided with an opening (not shown) through which the wind of the centrifugal fan unit 2 is circulated, and the centrifugal fan unit 2 is fixed to the back side of the back cover 3 opening.
  • the centrifugal fan unit 2 protrudes rearward from the rear surface of the back plate of the back cover 3.
  • the centrifugal fan unit 2 has a structure in which blades are installed in a cylindrical portion having a substantially square flange.
  • the air inlet 2a of the centrifugal fan unit 2 is disposed so as to straddle the right end side 4f of the main board 4 in the vertical and horizontal directions.
  • the centrifugal fan unit 2 can flow in the wind along the component mounting surface of the main board 4, and can flow in the wind along the component mounting surface of the interface board 6 through the opening 4 a and exhaust to the rear side of the back cover 3. It has become.
  • the back cover 3 is provided with an opening 3c along the upper end side of the back plate, and further provided with an independent opening 3d along the lower side of the opening 3c. These openings 3c and 3d are provided so as to be longitudinal in the left-right direction.
  • the opening 3c along the upper end side of the back plate of the back cover 3 is provided as an opening for allowing the connector 15 mounted on the interface board 6 to pass therethrough.
  • the opening 3d provided independently along the lower side of the opening 3c is provided as an opening for allowing the connector 16 mounted on the main board 4 to pass therethrough.
  • the connectors 16 and 15 attached to the interface board 6 and the main board 4 are taller than other semiconductor parts (IC package such as CPU).
  • FIG. 2 shows the mounted parts on the back side of the main board 4, and FIG. 3 shows the mounted parts on the front side of the main board 4.
  • various components such as a semiconductor package for multimedia and digital data processing are mainly mounted on the back side of the main substrate 4.
  • These components include a power control IC (PMIC: Power Management Integrated Circuit) 30, a main CPU 31, a plurality of SDRAMs 32, a flash memory 33, a video processing ASIC 34, an external memory connector 35, an LVDS (Low Voltage Management Differential Signaling) circuit 36. And various input / output interface connectors 16 including a USB-Hub circuit 39, a transmission / reception connector for the LVDS circuit 36, and a USB (Universal Serial Serial Bus) input / output connector.
  • PMIC Power Management Integrated Circuit
  • the PMIC 30, the main CPU 31, the SDRAM 32, the flash memory 33, the video processing ASIC 34, the LVDS circuit 36, and the USB-Hub circuit 39 are incorporated in separate semiconductor packages. . Therefore, in the following description, when the electrical description is made, the above-mentioned names are attached with the reference numerals, and when the mechanical and thermal description is made, the same reference numerals as those of the electrical functional parts are given as the semiconductor packages 30, 31. A part layout explanation of the semiconductor package will be given.
  • the power supply control IC 30 corresponds to a first semiconductor package as a device
  • the transmission IC 38 corresponds to a second semiconductor package.
  • the semiconductor package 31 Since the main CPU 31 performs high-speed data processing, the semiconductor package 31 generates heat. Further, since the PMIC 30 has a function of saving power of the main CPU 31 and monitors the power source, the semiconductor package 30 also generates heat. Two or more main devices 30 and 31 are mounted on the main board 4.
  • a plurality of semiconductor packages 32 (4 ⁇ 2: total of 8 on the front and back sides) are arranged along the immediate vicinity of the semiconductor package 31. .
  • the flash memory 33 is a storage medium for storing a startup program for the vehicle electronic device 1, and the semiconductor package 33 is arranged close to the semiconductor package 31 containing the main CPU. These semiconductor packages 32 and 33 are arranged within a first predetermined distance with the semiconductor package 31 as the center.
  • the main board 4 has an opening 4a on the right side thereof.
  • the opening 4a serves as a ventilation opening for the wind by the centrifugal fan unit 2 provided on the backmost side, and is an opening necessary for efficiently cooling the two substrates 4 and 6.
  • Two SDRAMs 32 shown in FIG. 2 are provided along the upper side of the main CPU 31, and two SDRAMs 32 are provided in the vertical direction along the right side of the main CPU 31. As a result, four semiconductor packages 32 are soldered to the back surface of the main substrate 4.
  • a semiconductor package 33 containing a flash memory is disposed at the lower part of the right side of the main CPU 31.
  • an LVDS circuit 36 is disposed on the SDRAM 32 provided along the upper side of the main CPU 31.
  • an SDRAM 32 As shown in FIG. 3, on the front side of the main substrate 4, semiconductor packages of an SDRAM 32, an LVDS circuit 36, an input / output interface circuit (IOH) 37, and an oscillation IC (CGIC: ClockCGenerate Integrated Circuit) 38 are arranged. It is installed.
  • CGIC ClockCGenerate Integrated Circuit
  • the four SDRAM semiconductor packages 32 are arranged so as to face the semiconductor package 32 disposed on the back surface of the main substrate 4 with the substrate 4 interposed therebetween. That is, a total of eight semiconductor packages 32 are provided on the front and back surfaces.
  • the main CPU 31 disposed on the back surface of the main substrate 4 communicates with the SDRAM 32 disposed on the front surface side of the main substrate 4 through multilayer wiring in the main substrate 4.
  • the LVDS circuit 36 on the front surface side of the main board 4 is also arranged opposite to the LVDS circuit 36 on the back surface with the main board 4 interposed therebetween.
  • These front and back LVDS circuits 36 constitute a receiver and a transmitter, respectively, and are arranged close to the connector 16.
  • the CGIC 38 supplies a clock signal to electronic components that require a clock (for example, the main CPU 31 and the input / output interface circuit 37).
  • the CGIC semiconductor package 38 is disposed beside the right side of the semiconductor package 31 and below the semiconductor package 37 of the input / output interface circuit, and is disposed close to the main CPU 31 and the input / output interface circuit 37.
  • the input / output interface circuit (IOH) 37 is connected to the main CPU 31 by a bus. For this reason, these semiconductor packages 31 and 37 are arranged close to each other with the main substrate 4 interposed therebetween.
  • the semiconductor package 37 is arranged on the upper right side of the semiconductor package 31 of the main CPU, and by arranging these packages 31 and 37 close to each other, noise emission generated during data communication can be suppressed as much as possible.
  • the input / output interface circuit 37 is also electrically connected to the peripheral circuit 34 and the LVDS circuit 36.
  • electronic components such as various transistors, resistance components, and chip capacitors are also arranged on the front and back sides of the main substrate 4.
  • These semiconductor packages 30 to 34, 36 to 38, other electronic components 35, and the like are arranged apart from the through holes 4z and 4y for screw tightening by a predetermined distance or more (see the predetermined ranges 4za and 4ya).
  • a space in which components can be arranged is embedded on both the front and back surfaces of the main board 4.
  • Reference numerals 4y and 4ya denote a through hole 4y and a predetermined range 4ya close to the PMIC 30, and reference numerals 4z and 4za denote other through holes and a predetermined range thereof.
  • soldering pads of the electrodes of various electronic components are arranged close to the through holes 4z and 4y, a tensile stress is applied to the soldered portion during assembly. For this reason, it is not desirable to solder components near the through holes 4z and 4y, and no electronic components are arranged within the predetermined ranges 4za and 4ya from the through holes 4z and 4y.
  • FIG. 5 schematically shows a cross section of the component arrangement in front of the main board 4, and FIG. 4 shows a cross section taken along line IV-IV in FIG.
  • the inter-board frame 5 includes a leg portion 5 a that partially stands in the front-rear direction between the main board 4 and the interface board 6.
  • the inter-board frame 5 and the inter-board frame 5 and the main board 4 are interposed. Space is secured, and the wind of the centrifugal fan unit 2 can pass through.
  • the interface board 6 and the main board 4 are arranged with a predetermined height in the front and back direction.
  • the inter-substrate frame 5 is provided with screw holes 5b.
  • the main substrate 4 is also provided with a through hole 4y.
  • the main board 4 is fixed to the inter-board frame 5 by fastening the screw 12 to the screw hole 5 b through the through hole 4 y of the main board 4.
  • the screw head 12a of the screw 12 is formed in a plate shape, for example, and when the screw 12 is fastened, the entire periphery of the through holes 4y, 4z of the main board 4 is pressed toward the inter-board frame 5 side (front side).
  • a through hole 4x is formed at a predetermined distance.
  • the through hole 4x is used for easily assembling the main board 4 and the inter-board frame 5, and is provided as a positioning hole.
  • the through hole 4x is provided between the CGIC semiconductor package 38 and the through hole 4y.
  • the through hole 4x also has an effect of suppressing distortion generated in the main board 4 when the screw 12 is fastened to the through hole 4y.
  • By providing the through hole 4x it is possible to prevent stress from being generated particularly in the soldering portion 38a of the CGIC semiconductor package 38.
  • positioning protrusions 5 f are provided on the back side of the inter-substrate frame 5.
  • the protrusion 5f is shaped such that its tip side can be fitted into the hole diameter of the through hole 4x, and protrudes to the back side (rear side) through the through hole 4y of the main board 4 when assembled.
  • the inter-board frame 5 is positioned in the board surface direction (up / down / left / right plane direction) of the main board 4.
  • the screw 12 is disposed close to the center position of the protrusion 5f, for example, about 6.5 mm in consideration of the relationship with the arrangement position of other electronic components.
  • a slit 4yb is provided between the PMIC semiconductor package 30 and the through hole 4y.
  • the slit 4yb is provided in order to reduce the distortion of the substrate 4 and the stress on the soldering portion 30a due to the screw 12 being tightened.
  • the slit 4yb is provided in a circular arc shape at a position separated from the through hole 4y by a predetermined distance.
  • the slit 4yb is formed, for example, from right above to a right 30 degree arc and a left 60 degree arc, for a total of 90 degrees, and the inner end of the slit 4yb is located 1.5 mm away from the outer end of the through hole 4y.
  • the arc width of is, for example, 1 mm.
  • the semiconductor packages 30 to 34 and 36 to 38 are disposed at positions (see ranges 4za and 4ya) that are separated from the tightening position of the screw 12 by a predetermined distance or more.
  • the semiconductor package 30 shown is constituted by a QFN package having low solder joint resistance and is disposed at a position considerably close to the through hole 4y (tightening position of the screw 12). The soldered portion of the semiconductor package 30 is easily subjected to stress when the screw 12 is tightened, and cracks are likely to occur.
  • the inventor verified the contradiction, strain distribution, and stress distribution generated in the main board 4 according to the tightening of the screws 12.
  • the inventor then performs a temperature cycle acceleration test (several hundreds to thousands of cycles from minus several tens to several tens of degrees), thereby causing solder cracks in each of the semiconductor packages 30 to 32, 34, 36, and 39.
  • the existence / non-existence and OK / NG of electrical operation were verified.
  • FIGS. 6 and 7 show the simulation results of the strain distribution and stress concentration distribution when the slit 4yb is provided as shown in FIGS. 8 and 9 show simulation results of strain distribution and stress concentration distribution when the slit 4yb is not provided.
  • FIGS. 10 and 11 show simulation results of strain distribution and stress concentration distribution when the slit 4yb extends to the periphery of the positioning through hole 4x.
  • the slit 4yb shown in FIGS. 10 and 11 is formed in an arc shape with a left rotation angle of 60 degrees and a right rotation angle of 60 degrees from right above the through hole 4y with the through hole 4y as a center.
  • regions where the amount of distortion is equal are indicated by iso-strain lines.
  • regions where stresses are equal are indicated by iso-stress lines.
  • the regions X1 to X4 indicate isodistortion lines, and regions with the same reference numerals have substantially the same amount of distortion. The relationship between the distortion amounts of these regions is X4> X3> X2> X1.
  • the regions Y1 to Y4 indicate isostress lines, and regions with the same reference numerals are regions to which substantially the same tensile stress is applied. The relationship between the stresses in these regions is Y4> Y3> Y2> Y1.
  • the slit 4yb is used for positioning. In order not to approach the through hole 4x, the arc length of the slit 4yb may be shortened.
  • the inventor has found that it is best to set the arc angle to 90 degrees as a whole as shown in FIGS. As shown in FIG. 6, the expansion of the region X4 having the largest distortion amount can be suppressed.
  • the soldering part 30a of the semiconductor package 30 is not positioned at least in the region X4 where the amount of distortion is the largest. Further, the inventor confirmed that by adding the slit 4yb as shown in FIGS. 6 and 7, the amount of distortion can be reduced by 35% compared to before adding the slit 4yb.
  • the slit 4yb is provided between the arrangement position of the through hole 4y of the main substrate 4 and the semiconductor package 30, distortion of the main substrate 4 can be suppressed.
  • the occurrence of cracks in the soldering part 30a of the semiconductor package 30 can be suppressed, and the electrical connection of the PMIC 30 can be made favorable.
  • the semiconductor package 30 is composed of a QFN package.
  • the QFN package has a relatively weak solder joint resistance. Therefore, when the semiconductor package 30 is disposed in the vicinity of the screw 12, a crack is generated in the soldering portion 30a. Prone to poor electrical connection. Therefore, the generation of solder cracks can be particularly effectively prevented by providing the slit 4yb in the vicinity of the semiconductor package 30.
  • the main board 4 is provided with through holes 4x for positioning that suppress the blur in the plane direction of the main board 4 in a plane rotation angle direction different from the formation direction side of the slit 4yb from the through hole 4y. Since the through hole 4x is formed between the arrangement position of the semiconductor package 38 and the arrangement position of the through hole 4y, the distortion of the main substrate 4 can be suppressed, and particularly the stress applied to the semiconductor package 38 of CGIC can be reduced. The occurrence of cracks in the soldering portion 38a of the semiconductor package 38 can be suppressed as much as possible, and the electrical connection of the CGIC 38 can be improved.
  • the present invention is not limited to the above-described embodiment.
  • the semiconductor package 30 is particularly constituted by a QFN package, and the above-described influence is likely to occur.
  • the slit 4yb By providing the slit 4yb, the distortion suppressing effect can be improved and the generation of cracks can be suppressed. Even when a package structure such as a Land Grid Array is adopted, the occurrence of cracks in the soldered portion can be suppressed.
  • the main substrate 4 is composed of a multilayer substrate, a double-sided substrate or a single-sided substrate can also be applied.

Abstract

車両用電子機器は、金属製部材(5)と、プリント配線基板(4)と、第1の半導体パッケージ(30)とを備える。プリント配線基板(4)には、ねじ(12)を挿通するための第1貫通孔(4y)が設けられ、ねじ(12)により前記金属製部材(5)に固定される。第1の半導体パッケージ(30)は、プリント配線基板(4)に半田接合されている。さらに、プリント配線基板(4)には、前記第1貫通孔(4y)の配設位置と前記第1の半導体パッケージ(30)の配置位置との間にスリット(4yb)が設けられている。これにより、ネジ止めによりプリント配線基板(4)に加えられる応力集中を緩和してプリント配線基板(4)の歪みを抑制することで半導体パッケージ(30)の半田付け部におけるクラックの発生を抑制し電気的接続を良好にできる。

Description

車両用電子機器 関連出願の相互参照
 本開示は、2013年4月19日に出願された日本出願番号2013-88313号に基づくもので、ここにその記載内容を援用する。
 本開示は、車両に搭載可能な車両用電子機器に関する。
 この種の車両用電子機器は、マイクロコンピュータを搭載し各種機器(センサ、アクチュエータ)を制御する。近年では、車両用制御機器の電子化が進み、例えば、従来のナビゲーション機能に留まらず、車外のセンタ装置との連携、挙動制御などの多種多様なサービスも実現されている。このような多種多様な制御を実現するため、基板に搭載される部品点数が多くなる。他方では、車両用電子機器は車両内の限られた空間に搭載されるため小型化も要求されており体格的な制約を備える。本願に関わる技術として、回路基板の固定部に応力が集中することを抑制できるようにした電子装置が提供されている(例えば、特許文献1参照)。
特開2007-329413号公報
 多くのデバイスがプリント配線基板上に実装されると、放熱、耐環境性などを考慮して全てのデバイス部品を最適配置することは、様々な制約を考慮すると困難度が高い。デバイスがねじの配設位置近辺に配置され、プリント配線基板がねじを使用して固定されると当該基板に引っ張り応力を生じる。車両内の過酷な環境を想定した温度サイクル試験を実施すると半田接合部にクラックを生じやすくなる。最悪の場合、デバイスの半田接合部が電気的接続不良を生じ、製品の機能が失われる可能性がある。
 本開示の目的は、プリント配線基板に搭載されるデバイスについて、ねじ止めによりプリント配線基板に加えられる歪みを抑制し、当該デバイスの半田接合部において信頼性良く電気的接続できるようにした車両用電子機器を提供することにある。
 本開示の一態様によれば、車両用電子機器において、プリント配線基板にはねじを挿通するための貫通孔が設けられる。ねじが、プリント配線基板の貫通孔に挿通されることで当該プリント配線基板が金属製部材に固定される。プリント配線基板には、ねじを挿通するための貫通孔の配設位置と第1の半導体パッケージの配置位置との間にスリットが設けられる。
 このため、ねじが貫通孔を通じて締結されることにより当該貫通孔の周辺に生じる歪みをスリットにより抑制できる。これにより、応力集中を緩和でき、デバイスの半田接合部において信頼性良く電気的接続できる。
 本開示についての上記目的およびその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。
本開示の一実施形態について車両用電子機器を前面側から概略的に示す分解斜視図 図1に示す車両用電子機器の多層配線基板の裏面側の部品の配置図 図1に示す車両用電子機器の多層配線基板の表面側の部品の配置図 図1に示す車両用電子機器の組付後の基板配置を示す横断面図であり、図5のIV-IV線に沿う断面図 組付後の多層配線基板を裏面側から概略的に示す背面図 多層配線基板の歪み分布のシミュレーション結果 多層配線基板の応力集中分布のシミュレーション結果の拡大図 スリットがない場合の多層配線基板の歪み分布のシミュレーション結果 スリットがない場合の多層配線基板の応力集中分布のシミュレーション結果の拡大図 スリットが位置決め穴の周辺まで延設された場合の多層配線基板の歪み分布のシミュレーション結果 スリットが位置決め穴の周辺まで延設された場合の多層配線基板の応力集中分布のシミュレーション結果の拡大図
 以下、本開示の一実施形態について図1~図11を参照しながら説明する。
 図1に示すように、車両用電子機器1は、遠心ファンユニット2を装着した金属製の背面カバー3を最裏部に備え、この背面カバー3の表側に位置して、CPUなどを搭載するプリント配線基板(以下メイン基板と称す)4、基板間フレーム5、インタフェース回路搭載用のプリント配線基板(以下インタフェース基板と称す)6、トップフレーム7、LCD8、中間押え枠9、タッチパネル10、外枠11、をこの順でねじ12を用いて組付けされる。また、これらのうち各部材4~6の側方には、側板13がねじ12を用いて組付けされる。
 これらの部品のうち、タッチパネル10、LCD8、トップフレーム7、インタフェース基板6、基板間フレーム5、及びメイン基板4は、平板状に成型されるものであり、前述の順に互いに適切な距離だけ表裏方向に離間しつつ積層されている。
 表側の外枠11は矩形枠状に成型され、この外枠11の内側がLCD8のディスプレイ表示領域となり、且つ、タッチパネル10の操作領域として設けられる。タッチパネル10は矩形状をなし、ユーザ操作面を表側として外枠11の内裏側に配設される。中間押え枠9はタッチパネル10の外側の矩形枠として構成され、LCD8はタッチパネル10の裏側に配設される。トップフレーム7は金属製部材を用いて所定形状に成型されLCD8の裏側に配設される。
 トップフレーム7の裏側には、インタフェース基板6が配設される。このインタフェース基板6は、主として各種他の車載機器(図示せず)とのインタフェースを行うものであり、さらに電源用部品(図示せず)を搭載しており電源基板としても用いられる。
 このインタフェース基板6は、基板間フレーム5およびメイン基板4の右側辺に設けられる開口(抉り:図1の4a、5e参照)と同一の平面領域に開口が設けられていない。このインタフェース基板6は多層のプリント配線基板により形成される。また、インタフェース基板6には、電源制御機能や車両制御に特化した各種制御を行うための各種半導体パッケージ6a(図1参照)などの電子部品が搭載されている。
 インタフェース基板6は、各種車載機器(図示せず)とのインタフェースを行うブルートゥース(登録商標)通信部、インタフェース部(IF)、CANドライバ、車載機器と入出力制御するマイコン、NORフラッシュメモリ、A/Dコンバータ(ADC)、D/Aコンバータ(DAC)、ビデオデコーダ、バックライトLEDを駆動するためのLEDドライバ、アナログセレクタなど(何れも図示せず)を搭載する。このインタフェース基板6は、図示しないが、バッテリ、外部カメラ(Rカメラ、Sカメラ)、DVD/DTV/etc、DCM(Data Communication Module)、ブルートゥースアンテナ、車両ネットワーク(CAN)、及びマイクなどに電気的に接続可能に構成されており、これによりインタフェース機能を実現している。
 図1に示すように、インタフェース基板6の裏面にはコネクタ(ボードトゥボードコネクタ)14が搭載されている。メイン基板4にもコネクタ14が、インタフェース基板6のコネクタ14に対向するように搭載されている。これらのコネクタ14は、インタフェース基板6の電気的配線とメイン基板4の電気的配線との間を構造的に接続するもので、当該基板4及び6の搭載部品間を電気的に接続する。
 また図1に示すように、複数のコネクタ15がインタフェース基板6の上端辺の内側に沿って配設されている。これらの複数のコネクタ15は金属製の背面カバー3の開口3cを通じて接続端を背面側に突設して設けられるものであり、車両用電子機器1の後方に設けられる他の車載機器(図示せず)との電気配線を接続する。インタフェース基板6の裏面には基板間フレーム5が配設されている。この基板間フレーム5は金属製部材を成型して構成されている。
 図1に示すように、この基板間フレーム5は、その上端辺、左側端辺、及び右側端辺にそれぞれ開口5c、5d、5eを設けている。上端辺の開口5cは、インタフェース基板6に搭載される複数のコネクタ15を通過するために設けられる。また左側端辺の開口5dはコネクタ14を通過するために設けられる。また右側端辺の開口5eは、メイン基板4の右側辺の開口4aとほぼ同一領域に設けられる。この右側端辺の開口5eは他の開口5c、5dと比較するとやや大きく抉られている。
 基板間フレーム5の裏面にはメイン基板4が配設されている。メイン基板4はインタフェース基板6と互いにほぼ平行に離間して配置されている。このメイン基板4は多層(例えば10層)のプリント配線基板を用いている。このメイン基板4はインタフェース基板6よりも上下方向および左右方向に狭い部品実装面積を備える。
 上下方向の配設位置を相対的に述べると、メイン基板4の裏面に配設されるコネクタ16は、インタフェース基板6に装着されるコネクタ15の直ぐ下側に位置するように配置される。コネクタ16は、当該メイン基板4の電気的構成と、ナビゲーション装置、オーディオ装置、外部接続ボックス(AUXBox)などの各種電気的ブロック(何れも図示せず)と配線接続するために設けられる。
 メイン基板4の裏側には背面カバー3が配設されている。この背面カバー3は、矩形状の平板の上端辺及び下端辺を前方に屈曲するように成型されている(屈曲部3a参照)。この背面カバー3の下端辺の屈曲部3aには吸入口3bが設けられている。この吸入口3bは、背面カバー3の下端辺の屈曲部3aの左端に位置して表裏方向(前後方向)を長手方向としたスリット状に複数設けられている。風はこの吸入口3bから各基板4、6と基板間フレーム5との間に流入する。
 背面カバー3は、遠心ファンユニット2の風を流通させる開口(図示せず)が設けられており、この背面カバー3の開口の裏面側に遠心ファンユニット2が固定されている。遠心ファンユニット2は、背面カバー3の背面板の後面から後方に突設される。
 遠心ファンユニット2は、略正方形状のフランジを備えた円筒部内に羽根が設置された構造となっている。遠心ファンユニット2の吸気口2aは上下左右方向の平面的にメイン基板4の右端辺4fを跨いで配設されている。この遠心ファンユニット2は、メイン基板4の部品搭載面に沿って風を流入し、開口4aを通じてインタフェース基板6の部品搭載面に沿って風を流入し、背面カバー3の後側方に排気可能になっている。
 また背面カバー3は、背面板の上端辺に沿って開口3cが設けられると共に、その開口3cの下脇に沿ってさらに独立した開口3dが設けられている。これらの開口3c、3dは、それぞれ左右方向に長手方向となるように設けられている。
 背面カバー3の背面板の上端辺に沿う開口3cは、インタフェース基板6に搭載されるコネクタ15を通過させるための開口として設けられる。この開口3cの下脇に沿って独立して設けられた開口3dは、メイン基板4に搭載されるコネクタ16を通過させるための開口として設けられる。インタフェース基板6及びメイン基板4に装着されるコネクタ16、15は、それぞれの部品が他の半導体部品(CPUなどのICパッケージ)より背高となっている。
 図2にメイン基板4の裏面側の搭載部品を示し、図3にメイン基板4の表面側の搭載部品を示す。図2に示すように、メイン基板4の裏面側には、主にマルチメディア用、デジタルデータ処理用の半導体パッケージなど各種部品が搭載される。
 これらの部品としては、電源制御IC(PMIC:Power Management Integrated Circuit)30、メインCPU31、複数のSDRAM32、フラッシュメモリ33、映像処理用ASIC34、外部メモリ用コネクタ35、LVDS(Low Voltage Differential Signaling)回路36、USB-Hub回路39、LVDS回路36の送受信用コネクタ及びUSB(Universal Serial Bus)の入出力コネクタを含む各種の入出力インタフェースコネクタ16、などが挙げられる。
 図2および図3に示すように、前述のPMIC30,メインCPU31、SDRAM32、フラッシュメモリ33、映像処理用ASIC34、LVDS回路36、USB-Hub回路39は、それぞれ別体の半導体パッケージに内蔵されている。そこで、以下において電気的に説明するときには、前述の名称に符号を付して説明を行い、機械的、熱的に説明するときには、半導体パッケージ30、31…などとして電気的機能部品と同一符号を付して半導体パッケージの部品配置説明を行う。たとえば、電源制御IC30が、デバイスとしての第1の半導体パッケージに相当し、発信IC38が、第2の半導体パッケージに相当する。
 メインCPU31は高速データ処理を行うため半導体パッケージ31は発熱する。また、PMIC30はメインCPU31の省電力を行う機能を備え電源を監視するため半導体パッケージ30も発熱する。メイン基板4には、2つ以上の主なデバイス30、31が搭載されている。
 また、SDRAM32はメインCPU31との間で高速通信処理を頻繁に行うため、半導体パッケージ32は半導体パッケージ31のすぐ脇の周辺に沿って複数(4個×2:表裏合計8個)配置されている。
 フラッシュメモリ33は車両用電子機器1の起動プログラムを記憶する記憶媒体であり、半導体パッケージ33はメインCPUを内蔵する半導体パッケージ31の直ぐ脇に近接配置されている。これらの半導体パッケージ32、33は、半導体パッケージ31を中心として第1所定距離以内に配置されている。
 図2および図3に示すように、メイン基板4には、その右側辺に開口4aが設けられている。この開口4aは、最裏側に設けられる遠心ファンユニット2による風の通風口となっており、2枚の基板4および6を効率良く冷却するために必要な開口となる。
 図2に示すSDRAM32は、メインCPU31の上辺に沿って2つ併設されており、さらにメインCPU31の右側辺に沿って2つ上下方向に併設されている。これにより、半導体パッケージ32はメイン基板4の裏面に4つ半田付けされている。
 また、メインCPU31の右側辺脇の下部にはフラッシュメモリを内蔵する半導体パッケージ33が配設されている。また、図2に示すように、メインCPU31の上辺に沿って併設されるSDRAM32上には、LVDS回路36が配設されている。
 図3に示すように、メイン基板4の表面側には、主にSDRAM32、LVDS回路36、入出力インタフェース回路(IOH)37、発振IC(CGIC:Clock Generate Integrated Circuit)38、の半導体パッケージが配設されている。
 メイン基板4の表面側において、4個のSDRAMの半導体パッケージ32は、メイン基板4の裏面に配設された半導体パッケージ32に基板4を挟んで対向して配置されている。すなわち、半導体パッケージ32は表面裏面合計8個配設されている。
 メイン基板4の裏面に配置されたメインCPU31は、メイン基板4の表面側に配設されたSDRAM32との間でメイン基板4内の多層配線を通じて通信する。
 メイン基板4の表面側のLVDS回路36もまた裏面側のLVDS回路36とメイン基板4を挟んで対向配置されている。これらの表裏のLVDS回路36は、それぞれレシーバ、トランスミッタを構成するものであり、それぞれコネクタ16に近接配置されている。
 CGIC38はクロックを必要とする電子部品(例えばメインCPU31,入出力インタフェース回路37)にクロック信号を供給する。CGICの半導体パッケージ38は、半導体パッケージ31の右側辺の脇で且つ入出力インタフェース回路の半導体パッケージ37の下側に位置して配置されるもので、メインCPU31及び入出力インタフェース回路37と近接配置される。また、入出力インタフェース回路(IOH)37はメインCPU31とバス接続される。このため、これらの半導体パッケージ31、37はメイン基板4を挟んで互いに近接配置されている。
 半導体パッケージ37はメインCPUの半導体パッケージ31の右上脇に配設されており、これらのパッケージ31及び37は近接配置されることによりデータ通信時に発生するノイズ放射を極力抑制できる。また、入出力インタフェース回路37は、周辺回路34、LVDS回路36とも電気的に接続されている。
 その他、図示しないが、メイン基板4の表面、裏面側には、各種のトランジスタ、抵抗部品、チップコンデンサ、等の電子部品も配置されている。これらの半導体パッケージ30~34,36~38や、他の電子部品35等は、ねじ締付用の貫通孔4z、4yから所定の距離以上離間して配置されている(所定範囲4za、4ya参照)。そしてメイン基板4の表面、裏面共に部品配置可能スペースが埋設されている。符号4y,4yaは、PMIC30に近接する貫通孔4yと所定範囲4yaを示し、符号4z,4zaはその他の貫通孔とその所定範囲を示す。
 すなわち、各種電子部品の電極の半田付けパッドが、貫通孔4z,4yに近付けて配置されていると、組付け時に半田付け部に引っ張り応力が加わる。このため、貫通孔4z,4yの近くに部品を半田付けすることは望ましくなく、貫通孔4z,4yから所定範囲4za、4ya内に電子部品は配置されていない。
 図5はメイン基板4より前方側の部品配置の横断面を概略的に示し、図4は図5のIV-IV線に沿う断面を示す。図4に示すように、基板間フレーム5は、メイン基板4とインタフェース基板6との間の前後方向に一部立脚する立脚部5aを備えている。
 そして、基板間フレーム5が、メイン基板4とインタフェース基板6との間に装着されると、インタフェース基板6と基板間フレーム5との間、および、基板間フレーム5とメイン基板4との間に空間が確保されるようになり、遠心ファンユニット2の風を通過できる。これにより、インタフェース基板6およびメイン基板4は、表裏方向に所定の高さを確保して配設されている。
 基板間フレーム5にはねじ穴5bが設けられている。他方、メイン基板4にも貫通孔4yが設けられている。ねじ12がメイン基板4の貫通孔4yを介してねじ穴5bに締結されることによりメイン基板4が基板間フレーム5に固定される。ねじ12のねじ頭12aは例えば皿状に成型され、ねじ12が締結されるとメイン基板4の貫通孔4y、4zの周囲全体を基板間フレーム5側(前面側)に押圧する。
 メイン基板4の貫通孔4yの右脇には、所定距離離間して貫通孔4xが形成されている。この貫通孔4xは、メイン基板4および基板間フレーム5を容易に組付けるため使用されるもので位置決め用の孔として設けられる。
 図3に示すように、この貫通孔4xはCGICの半導体パッケージ38と貫通孔4yとの間に設けられる。この貫通孔4xは、ねじ12が貫通孔4yに締結されることに応じてメイン基板4に生じる歪みを抑制する作用も奏する。この貫通孔4xが設けられることによって、特にCGICの半導体パッケージ38の半田付け部38aに応力を生じないようにすることができる。
 図4に示すように、基板間フレーム5の裏面側には位置決め用の突起5fが設けられる。この突起5fは、その先端側が貫通孔4xの孔径に嵌合可能に成型されており、組付時にメイン基板4の貫通孔4yを通じて裏面側(後方側)に突出する。これにより基板間フレーム5がメイン基板4の基板面方向(上下左右平面方向)に位置決めされる。ねじ12は、他の電子部品の配置位置との関係を考慮し、その中心位置が突起5fの中心位置との間で例えば6.5mm程度と近接配置されている。
 図2及び図3に示すように、PMICの半導体パッケージ30と貫通孔4yとの間にはスリット4ybが設けられている。このスリット4ybは、ねじ12が締付けられることによる基板4の歪み、半田付け部30aへの応力を軽減するために設けられる。
 スリット4ybは、貫通孔4yを中心として所定距離離間した位置に円弧状に設けられる。このスリット4ybは、例えば真上から右30度円弧、左60度円弧に合計90度に形成され、スリット4ybの内端が貫通孔4yの外端から1.5mm離間して位置し、スリット4ybの円弧幅は例えば1mmになっている。
 半導体パッケージ30~34,36~38は、その配置位置がねじ12の締付位置から所定距離以上離間した位置(範囲4za、4ya参照)に配設されているものの、この中で、図2に示す半導体パッケージ30は半田接合耐性の弱いQFNパッケージにより構成されると共に貫通孔4y(ねじ12の締付位置)から相当近い位置に配置されている。半導体パッケージ30の半田付け部はねじ12の締付時の応力を受けやすくクラックを生じやすくなる。
 発明者は、ねじ12の締付に応じてメイン基板4に生じる背反、歪み分布、応力分布の検証を行った。そして、発明者は、温度サイクル加速試験(マイナス数十度からプラス数十度まで数百~千数百サイクル)を実施することで、各半導体パッケージ30~32、34、36、39の半田クラックの有無、電気的動作のOK/NGを検証した。
 図6,図7は、図2及び図3のようにスリット4ybを設けた場合の歪み分布、応力集中分布のシミュレーション結果をそれぞれ示す。また図8、図9はスリット4ybを設けない場合の歪み分布、応力集中分布のシミュレーション結果をそれぞれ示す。また、図10、図11はスリット4ybが位置決め用の貫通孔4xの周辺まで延設された場合の歪み分布、応力集中分布のシミュレーション結果をそれぞれ示す。この図10、図11に示すスリット4ybは、貫通孔4yを中心として当該貫通孔4yの真上から左回転角60度、右回転角60度の円弧状に形成されている。
 図6、図8、図10には歪み量が等しくなる領域を等歪線により示している。図7、図9、図11には応力が等しくなる領域を等応力線により示している。これらの図6、図8および図10において、各領域X1~X4は等歪線を示しており、同一符号を付した領域はほぼ同一の歪み量となっている。これらの領域の歪み量の関係はX4>X3>X2>X1となっている。また、図7、図9及び図11において、各領域Y1~Y4は等応力線を示しており、同一符号を付した領域はほぼ同一の引っ張り応力が与えられる領域となっている。これらの領域の応力の関係はY4>Y3>Y2>Y1となっている。
 図8、図9に示すように、スリット4ybが形成されていないと、歪み、応力は、貫通孔4z、4yの位置に対し基板4の中央側に大きく生じることが判明している。スリット4ybが形成されていないと、図8に示すように、最も大きな歪み量を示す領域X4の範囲が貫通孔4y及び4xに渡ることが判明した。この歪み領域X4が大きいと半田付け部30aにまで影響が及ぼされ、半田付け部30aに半田クラックを生じてしまう。
 また、図10、図11に示すように、スリット4ybが形成されていても、スリット4ybが位置決め用の貫通孔4x付近まで形成されていると、図10に示すようにメイン基板4の歪み抑制効果を上げることはできるものの、図11に示すようにスリット4ybと貫通孔4xとの間に応力集中(Y4領域:2倍程度)を生じることが判明している。
 したがって、メイン基板4の歪みの抑制効果を増すためには、円弧状のスリット4ybの円弧長を極力長くすると良いが、逆に、メイン基板4の強度を増すためには、スリット4ybを位置決め用の貫通孔4xに近づけないようにするため、スリット4ybの円弧長を短くすると良い。
 このトレードオフで円弧状のスリットの円弧長を設定することが望ましいが、発明者は図6、図7に示すように、全体で90度円弧角とすることがベストであることを見出した。図6に示すように最も歪み量の大きい領域X4の拡大を抑制できる。半導体パッケージ30の半田付け部30aは少なくとも最も歪み量の大きい領域X4に位置しなくなる。また、発明者は図6及び図7に示すようにスリット4ybを追加することでスリット4yb追加前に比較して歪み量を35%低減できることを確認した。
 本実施形態によれば、次に示す特徴的な作用効果を奏する。メイン基板4の貫通孔4yの配設位置と半導体パッケージ30との間にスリット4ybを設けたのでメイン基板4の歪みを抑制できる。半導体パッケージ30の半田付け部30aにおけるクラックの発生を抑制でき、PMIC30の電気的接続を良好にできる。
 特に半導体パッケージ30はQFNパッケージにより構成されているが、QFNパッケージは半田接合耐性が比較的弱く、このため、半導体パッケージ30がねじ12の近傍に配置されると、半田付け部30aにクラックを生じ電気的接続不良を生じやすい。したがって、スリット4ybが半導体パッケージ30の近傍に設けられることにより半田クラックの発生を特に有効に防止できる。
 メイン基板4は、貫通孔4yからスリット4ybの形成方向側とは異なる平面回転角方向で、当該メイン基板4の平面方向ブレを抑制する位置決め用の貫通孔4xを設けている。この貫通孔4xは半導体パッケージ38の配置位置と貫通孔4yの配設位置との間に構成されているため、メイン基板4の歪みを抑制でき、特にCGICの半導体パッケージ38にかかる応力を低減でき、半導体パッケージ38の半田付け部38aのクラック発生を極力抑制でき、CGIC38の電気的接続を良好にできる。
 (他の実施形態)
 前述実施形態に限定されるものではなく、例えば、以下に示す変形または拡張が可能である。半導体パッケージ30は、特にQFNパッケージにより構成されていると前述の影響が生じやすく、スリット4ybを設けることで歪み抑制効果も上がり、クラックの発生を抑制できるが、BGA(Ball Grid Array)、LGA(Land Grid Array)のようなパッケージ構造を採用した場合でも、半田付け部のクラックの発生を抑制できる。メイン基板4は多層基板により構成したが両面基板、片面基板でも適用できる。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

Claims (4)

  1.  金属製部材(5)と、
     ねじ(12)により前記金属製部材(5)に固定され、前記ねじ(12)を挿通するための第1貫通孔(4y)が設けられるプリント配線基板(4)と、
     前記プリント配線基板(4)に半田接合されたデバイスの第1の半導体パッケージ(30)と、を備え、
     前記プリント配線基板(4)には、前記第1貫通孔(4y)の配設位置と前記第1の半導体パッケージ(30)の配置位置との間にスリット(4yb)が設けられている車両用電子機器。
  2.  請求項1記載の車両用電子機器において、
     前記第1の半導体パッケージ(30)は、QFNパッケージ(Quad For Non-Lead Package)により構成されている車両用電子機器。
  3.  請求項1または2記載の車両用電子機器において、
     前記プリント配線基板(4)に半田付けされ発振ICを内蔵する第2の半導体パッケージ(38)を備え、
     前記プリント配線基板(4)は、前記第1貫通孔(4y)から前記スリット(4yb)の形成方向側とは異なる平面回転角方向で、当該プリント配線基板(4)の平面方向ブレを抑制する位置決め用の第2貫通孔(4x)が設けられ、前記第2貫通孔(4x)は前記第2の半導体パッケージ(38)の配置位置と前記第1貫通孔(4y)の配設位置との間に構成されている車両用電子機器。
  4.  請求項1~3の何れか一項に記載の車両用電子機器において、
     前記スリット(4yb)は、前記第1貫通孔(4y)を中心とした所定回転角の円弧状に形成されている車両用電子機器。
PCT/JP2014/001955 2013-04-19 2014-04-03 車両用電子機器 WO2014171098A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-088313 2013-04-19
JP2013088313A JP2014212240A (ja) 2013-04-19 2013-04-19 車両用電子機器

Publications (1)

Publication Number Publication Date
WO2014171098A1 true WO2014171098A1 (ja) 2014-10-23

Family

ID=51731061

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/001955 WO2014171098A1 (ja) 2013-04-19 2014-04-03 車両用電子機器

Country Status (2)

Country Link
JP (1) JP2014212240A (ja)
WO (1) WO2014171098A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3515156A1 (en) * 2018-01-19 2019-07-24 Ge Aviation Systems Llc, Inc. Control boxes and system-on-module circuit boards for unmanned vehicles
EP3576502A1 (en) * 2018-05-30 2019-12-04 Toyota Jidosha Kabushiki Kaisha Circuit board

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6455154B2 (ja) 2015-01-08 2019-01-23 株式会社デンソー 車両用電子機器
JP6078089B2 (ja) * 2015-03-04 2017-02-08 アンリツ株式会社 プリント基板および当該基板を用いたプリント基板連結構造

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351698A (ja) * 2005-06-14 2006-12-28 Denso Corp プリント配線基板
JP2008010751A (ja) * 2006-06-30 2008-01-17 Orion Denki Kk プリント基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351698A (ja) * 2005-06-14 2006-12-28 Denso Corp プリント配線基板
JP2008010751A (ja) * 2006-06-30 2008-01-17 Orion Denki Kk プリント基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3515156A1 (en) * 2018-01-19 2019-07-24 Ge Aviation Systems Llc, Inc. Control boxes and system-on-module circuit boards for unmanned vehicles
CN110062552A (zh) * 2018-01-19 2019-07-26 通用电气航空系统有限责任公司 用于无人驾驶运载器的控制箱和模块上系统电路板
US10827629B2 (en) 2018-01-19 2020-11-03 Ge Aviation Systems Llc Control boxes and system-on-module circuit boards for unmanned vehicles
EP3576502A1 (en) * 2018-05-30 2019-12-04 Toyota Jidosha Kabushiki Kaisha Circuit board
CN110557884A (zh) * 2018-05-30 2019-12-10 丰田自动车株式会社 电路基板

Also Published As

Publication number Publication date
JP2014212240A (ja) 2014-11-13

Similar Documents

Publication Publication Date Title
JP5987732B2 (ja) 車両用電子機器
WO2014171098A1 (ja) 車両用電子機器
JP5284462B2 (ja) 車載用電子装置
KR101610901B1 (ko) 차량의 전자 제어 장치
JP2008251687A (ja) プリント回路板、およびこれを備えた電子機器
JP6036513B2 (ja) 車両用電子機器
JP2010086071A (ja) 電子機器
US7864536B2 (en) Circuit board assembly
US20220346267A1 (en) Electronic control device
JP2008010751A (ja) プリント基板
JP2006332247A (ja) 電源装置および電気装置の放熱構造
JP6824361B1 (ja) インバータ装置
JP2014013805A (ja) 制御ユニット
JP2003188563A (ja) 電子制御装置
WO2020170730A1 (ja) 車両用装置
JP6230799B2 (ja) 制御装置
CN103429043A (zh) 散热装置组合
WO2021124665A1 (ja) ヒートシンク、および電子機器ユニット
JP2010165373A (ja) 電子機器
JP2017216419A (ja) 電子機器、及び電子機器の製造方法
WO2013111640A1 (ja) バスバー
KR20080002507A (ko) 메모리 모듈 실장 방법 및 메모리 모듈 장치
JP6094455B2 (ja) 車両用電子機器
JP2012256687A (ja) 受信ユニット
JP2015028992A (ja) 回路基板の接続構造

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14785740

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14785740

Country of ref document: EP

Kind code of ref document: A1