CN110364510B - 芯片及通信设备 - Google Patents

芯片及通信设备 Download PDF

Info

Publication number
CN110364510B
CN110364510B CN201810312010.7A CN201810312010A CN110364510B CN 110364510 B CN110364510 B CN 110364510B CN 201810312010 A CN201810312010 A CN 201810312010A CN 110364510 B CN110364510 B CN 110364510B
Authority
CN
China
Prior art keywords
inductor
chip
solder ball
width
closed loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810312010.7A
Other languages
English (en)
Other versions
CN110364510A (zh
Inventor
刘宁
陈钊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201810312010.7A priority Critical patent/CN110364510B/zh
Priority to PCT/CN2019/078567 priority patent/WO2019196600A1/zh
Publication of CN110364510A publication Critical patent/CN110364510A/zh
Application granted granted Critical
Publication of CN110364510B publication Critical patent/CN110364510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32106—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本申请提供一种芯片，包括基板、裸芯片及焊接在基板与裸芯片之间的焊球组，焊球组包括间隔排布的第一焊球和第二焊球，裸芯片上布设有连接第一焊球与第二焊球的第一导电部，基板布设有连接第一焊球与第二焊球的第二导电部，第一焊球、第一导电部、第二焊球及第二导电部形成闭合环路，裸芯片还包括两个电感，两个电感分布在闭合环路的两侧。上述芯片能够改善相邻电感之间的串扰现象。本申请还提供一种通信设备。

Description

芯片及通信设备
技术领域
本申请涉及集成电路领域，尤其涉及一种防串扰的芯片及通信设备。
背景技术
目前，随着通信设备的发展，芯片(Integrated circuit，IC，又称集成电路)也朝着小型化以及多功能方向发展。由于芯片上排布器件的空间有限，为了排布更多的功能IP(intellectual property，知识产权)模块，各功能IP模块之间的间距越来越小，导致各功能IP模块之间的串扰成为影响芯片性能的关键问题。其中，相邻的两个电感线圈之间的耦合主要为磁场耦合：当其中一个线圈(激励线圈)中通过交变电流时，该线圈为激励线圈周围空间形成交变磁场，交变磁场的磁感应线穿过另一个线圈(受扰线圈)时，由于受扰线圈包围的磁通量发生变化，就会在受扰线圈中形成感应电流，即为串扰。由于激励线圈和受扰线圈之间的间距较小，导致串扰现象尤为明显。
发明内容
本申请提供一种芯片及一种通信设备。
第一方面，本申请提供了一种芯片。所述芯片包括基板、裸芯片及焊接在所述基板与所述裸芯片之间的焊球组。所述焊球组包括间隔排布的第一焊球和第二焊球。所述第一焊球和所述第二焊球之间有间隙，所述间隙会被胶体或其他粘接剂填充。所述裸芯片上布设有连接在所述第一焊球与所述第二焊球的第一导电部。所述基板上布设有连接在所述第一焊球与所述第二焊球的第二导电部。所述第一焊球、所述第一导电部、所述第二焊球及所述第二导电部形成闭合环路。所述裸芯片还包括两个电感，所述两个电感分布在所述闭合环路的两侧。
在本实施方式中，当两个电感中的其中一个电感为激励线圈时，另一个电感为受扰线圈，所述激励线圈和所述受扰线圈分别位于所述闭合环路的两侧，利用法拉第电磁感应定律，所述激励线圈的磁力线通过所述闭合环路时，会在所述闭合环路中感应出感应电流，以此抵消通过所述闭合环路的磁力线，因此受扰线圈中通过的磁力线就减少了，使得所述激励线圈和所述受扰线圈之间的耦合程度降低，隔离度得到了提高。换言之，由于所述两个电感分布在所述闭合环路的两侧，所述闭合环路能够有效隔离所述两个电感，因此所述两个电感可以利用所述闭合环路降低彼此之间的耦合度，从而改善所述两个电感之间的串扰现象。
其中，所述芯片利用所述裸芯片中的金属走线形成所述第一导电部，利用芯片封装结构中的所述焊球组形成所述第一焊球和所述第二焊球，利用所述基板上的封装金属层形成所述第二导电部，因此所述闭合环路可以充分利用所述芯片的封装结构，提高对所述芯片封装结构的利用率，从而能够降低所述隔离环的成本。
其中，由于所述芯片的所述闭合环路由所述第一焊球、所述第一导电部、所述第二焊球及所述第二导电部依次连接所形成，所述第一导电部形成在所述裸芯片上，所述第二导电部形成在所述基板上，所述第一焊球和所述第二焊球连接在所述裸芯片与所述基板之间，因此所述闭合环路相对所述裸芯片为立体式的闭合环路。由于所述两个电感分别位于所述闭合环路的两侧，也即所述闭合环路只是设置于所述两个电感的磁力线相互耦合的必经路径上，所述闭合环路不会对所述两个电感的其他方位上的磁力线产生减弱作用，因此所述闭合环路对所述两个电感的电感量和Q值(也叫电感的品质因数，是指电感在某一频率的交流电压下工作时，所呈现的感抗与其等效损耗电阻之比)所产生的影响非常小。简言之，所述闭合环路能够在不降低所述两个电感的电感量和Q值的情况下，降低所述两个电感之间的耦合度，以改善所述两个电感之间的串扰现象。
其中，所述闭合环路接地设置。当然，在其他实施方式中，所述闭合环路也可以悬空设置，也即所述闭合环路不接入其他电路中。
一种实施方式中，所述裸芯片具有朝向所述基板的连接表面。所述两个电感的中心点的连线为第一连线。所述第一焊球的中心点与所述第二焊球的中心点的连线为第二连线。所述第一连线在所述连接表面上的正投影与所述第二连线在所述连接表面上的正投影相交。此时，所述闭合环路位于所述第一电感与所述第二电感之间较中间的区域，所述闭合环路能够抵消更多磁力线，隔离度更高。
其中，所述第一连线可穿过所述闭合环路，以使所述闭合环路的隔离效果更佳。
其中，所述第一连线在所述连接表面上的正投影穿过所述第二连线在所述连接表面上的正投影的中心。此时，所述闭合环路位于所述第一电感与所述第二电感之间的正中区域，所述闭合环路的隔离效果更佳。
一种实施方式中，所述第一连线在所述连接表面上的正投影垂直于所述第二连线在所述连接表面上的正投影。此时，所述第一电感和所述第二电感大致对称地排布在所述闭合环路的两侧，使得所述闭合环路能够抵消更多磁力线，隔离度更高，且对所述第一电感和所述第二电感的电感量及Q值得影响更小。
一种实施方式中，所述第一焊球和所述第二焊球沿第一方向排布。所述第一焊球与所述第二焊球之间的间距为第一长度。所述第一焊球与所述第二焊球之间的间距为所述第一焊球的外轮廓与所述第二焊球的外轮廓之间的最小距离。所述两个电感为第一电感和第二电感。所述第一电感在所述第一方向的长度为第二长度。所述第二电感在所述第一方向的长度为第三长度。所述第二长度大于等于所述第三长度。所述第一长度与所述第二长度的比在0.75至 1.25的范围内。
在本实施方式中，所述第一长度与所述第二长度的比在0.75至1.25的范围内时，也即所述闭合环路的长度与所述两个电感中长度较长的电感的长度差不多时，所述闭合环路的隔离效果较佳，能够有效地对所述两个电感起到隔离作用。
一种实施方式中，所述第一长度等于所述第二长度。此时，所述闭合环路的长度与所述两个电感中长度较长的电感的长度等长，所述闭合环路能够更好地降低所述第一电感与所述第二电感之间的耦合度，所述闭合环路的隔离效果好。
一种实施方式中，所述第一导电部呈条形，所述第一导电部的延伸方向与所述第一方向一致。此时，所述第一导电部可以为形成在所述裸芯片内的一段金属走线。由于所述第一导电部的延伸方向与所述第一方向一致，因此所述第一导电部长度较短，所述第一导电部电阻较小，有利于提高所述闭合环路的敏感度，使得所述闭合环路的隔离效果更佳。
一种实施方式中，所述第一焊球在第二方向上具有第一宽度，所述第二方向平行于所述裸芯片且垂直于所述第一方向。所述第二焊球在所述第二方向上的宽度等于所述第一宽度。所述第一导电部在所述第二方向具有第二宽度。所述第二宽度与所述第一宽度的比大于等于 0.75。其中，所述第一焊球的外轮廓与所述第二焊球的外轮廓相同或非常相似。由于制造工艺上的误差，所述第二焊球在所述第二方向上的宽度与所述第一宽度有微小偏差时，也认为所述第二焊球在所述第二方向上的宽度等于所述第一宽度。
在本实施方式中，所述第二宽度与所述第一宽度的比大于等于0.75时，也即所述第一导电部的宽度与所述第一焊球的宽度、所述第二焊球的宽度差不多时，所述闭合环路的隔离效果较佳，能够有效地对所述两个电感起到隔离作用。
一种实施方式中，所述第二宽度等于所述第一宽度。此时，所述第一导电部的宽度与所述第一焊球的宽度、所述第二焊球的宽度相同，既可以节约所述第一导电部的材料，并且所述闭合环路也能够很好地降低所述第一电感与所述第二电感之间的耦合度，所述闭合环路的隔离效果好。
一种实施方式中，所述第二导电部呈条形。所述第二导电部的延伸方向与所述第一方向一致。此时，所述第二导电部可以为形成在所述基板内的一段金属走线。由于所述第二导电部的延伸方向与所述第一方向一致，因此所述第二导电部长度较短，所述第二导电部电阻较小，也有利于提高所述闭合环路的敏感度，使得所述闭合环路的隔离效果更佳。
其中，所述第二导电部在所述第二方向上具有第三宽度，所述第三宽度大于等于所述第二宽度。例如，所述第三宽度等于所述第二宽度。此时，所述闭合环路的隔离效果较佳，能够有效地对所述两个电感起到隔离作用。
一种实施方式中，所述焊球组还包括第三焊球。所述第三焊球与所述第一焊球及所述第二焊球排布在同一方向上，且所述第三焊球位于所述第一焊球与所述第二焊球之间。所述第三焊球连接所述第一导电部和所述第二导电部。
在本实施方式中，由于所述第一导电部与所述第二导电部之间连接有所述第一焊球、所述第二焊球及所述第三焊球，因此所述闭合环路内形成了多个并联小环路，使得所述闭合环路的隔离效果更佳。
一种实施方式中，所述第一电感包括上层电感、下层电感及多个导电柱。所述上层电感与所述下层电感间隔地层叠设置，所述多个导电柱连接在所述上层电感与所述下层电感之间。此时，所述第一电感厚度较大，从而增加所述第一电感的Q值。
其中，所述上层电感或所述下层电感与所述第一导电部同层设置。此时，所述第一电感和所述第一导电部的制备过程集成在所述裸芯片的成型过程中，且所述第一导电部能够在所述第一电感的制作工序中同步成型，从而简化了所述裸芯片的制作工序，降低了所述裸芯片的成本。
第二方面，本申请提供了一种通信设备。所述通信设备包括壳体、电路板及芯片。所述芯片采用上述实施例中所描述的芯片。所述电路板收容于所述壳体内部。所述芯片固定于所述电路板且电性连接所述电路板。由于所述芯片能够改善相邻电感之间的串扰问题，所述芯片能够更高质量地处理和传输信号，因此应用所述芯片的所述通信设备的性能较佳。
附图说明
为了更清楚地说明本申请实施方式或背景技术中的技术方案，下面将对本申请实施方式或背景技术中所需要使用的附图进行说明。
图1是本申请实施方式所提供的一种可选的芯片的结构示意图；
图2是图1所示芯片的A处结构的放大示意图；
图3是图1所示芯片的两个电感及闭合环路的一种实施方式的立体结构示意图；
图4是基于本申请方案得到的一种可能的芯片与现有芯片的隔离度与频率的关系曲线图；
图5是基于本申请方案得到的一种可能的芯片与现有芯片的电感量与频率的关系曲线图；
图6是基于本申请方案得到的一种可能的芯片与现有芯片的Q值与频率的关系曲线图；
图7是图2所示结构沿B-B线处剖开的部分结构示意图；
图8是图1所示芯片的两个电感及闭合环路的另一种实施方式的立体结构示意图；
图9是图2中第一电感的结构示意图；
图10是本申请实施方式所提供的一种通信设备的结构示意图；
图11是图1所示芯片的部分结构在裸芯片的连接表面上的正投影的位置关系示意图；
图12是图1所示芯片的部分结构在裸芯片的连接表面上的正投影的另一种位置关系示意图。
具体实施方式
下面结合本申请实施方式中的附图对本申请实施方式进行描述。
请一并参阅图1和图2，本申请提供一种芯片100。所述芯片100包括基板1、裸芯片2(die)及焊接在所述基板1与所述裸芯片2之间的焊球组3。
请一并参阅图2和图3，所述焊球组3包括间隔排布的第一焊球31和第二焊球32。所述第一焊球31和所述第二焊球32之间有间隙，所述间隙会被胶体或其他粘接剂填充。所述裸芯片2上布设有连接所述第一焊球31与所述第二焊球32的第一导电部21。所述基板1上布设有连接所述第一焊球31与所述第二焊球32的第二导电部11。所述第一焊球31、所述第一导电部21、所述第二焊球32及所述第二导电部11形成闭合环路10。所述裸芯片2还包括两个电感(22、23)，所述两个电感(22、23)分布在所述闭合环路 10的两侧。
在本实施方式中，当两个电感(22、23)中的其中一个电感为激励线圈时，另一个电感为受扰线圈，所述激励线圈和所述受扰线圈分别位于所述闭合环路10的两侧，利用法拉第电磁感应定律，所述激励线圈的磁力线通过所述闭合环路10时，会在所述闭合环路10中感应出感应电流，以此抵消通过所述闭合环路10的磁力线，因此受扰线圈中通过的磁力线就减少了，使得所述激励线圈和所述受扰线圈之间的耦合程度降低，隔离度得到了提高。换言之，由于所述两个电感(22、23)分布在所述闭合环路10的两侧，所述闭合环路10能够有效隔离所述两个电感(22、23)，因此所述两个电感(22、23)可以利用所述闭合环路10降低彼此之间的耦合度，从而改善所述两个电感(22、23)之间的串扰现象。
其中，请一并参阅图2和图3，所述芯片100利用所述裸芯片2中的金属走线形成所述第一导电部21，利用芯片100封装结构中的所述焊球组3形成所述第一焊球31和所述第二焊球32，利用所述基板1上的封装金属层形成所述第二导电部11，因此所述闭合环路10可以充分利用所述芯片100的封装结构，提高对所述芯片100封装结构的利用率，从而能够降低作为隔离环的闭合环路10的成本。当然，在其他实施方式中，也可采用先进的微机电系统(Micro-Electro-Mechanical System，MEMS)加工技术构建出立体结构的具有闭合环路的隔离环，该隔离环同样可起到提高电感间的隔离度的效果。
其中，请一并参阅图2和图3，由于所述芯片100的所述闭合环路10由所述第一焊球31、所述第一导电部21、所述第二焊球32及所述第二导电部11依次连接所形成，所述第一导电部21形成在所述裸芯片2上，所述第二导电部11形成在所述基板1上，所述第一焊球31和所述第二焊球32连接在所述裸芯片2与所述基板1之间，因此所述闭合环路10相对所述裸芯片2为立体式的闭合环路。由于所述两个电感(22、23)分别位于所述闭合环路10的两侧，也即所述闭合环路10只是设置于所述两个电感(22、23) 的磁力线相互耦合的必经路径上，所述闭合环路10不会对所述两个电感(22、23)的其他方位上的磁力线产生减弱作用，因此所述闭合环路10对所述两个电感(22、23)的电感量和Q值(也叫电感的品质因数，是指电感在某一频率的交流电压下工作时，所呈现的感抗与其等效损耗电阻之比)所产生的影响非常小。
如图4所示，图4是基于本申请方案得到的一种可能的芯片100与现有芯片对比下的隔离度与频率的关系曲线图。其中，图4中横坐标表示频率(Frequency)，单位为GHz (吉赫)；纵坐标表示隔离度(Isolation)，单位为dB。曲线C1代表现有芯片中未设置隔离结构的两个电感之间隔离度与频率的关系，曲线C1的m1点代表频率为10GHz时，两个电感之间的隔离度为59.68dB。曲线C2代表本申请所述芯片100中设置在所述闭合环路10两侧的所述两个电感(22、23)之间的隔离度与频率的关系，曲线C2的m2点代表频率为10GHz时，所述两个电感(22、23)之间的隔离度为70.53dB。由m2数值与m1 数值的比对(数值差距较大)、曲线C2与曲线C1的比对(曲线明显分离且间距较大)可知，本申请设置在所述闭合环路10两侧的所述两个电感(22、23)之间的隔离度明显高于未设置隔离结构的两个电感之间的隔离度。
如图5所示，图5是基于本申请方案提供的一种可能的芯片与现有芯片的电感量与频率的关系曲线图。其中，图5中横坐标表示频率(Frequency)，单位为GHz(吉赫)；纵坐标表示电感量(Inductance)，单位为nH(纳亨)。曲线D1代表现有芯片中未设置隔离结构的两个电感的电感量与频率的关系，曲线D1中m1点代表频率为10GHz时，两个电感的电感量为0.1882nH。曲线D2代表本申请所述芯片100中设置在所述闭合环路 10两侧的所述两个电感(22、23)的电感量与频率的关系，曲线D2中m2点代表频率为 10GHz时，所述两个电感(22、23)的电感量为0.1875nH。由m2数值与m1数值的比对 (数值相近)、曲线D2与曲线D1的比对(曲线几乎重叠)可知，本申请设置在所述闭合环路10两侧的所述两个电感(22、23)的电感量与未设置隔离结构的两个电感的电感量的差别不大，本申请所述闭合环路10对电感量几乎无影响。
如图6所示，图6是基于本申请方案得到的一种可能的芯片100与现有芯片的Q值与频率的关系曲线图。其中，图6中横坐标表示频率(Frequency)，单位为GHz(吉赫)；纵坐标表示Q值(Q factor)。曲线E1代表现有芯片中未设置隔离结构的两个电感的电感量与频率的关系，曲线E1中m1点代表频率为10GHz时，两个电感的Q值为28.28。曲线E2代表本申请所述芯片100中设置在所述闭合环路10两侧的所述两个电感(22、 23)的电感量与频率的关系，曲线E2中m2点代表频率为10GHz时，所述两个电感(22、 23)的Q值为28.15。由m2数值与m1数值的比对(数值相近)、曲线E2与曲线E1的比对(曲线几乎重叠)可知，本申请设置在所述闭合环路10两侧的所述两个电感(22、23) 的Q值与未设置隔离结构的两个电感的Q值的差别不大，本申请所述闭合环路10对Q值几乎无影响。
简言之，所述闭合环路10能够在不降低所述两个电感(22、23)的电感量和Q值的情况下，降低所述两个电感(22、23)之间的耦合度，以改善所述两个电感(22、23) 之间的串扰现象。
其中，请一并参阅图3，所述闭合环路10接地设置。当然，在其他实施方式中，所述闭合环路10也可以悬空设置，也即所述闭合环路10不接入其他电路中。
其中，请一并参阅图3，所述两个电感(22、23)为第一电感22和第二电感23。可以理解的是，当所述第一电感22为激励线圈时，则所述第二电感23被动地成为受扰线圈；当所述第二电感23为激励线圈时，则所述第一电感22被动地成为受扰线圈。当所述第一电感22和所述第二电感23都处于工作状态时，所述第一电感22既是激励线圈，也是可能受到所述第二电感23干扰的受扰线圈；所述第二电感23既是激励线圈，也是可能受到所述第一电感22干扰的受扰线圈。
在一种实施方式中，所述芯片100可用做网络芯片(networking processor)。此时，所述芯片100是一个提供在通信网络中发送和接收数据逻辑(包括声音和视频)的微处理器。所述芯片100可用于通信设备(Industrial Communication Device，ICD)中。所述通信设备包括但不限于手机、平板电脑、通信基站等。
其中，所述两个电感(22、23)可应用于配置射频信号的电路中。所述射频信号可以包括但不限于无线局域网(Wireless-Fidelity，Wi-Fi)信号、蓝牙信号、全球导航卫星系统(Global Navigation Satellite System，GNSS)信号、2G(2-Generation wirelesstelephone technology，第二代无线通信技术)信号、3G(3-Generation wirelesstelephone technology，第三代无线通信技术)信号、4G(4-Generation wirelesstelephone technology，第四代无线通信技术)信号或5G(5-Generation wirelesstelephone technology，第五代无线通信技术)信号。所述电路可以为储能电路、振荡器电路、谐振电路或者其中信号耦合是关注点的任何其他类型的电路。所述第一电感22 和所述第二电感23可应用于同一电路中的不同位置，也可应用于不同电路中。包括所述第一电感22的电路所配置的信号与包括所述第二电感23的电路所配置的信号可以是相同的、也可以是不同的，可以是相互配合工作的、也可以是相互独立工作的。
一种实施方式中，请一并参阅图1，所述芯片100还包括罩体4。所述罩体4盖设在所述裸芯片2远离所述基板1的一侧。所述罩体4与所述基板1相盖合，以围设出收容空间40。所述裸芯片收容于所述收容空间40。所述罩体4可采用金属材料，以实现电磁屏蔽。所述罩体4与所述裸芯片3之间通过第一胶体5相固定。所述裸芯片3与所述基板1之间还设有第二胶体6。所述第二胶体6采用“非接触喷射式”点胶方式等底部填充方式成型。所述第二胶体6包围所述焊球组3。所述芯片100还包括球栅阵列(Ball Grid Array，BGA)7。所述球栅阵列7形成在所述基板1远离所述裸芯片的一侧。
其中，请一并参阅图2和图3，所述裸芯片2包括衬底和形成在所述衬底上的电路走线层。所述第一电感22、所述第二电感23及所述第一导电部21形成在所述电路走线层中。电路走线层朝向所述基板1的一侧铺设有阻焊层。一种实施方式中，所述第一导电部21形成在最靠近所述阻焊层的表层走线层中，所述阻焊层正对所述第一导电部21 的部分区域设置开窗，使得所述第一导体部21的部分区域经所述开窗暴露出来形成焊盘，所述第一焊球31和所述第二焊球32连接对应焊盘，从而与所述第一导电部21连接。另一种实施方式中，所述第一导电部21形成在远离所述阻焊层的内层走线层中，靠近所述阻焊层的表层走线层中设置有焊盘，焊盘与所述第一导体部21之间通过多个连接孔 (内设导电材料)连接，所述阻焊层正对焊盘的区域镂空设置，使得所述第一焊球31和所述第二焊球32能够通过连接对应焊盘连接至所述第一导体部21。
所述基板1为电路板。所述基板1包括层叠的多层导体层。所述基板1朝向所述裸芯片2的一侧铺设有绝缘的保护层。一种实施方式中，所述第二导电部11形成在最靠近所述保护层的表层导体层中，所述保护层正对所述第二导电部11的部分区域设置开窗，使得所述第二导电部11的部分区域经所述开窗暴露出来形成焊盘，所述第一焊球31和所述第二焊球32连接对应焊盘，从而与所述第二导电部11连接。另一种实施方式中，所述第二导电部11形成在远离所述保护层的内层导体层中，靠近所述保护层的表层导体层中设置有焊盘，焊盘与所述第二导电部11之间通过多个贯孔(内设导电材料)连接，所述保护层正对焊盘的区域镂空设置，使得所述第一焊球31和所述第二焊球32能够通过连接对应焊盘连接至所述第二导电部11。
其中，所述焊球组3可采用锡材料。例如，所述焊球组3可采用包括铜元素或铝元素中至少一者的锡合金。
一种实施方式中，请一并参阅图2、图3以及图11，所述裸芯片2具有朝向所述基板1的连接表面24。所述两个电感(22、23)的中心点的连线为第一连线20。所述第一焊球31的中心点与所述第二焊球32的中心点的连线为第二连线30。如图11所示，所述第一连线20在所述连接表面24上的正投影与所述第二连线30在所述连接表面24上的正投影相交。此时，所述闭合环路10位于所述第一电感22与所述第二电感23之间较中间的区域，所述闭合环路10能够抵消更多磁力线，隔离度更高。
其中，所述第一连线20可穿过所述闭合环路10，以使所述闭合环路10的隔离效果更佳。
其中，如图3和图11所示，所述第一连线20在所述连接表面24上的正投影穿过所述第二连线30在所述连接表面24上的正投影的中心。此时，所述闭合环路10位于所述第一电感22与所述第二电感23之间的正中区域，所述闭合环路10的隔离效果更佳。
当然，在其他实施方式中，如图12所示，所述第一连线20在所述连接表面24上的正投影与所述第二连线30在所述连接表面24上的正投影不相交。此时，所述闭合环路 10位于所述第一电感22与所述第二电感23之间较边缘的区域，所述闭合环路10能够抵消磁力线的磁力线较少，隔离度效果较差。
一种实施方式中，请一并参阅图3和图11,所述第一连线20在所述连接表面24上的正投影垂直于所述第二连线30在所述连接表面24上的正投影。此时，所述第一电感 22和所述第二电感23大致对称地排布在所述闭合环路10的两侧，使得所述闭合环路10 能够抵消更多磁力线，隔离度更高，且对所述第一电感22和所述第二电感23的电感量及Q值得影响更小。
一种实施方式中，请一并参阅图3和图7，所述第一焊球31和所述第二焊球32沿第一方向X排布。所述第一焊球31与所述第二焊球32之间的间距为第一长度L1。所述第一焊球31与所述第二焊球32之间的间距为所述第一焊球31的外轮廓与所述第二焊球 32的外轮廓之间的最小距离。所述两个电感(22、23)为第一电感22和第二电感23。所述第一电感22在所述第一方向X的长度为第二长度L2。所述第二电感23在所述第一方向X的长度为第三长度L3。所述第二长度L2大于等于所述第三长度L3。所述第一长度L1与所述第二长度L2的比在0.75至1.25的范围内。
在本实施方式中，所述第一长度L1与所述第二长度L2的比在0.75至1.25的范围内时，也即所述闭合环路10的长度与所述两个电感(22、23)中长度较长的电感的长度差不多时，所述闭合环路10的隔离效果较佳，能够有效地对所述两个电感(22、23)起到隔离作用。
一种实施方式中，请一并参阅图3和图7，所述第一长度L1等于所述第二长度L2。此时，所述闭合环路10的长度与所述两个电感(22、23)中长度较长的电感的长度等长，所述闭合环路10能够更好地降低所述第一电感22与所述第二电感23之间的耦合度，所述闭合环路10的隔离效果好。
例如，所述第二长度L2为0.23mm(毫米)，所述第一长度L1处于0.17mm至0.29mm 范围内。通过实验可知，在频率为10GHz时，当所述第一长度L1在0.17mm至0.23mm范围内时，隔离度随所述第一长度L1的增加递增；当所述第一长度L1在0.23mm至0.29mm 范围内时，隔离度随所述第一长度L1的增加递减；当第一长度L1在0.17mm至0.29mm 范围内时，隔离度大致处于69至70.5的范围内，隔离度数值较高。
可以理解的是，本申请中不对所述第一电感22的位置和所述第二电感23的位置作出严格限定，所述第一电感22和所述第二电感23的位置是可以互相调换的。
一种实施方式中，请一并参阅图3和图7，所述第一导电部21呈条形，所述第一导电部21的延伸方向与所述第一方向X一致。此时，所述第一导电部21可以为形成在所述裸芯片2内的一段金属走线。由于所述第一导电部21的延伸方向与所述第一方向X一致，因此所述第一导电部21长度较短，所述第一导电部21电阻较小，有利于提高所述闭合环路10的敏感度，使得所述闭合环路10的隔离效果更佳。
一种实施方式中，请一并参阅图3和图7，所述第一焊球31在第二方向Y上具有第一宽度W1，所述第二方向Y平行于所述裸芯片2且垂直于所述第一方向X。所述第一焊球31的外轮廓在所述第二方向Y上最大的尺寸为所述第一宽度W1。所述第一焊球31大致呈球形时，所述第一宽度W1为所述第一焊球31的直径。所述第二焊球32在所述第二方向Y上的宽度等于所述第一宽度W1。所述第一导电部21在所述第二方向Y具有第二宽度W2。所述第二宽度W2与所述第一宽度W1的比大于等于0.75。其中，所述第一焊球 31的外轮廓与所述第二焊球32的外轮廓相同或非常相似。由于制造工艺上的误差，所述第二焊球32在所述第二方向Y上的宽度与所述第一宽度W1有微小偏差时，也认为所述第二焊球32在所述第二方向Y上的宽度等于所述第一宽度W1。
在本实施方式中，所述第二宽度W2与所述第一宽度W1的比大于等于0.75时，也即所述第一导电部21的宽度与所述第一焊球31的宽度、所述第二焊球32的宽度差不多时，所述闭合环路10的隔离效果较佳，能够有效地对所述两个电感(22、23)起到隔离作用。
一种实施方式中，请一并参阅图3和图7，所述第二宽度W2等于所述第一宽度W1。此时，所述第一导电部21的宽度与所述第一焊球31的宽度、所述第二焊球32的宽度相同，既可以节约所述第一导电部21的材料，并且所述闭合环路10也能够很好地降低所述第一电感22与所述第二电感23之间的耦合度，所述闭合环路10的隔离效果好。
例如，所述第一焊球31的所述第一宽度W1为80um，所述第二宽度W2大于等于60um。通过实验可知，在频率为10GHz时，当所述第二宽度W2大于等于60um时，隔离度大于等于70.1；随所述第二宽度W2的增加，隔离度能够从70.1增加到70.5，隔离度数值处于较高范围内；所述第二宽度W2等于80um时，隔离度增加到70.5；所述第二宽度W2 大于80um后，隔离度不再随着所述第二宽度W2的增加而变化。
一种实施方式中，所述第一焊球31和所述第二焊球32的高度为85um。本申请中不对所述第一焊球31和所述第二焊球32的长度作出具体限定。本申请中也不对所述第一电感22和所述第二电感23之间的间距作出具体限定。
一种实施方式中，请一并参阅图3和图7，所述第二导电部11呈条形。所述第二导电部11的延伸方向与所述第一方向X一致。此时，所述第二导电部11可以为形成在所述基板1内的一段金属走线。由于所述第二导电部11的延伸方向与所述第一方向X一致，因此所述第二导电部11长度较短，所述第二导电部11电阻较小，有利于提高所述闭合环路10的敏感度，使得所述闭合环路10的隔离效果更佳。
其中，请一并参阅图3和图7，所述第二导电部11在所述第二方向Y上具有第三宽度W3，所述第三宽度W3大于等于所述第二宽度W2。例如，所述第三宽度W3等于所述第二宽度W2。此时，所述闭合环路10的隔离效果较佳，能够有效地对所述两个电感(22、 23)起到隔离作用。
当然，在其他实施方式中，所述第二导电部11也可以呈其他形状，如方形、圆形等。
一种实施方式中，请一并参阅图8，所述焊球组3还包括第三焊球33。所述第三焊球33与所述第一焊球31及所述第二焊球32排布在同一方向上(例如所述第一方向X)，且所述第三焊球33位于所述第一焊球31与所述第二焊球32之间。所述第三焊球33连接所述第一导电部21和所述第二导电部11。
在本实施方式中，由于所述第一导电部21与所述第二导电部11之间连接有所述第一焊球31、所述第二焊球32及所述第三焊球33，因此所述闭合环路10内形成了多个并联小环路，使得所述闭合环路10的对所述第一电感22和所述第二电感23的隔离效果更佳。
当然，在其他实施方式中，所述第三焊球33的数量可以有多个。多个所述第三焊球33排布在所述第一焊球31与所述第二焊球32之间。其中，本申请中“多个”是指至少两个。
一种实施方式中，请一并参阅图9，所述第一电感22包括上层电感221、下层电感222及多个导电柱223。所述上层电感221与所述下层电感222间隔地层叠设置，所述多个导电柱223连接在所述上层电感221与所述下层电感222之间。此时，所述第一电感 22厚度较大，从而增加所述第一电感22的Q值。
其中，请一并参阅图2和图9，所述上层电感221或所述下层电感222与所述第一导电部21同层设置。此时，所述第一电感22和所述第一导电部21的制备过程集成在所述裸芯片2的成型过程中，且所述第一导电部21能够在所述第一电感22的制作工序中同步成型，从而简化了所述裸芯片2的制作工序，降低了所述裸芯片2的成本。
当然，在其他实施方式中，所述第一电感22还可包括其他电感层，其他电感层通过导电柱与所述上层电感221或所述下层电感222连接。所述第一导电部21也可包括多层导电走线。多层导电层的成型过程集成在所述第一电感22的制备过程中。当然，所述第一导电部21的成型过程也可独立于所述第一电感22的制备过程。
其中，一种实施例中，如图7所示，所述第一电感22采用差分结构，所述第一电感22左右对称。所述第一电感22的左下角和右下角分别为输入/输出端口，中间的位置是接地端口(可根据需要接地，也可以悬空)。
一种实施方式中，请一并参阅图2和图9，所述第二电感23采用与所述第一电感22相同或相似的结构。换言之，所述第二电感23同样包括多层电感，多层电感之间通过导电柱电连接。所述第二电感23与所述第一电感22同层设置，使得所述第二电感23与所述第一电感22在相同的工序中成型，降低所述裸芯片2的成本。当然，在其他实施方式中，所述第二电感23与所述第一电感22也可排布在不同的走线层中。
可以理解的是，由于所述裸芯片2的电路走线层的总体厚度(在厚度方向Z上的尺寸，厚度方向Z如图2和图3所示，厚度方向Z垂直于所述第一方向X和所述第二方向 Y)是很薄的(微米级别)，当所述第一电感22和所述第二电感23位于所述闭合环路10 的两侧时，所述闭合环路10能够对处于任意走线层的所述第一电感22和所述第二电感 23起到良好的隔离作用，因此本申请并不严格限定所述第一导电层21、所述第一电感 22及所述第二电感23所排布走线层之间的位置关系，三者所在的走线层可以是同层排布、也可以是不同层排布。
请一并参阅图10，本申请实施方式还提供一种通信设备200。所述通信设备200包括壳体300、电路板400及芯片100。所述芯片100采用上述实施例中所描述的芯片。所述电路板400收容于所述壳体300内部。所述芯片100固定于所述电路板400且电性连接所述电路板400。由于所述芯片100能够改善相邻电感之间的串扰问题，所述芯片100 能够更高质量地处理和传输信号，因此应用所述芯片100的所述通信设备200的性能较佳。所述通信设备200包括但不限于手机、平板电脑、通信基站等。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种芯片，其特征在于，包括基板、裸芯片及焊接在所述基板与所述裸芯片之间的焊球组，所述焊球组包括间隔排布的第一焊球和第二焊球，所述裸芯片上布设有连接所述第一焊球与所述第二焊球的第一导电部，所述基板上布设有连接所述第一焊球与所述第二焊球的第二导电部，所述第一焊球、所述第一导电部、所述第二焊球及所述第二导电部形成闭合环路，所述裸芯片还包括两个电感，所述两个电感分布在所述闭合环路的两侧；所述两个电感为第一电感和第二电感，所述第一电感包括上层电感、下层电感及多个导电柱，所述上层电感与所述下层电感间隔地层叠设置，所述多个导电柱连接在所述上层电感与所述下层电感之间，所述上层电感或所述下层电感与所述第一导电部同层设置。
2.根据权利要求1所述的芯片，其特征在于，所述裸芯片具有朝向所述基板的连接表面，所述两个电感的中心点的连线为第一连线，所述第一焊球的中心点与所述第二焊球的中心点的连线为第二连线，所述第一连线在所述连接表面上的正投影与所述第二连线在所述连接表面上的正投影相交。
3.根据权利要求2所述的芯片，其特征在于，所述第一连线在所述连接表面上的正投影垂直于所述第二连线在所述连接表面上的正投影。
4.根据权利要求1至3任一项所述的芯片，其特征在于，所述第一焊球和所述第二焊球沿第一方向排布，所述第一焊球与所述第二焊球之间的间距为第一长度，所述第一电感在所述第一方向的长度为第二长度，所述第二电感在所述第一方向的长度为第三长度，所述第二长度大于等于所述第三长度，所述第一长度与所述第二长度的比在0.75至1.25的范围内。
5.根据权利要求4所述的芯片，其特征在于，所述第一长度等于所述第二长度。
6.根据权利要求4所述的芯片，其特征在于，所述第一导电部呈条形，所述第一导电部的延伸方向与所述第一方向一致。
7.根据权利要求6所述的芯片，其特征在于，所述第一焊球在第二方向上具有第一宽度，所述第二方向平行于所述裸芯片且垂直于所述第一方向，所述第二焊球在所述第二方向上的宽度等于所述第一宽度，所述第一导电部在所述第二方向具有第二宽度，所述第二宽度与所述第一宽度的比大于等于0.75。
8.根据权利要求7中所述的芯片，其特征在于，所述第二宽度等于所述第一宽度。
9.根据权利要求7或8中所述的芯片，其特征在于，所述第二导电部呈条形，所述第二导电部的延伸方向与所述第一方向一致，所述第二导电部在所述第二方向上具有第三宽度，所述第三宽度大于等于所述第二宽度。
10.根据权利要求4所述的芯片，其特征在于，所述焊球组还包括第三焊球，所述第三焊球与所述第一焊球及所述第二焊球排布在同一方向上，且所述第三焊球位于所述第一焊球与所述第二焊球之间，所述第三焊球连接所述第一导电部和所述第二导电部。
11.一种通信设备，其特征在于，包括壳体、电路板及权利要求1至10中任一项所述的芯片，所述电路板收容于所述壳体内部，所述芯片固定于所述电路板且电性连接所述电路板。
CN201810312010.7A 2018-04-09 2018-04-09 芯片及通信设备 Active CN110364510B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810312010.7A CN110364510B (zh) 2018-04-09 2018-04-09 芯片及通信设备
PCT/CN2019/078567 WO2019196600A1 (zh) 2018-04-09 2019-03-18 芯片及通信设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810312010.7A CN110364510B (zh) 2018-04-09 2018-04-09 芯片及通信设备

Publications (2)

Publication Number Publication Date
CN110364510A CN110364510A (zh) 2019-10-22
CN110364510B true CN110364510B (zh) 2021-04-20

Family

ID=68163074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810312010.7A Active CN110364510B (zh) 2018-04-09 2018-04-09 芯片及通信设备

Country Status (2)

Country Link
CN (1) CN110364510B (zh)
WO (1) WO2019196600A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101065846A (zh) * 2004-09-28 2007-10-31 德克萨斯仪器股份有限公司 在集成电路中减少电磁耦合
TW201715706A (zh) * 2015-10-30 2017-05-01 瑞昱半導體股份有限公司 積體電路
CN106935572A (zh) * 2015-09-29 2017-07-07 飞思卡尔半导体公司 改进在射频和毫米波产品中的bga封装隔离的方法
CN108878399A (zh) * 2017-05-08 2018-11-23 瑞昱半导体股份有限公司 电子装置及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100539112C (zh) * 2004-02-24 2009-09-09 高通股份有限公司 最佳化至高速度、高接脚数装置的电力传输
JP5904856B2 (ja) * 2012-04-23 2016-04-20 キヤノン株式会社 プリント配線板、半導体パッケージ及びプリント回路板
US9793203B2 (en) * 2015-10-02 2017-10-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Isolation device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101065846A (zh) * 2004-09-28 2007-10-31 德克萨斯仪器股份有限公司 在集成电路中减少电磁耦合
CN106935572A (zh) * 2015-09-29 2017-07-07 飞思卡尔半导体公司 改进在射频和毫米波产品中的bga封装隔离的方法
TW201715706A (zh) * 2015-10-30 2017-05-01 瑞昱半導體股份有限公司 積體電路
CN108878399A (zh) * 2017-05-08 2018-11-23 瑞昱半导体股份有限公司 电子装置及其制造方法

Also Published As

Publication number Publication date
WO2019196600A1 (zh) 2019-10-17
CN110364510A (zh) 2019-10-22

Similar Documents

Publication Publication Date Title
KR101776821B1 (ko) 기판 구조들을 이용하는 전자기 신호의 재지향
CN114156045B (zh) 电感器部件
US11804326B2 (en) Coil component, method of making the same, and power supply circuit unit
CN103137602B (zh) 带有抑噪部件的中介层以及半导体封装件
US6998952B2 (en) Inductive device including bond wires
US7525812B2 (en) Chip carrier and fabrication method
US10796835B2 (en) Stacked laminate inductors for high module volume utilization and performance-cost-size-processing-time tradeoff
CN107068657A (zh) 包含天线层的半导体封装件及其制造方法
CN105304582A (zh) 封装结构及其制法
KR20070115794A (ko) 반도체 장치
US10506704B1 (en) Electromagnetically-shielded microelectronic assemblies and methods for the fabrication thereof
CN114121447B (zh) 电感设备与电子设备
TWI394180B (zh) 積體電路電感器結構、電子系統及減少積體電路電感器之間的磁耦之方法
KR101319195B1 (ko) 분파기
US20120125675A1 (en) Electronic component
CN112992476B (zh) 变压器，以及封装模块
CN111599799B (zh) 集成电路
CN110364510B (zh) 芯片及通信设备
US20230253341A1 (en) Circuit module
US20100224958A1 (en) Rf-ic packaging method and circuits obtained thereby
CN115458511A (zh) 一种滤波器电路封装结构及其制作方法
US20050167797A1 (en) Structure package
WO2020023558A1 (en) Compact isolated inductors
KR101698292B1 (ko) 반도체 모듈
US12016112B2 (en) Electronic module

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant