JP2019536274A5 - - Google Patents

Claims (5)

1. 第１導電型半導体層、第２導電型半導体層、および前記第１導電型半導体層と前記第２導電型半導体層間に配置される活性層、を含む複数個の半導体構造物；
   前記複数個の半導体構造物の下部に沿って配置されて前記複数個の半導体構造物の間に配置される絶縁層；
   前記第１導電型半導体層と電気的に連結される第１電極；および
   前記第２導電型半導体層の下部に配置される反射層；を含み、
   前記絶縁層は、前記半導体構造物の上部に配置される突出部；を含み、
   前記複数個の半導体構造物の上面は、互いに離間配置され、
   前記反射層の上面は、前記半導体構造物の上面の上に配置されている半導体素子。
2. 前記複数個の半導体構造物は、前記活性層を貫通して前記第１導電型半導体層の一部の領域まで配置される第１リセス；を含み、
   前記複数個の半導体構造物の間に配置される第２リセスをさらに含む、
   請求項１に記載の半導体素子。
3. 隣接した前記第２導電型半導体層の間の最短距離は９μｍ以上７４μｍ以下であり、
   前記反射層の厚さは０．５μｍ〜１μｍである、請求項１に記載の半導体素子。
4. 前記第２導電型半導体層と前記反射層の間に配置される第２電極をさらに含み、
   前記第２リセスは段差部を含み、
   前記第２電極の上面と前記段差部の間の距離は、前記第２電極の上面と前記第１電極が前記第１導電型半導体層と接する面の間の距離と同じである、請求項２に記載の半導体素子。
5. 前記第２導電型半導体層と前記反射層の間に配置される第２電極をさらに含み、
   前記反射層は前記第２電極と電気的に連結される、請求項１に記載の半導体素子。