JP2015103590A - 半導体発光装置 - Google Patents

半導体発光装置 Download PDF

Info

Publication number
JP2015103590A
JP2015103590A JP2013241496A JP2013241496A JP2015103590A JP 2015103590 A JP2015103590 A JP 2015103590A JP 2013241496 A JP2013241496 A JP 2013241496A JP 2013241496 A JP2013241496 A JP 2013241496A JP 2015103590 A JP2015103590 A JP 2015103590A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
light emitting
semiconductor light
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013241496A
Other languages
English (en)
Inventor
竜舞 斎藤
Tatsuma Saito
竜舞 斎藤
良介 河合
Ryosuke Kawai
良介 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2013241496A priority Critical patent/JP2015103590A/ja
Publication of JP2015103590A publication Critical patent/JP2015103590A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】素子間における光のクロストークが大幅に抑制された高性能かつ高発光効率の半導体発光装置を提供する。
【解決手段】第1の導電型を有する第1の半導体層22、発光層23及び第2の導電型を有する第2の半導体層24が順次積層された構造を有する半導体構造層21を含む半導体発光素子20が搭載基板11上に複数個並置された半導体発光装置10であって、半導体構造層21は、その隣接する半導体発光素子に対向する側面21Sが、第1の半導体層22から第2の半導体層24に達する凹部によって段差形状を有し、凹部は、その全体が光学的に露出している。
【選択図】図1

Description

本発明は、発光ダイオード(LED)などの半導体発光素子を複数個用いた半導体発光装置に関する。
半導体発光素子は、通常、成長用基板上に、n型半導体層、発光層及びp型半導体層からなる半導体構造層を成長し、それぞれn型半導体層及びp型半導体層に電圧を印加するn電極及びp電極を形成して作製される。さらに、放熱性能の向上を図る半導体発光素子として、半導体構造層を成長用基板とは別の支持基板に接合した後、成長用基板を除去した半導体発光素子が知られている。また、複数の半導体発光素子を実装基板上に固定し、さらに波長変換用の蛍光体層を形成した後、樹脂などで封止することによって、半導体発光装置が作製される。
特許文献1には、ベース基板の主面に、発光素子であるLEDが直列に接続されたLEDアレイが配置され、当該LEDアレイを覆う蛍光体膜が設けられた半導体発光装置が開示されている。
特開2011-044741号公報
近年、自動車用ヘッドライトにおいて、前方の状況、すなわち対向車や前走車などの有無及びその位置に応じて配光形状をリアルタイムで制御する技術が注目されている。この技術によって、例えば走行用の配光形状すなわちハイビームでの走行中に対向車を検知した際には、ヘッドライトに照射される領域のうち、当該対向車の領域のみをリアルタイムで遮光することが可能となる。従って、ドライバに対して常にハイビームに近い視界を与えることができ、その一方で対向車に眩惑光(グレア)を与えることが防止される。このような配光可変型のヘッドライトシステムは、例えば、複数の半導体発光素子をアレイ状に配置した半導体発光装置を作製し、当該半導体発光素子の各々への導通及び非導通をリアルタイムで制御することによって実現することができる。
しかし、一般に、複数の半導体発光素子が並置された半導体発光装置の半導体発光素子のうち、導通されている素子から放出された光が素子の側面から素子間に漏れ、非導通の素子に伝播してしまう場合があった。この場合、非導通の素子からも弱い光が放出されているような状態となり、これがグレアの原因の1つとなっていた。このいわゆる光のクロストークの問題は、さらに、発光装置の照射領域と非照射領域との境界を曖昧にすることや、所望の配光形状を得られないという問題を引き起こす。複数の素子を用いる発光装置の様々な応用分野において、光のクロストークはないことが望ましい。
本発明は上記した点に鑑みてなされたものであり、素子間における光のクロストークが大幅に抑制された高性能かつ高発光効率の半導体発光装置を提供することを目的としている。
本発明による半導体発光装置は、第1の導電型を有する第1の半導体層、発光層及び第2の導電型を有する第2の半導体層が順次積層された構造を有する半導体構造層を含む半導体発光素子が搭載基板上に複数個並置された半導体発光装置であって、半導体構造層は、その隣接する半導体発光素子に対向する側面が、第1の半導体層から第2の半導体層に達する凹部によって段差形状を有し、凹部は、その全体が光学的に露出していることを特徴としている。
(a)及び(b)は、実施例1の半導体発光装置の構成を示す図である。 (a)は実施例1の半導体発光装置における素子側面の詳細を示す図であり、(b)は実施例1の半導体発光装置における光の進路を説明する図である。 (a)〜(d)は、実施例1の半導体発光装置の製造方法を示す図である。
以下に本発明の実施例について詳細に説明する。
図1(a)は、実施例1の半導体発光装置10の構造を示す断面図である。図1(b)は、半導体発光装置10の上面を模式的に示す図である。なお、図1(a)は、図1(b)のV−V線に沿った断面図である。半導体発光装置10は複数の半導体発光素子を有するが、図1(a)には隣接する2つの半導体発光素子20及び30を示している。以下においては、隣接する1対の素子として、半導体発光素子20及び30について説明する。
半導体発光素子20は、半導体構造層21、p電極(第1の電極)25及びn電極(第2の電極)26からなる。半導体構造層21は発光層23がp型半導体層(第1の半導体層)22及びn型半導体層(第2の半導体層)24に挟まれるように形成された構造を有している。半導体構造層21は、例えば、AlxInyGa1-x-yN(0≦x≦1、0≦y≦1)の組成を有するp型半導体層22、発光層23B及びn型半導体層24が搭載基板11上に順次積層された構造を有している。半導体構造層21のn型半導体層24は、複数の突起24Aからなる凹凸構造面を有している。n型半導体層24の当該凹凸構造面は光取出し面として機能する。
p電極25はp型半導体層22上に形成され、反射性の高い金属からなる反射金属層27及び反射金属層27の全体を覆うように形成されたキャップ層28からなる。反射金属層27は、例えばAg、Pt、Ni、Al及びPdなどの金属材料並びにこれらを含む合金を用いて形成される。キャップ層28は、例えばTi、W、Pt、Pd、Mo、Ru、Ir、Auなど、自身が他の層にマイグレーションしにくく、反射金属層27のマイグレーションを防止する金属材料を用いて形成される。n電極26は、p型半導体層22の表面からp型半導体層22及び発光層23を貫通し、n型半導体層24に接続されている。n電極25は、例えばTi、Al、Pt及びAuなどの金属材料を用いて形成される。
半導体発光素子30は、半導体発光素子20と同様の構成を有している。半導体発光素子30は半導体構造層31、p電極35及びn電極36を有し、半導体構造層31(p型半導体層32、発光層33、n型半導体層34及び突起32A)は半導体構造層21と、p電極35(反射金属層37及びキャップ層38)はp電極25と、n電極36はn電極26と、それぞれ同様の構成を有している。
搭載基板11上には絶縁層12及び第1及び第2の接合層13A及び13Bが形成されている。また、半導体発光素子20は、それぞれp電極25及びn電極26に接続されたp側接続電極25A及びn側接続電極26Aを有している。同様に、半導体発光素子30は、それぞれp電極35及びn電極36に接続されたp側接続電極35A及びn側接続電極36Aを有している。搭載基板11と半導体発光素子20及び30とは、接合層13A及び13Bと、p側接続電極25A及び35A並びにn側接続電極26A及び36Aとを介して接合されている。このようにして、半導体発光素子20及び30は、搭載基板11上に並置されている。
第1の接合層13Aはp側接続電極25A上に形成され、第2の接合層13Bはn側接続電極26A上に形成されている。また、第1及び第2の接合層13A及び13Bは、搭載基板11内に設けられたp側ビア配線VA及びn側ビア配線VBにそれぞれ接続されている。なお、本実施例においては、半導体発光装置10は、半導体発光素子20及び30が互いに並列に接続された構造を有している。また、半導体発光素子20において、p電極25及びp側接続電極25Aとn電極26及びn側接続電極26Aとの間は、絶縁膜14によって絶縁されている。また、絶縁膜14は、半導体構造層21の側面21Sの一部にも形成され、側面21Sを保護し、p型半導体層22及びn型半導体層24間の電流リークなどを防止している。絶縁膜14は、半導体発光素子30についても同様に形成されている。
搭載基板11は、例えばSi、AlN、Mo、W、CuWなどの放熱性の高い材料からなる。絶縁層12及び絶縁膜14は、例えばSiO2及びSi34などの絶縁材料からなる。接合層13A及び13B並びに各接続電極は、Au及びSn、Au及びIn、Pd及びIn、Cu及びSn、Ag及びSn、Ag及びIn並びにNi及びSnなど、互いに融着して接合される材料の組み合わせか、又はAuなどの互いに拡散して接合される材料を用いて形成される。
図1(a)に示すように、半導体発光素子20の半導体構造層21は、その隣接する半導体発光素子30に対向する側面21Sが、p型半導体層22からn型半導体層24に達する凹部によって段差形状を有している。また、凹部は、その全体が光学的に露出している。本実施例においては、凹部において露出する半導体構造層21の表面全体、すなわち凹部の側面及び底面の全体が絶縁膜14によって覆われているのみである。また、半導体構造層21の側面21Sは、隣接する半導体発光素子30の半導体構造層31との間隔、すなわち隣接する半導体構造層21及び31間の間隔が搭載基板11に向かって拡大するように傾斜している。本実施例においては、半導体構造層21の全ての側面が傾斜している。半導体発光素子30の半導体構造層31の側面31Sは、半導体構造層21の側面21Sと同様に傾斜している。これら側面21S及び31Sについては図2を用いて後述する。
隣接する半導体発光素子20及び30間における搭載基板11上には、光吸収体15が形成されている。光吸収体15は、例えば発光層23からの放出光に対して高い吸収率を有する材料、すなわち反射率が低い材料から構成されている。光吸収体15の材料としては、例えば、Ti、Fe、W、Co及びZnなどの金属材料、Si及びCなどの半導体材料、並びにポリイミドなどの有機材料が用いられる。
図1(b)は、半導体発光装置10の模式的な上面図である。なお、図1(b)においては、理解の容易さのため、n電極26及び36並びにp型半導体層22及び32を破線で示しており、一部の構成要素を省略してある。図1(b)に示すように、半導体発光素子20及び30は、例えば、上面視において、すなわち搭載基板11に垂直な方向から見たとき、矩形の形状を有している。後述するが、半導体発光素子20の側面に設けられた凹部は、図1(b)における実線部分(n型半導体層24の領域)及び破線部分(p型半導体層22の領域)間に設けられた部分である。また、凹部は光透過性の絶縁膜14に覆われているのみであり、例えば電極用の金属など光を吸収及び反射するような部材は設けられていない。従って、凹部は光学的に露出しており、素子領域上には均一は発光領域が形成される。光吸収体15は、半導体発光素子20の隣接する半導体発光素子30に面する側面21Sに沿った方向に延在しており、かつ、隣接する半導体発光素子20及び30におけるp型半導体層22及び32間の距離D以上の幅Wを有している。
なお、本実施例においては、半導体発光装置10は、図1(b)に示すように、3行3列で合計9個の半導体発光素子がアレイ状に並置されている。このため、装置内には素子間の領域が格子状に形成され、当該格子状の素子間領域に光吸収体15が設けられている。また、光吸収体15は、素子間領域のみならず、素子の外側の領域、すなわち素子の外周部分に沿って形成されている。この素子の外側に形成された光吸収体15は、素子の隣接する素子に対向しない側面から素子領域の外側に漏れる光を吸収し、素子間のみならず素子領域への光のクロストークが低減される。
次に、図2(a)を用いて、半導体発光素子20における半導体構造層21の側面21Sの詳細構造について説明する。図2(a)及び後述の図2(b)は、図1(a)の破線で囲まれた部分を拡大して示す部分拡大断面図である。なお、図2(a)においては、図の明確さのため、一部においてハッチングを省略しており、半導体発光素子30の構成要素を破線で示している。図2(a)に示すように、半導体構造層21は、その隣接する半導体発光素子30に対向する側面21Sにおいて、p型半導体層22からn型半導体層24に達する凹部CPによって段差形状を有している。より具体的には、側面21Sは、凹部側面(以下、第1の側面と称する)21S1及び凹部底面(以下、単に底面と称する)21SBからなる凹部CPと、凹部CP以外の部分であり、第1の側面21S1よりも外側に形成された第2の側面21S2と、からなる。第1の側面(凹部底面)21S1は、p型半導体層22の側面、発行層23の側面及びn型半導体層24の側面の一部を構成している。底面(凹部底面)21SBは、半導体構造層21の層内方向に平行に形成されている。第2の側面21S2は、n型半導体層24の側面の一部を構成している。また、凹部CPにおいて露出する半導体構造層21の表面全体、すなわち第1の側面21S1及び底面21SBの全体は、絶縁膜14によって覆われている。また、凹部CPの底面21Bに対向する絶縁膜14の表面部分14Aは、半導体構造層21に平行に、かつ発光層23よりもn型半導体層24側に形成されている。
半導体構造層21の側面21Sのうち、凹部CP以外の部分すなわち第2の側面21S2は、外部(例えば空気又は封止ガス雰囲気中など)に露出している。第1の側面21S1及び第2の側面21S2は、隣接する半導体構造層21及び31間の間隔が搭載基板11に向かって拡大するように傾斜している。従って、発光層23から第1の側面21S1及び第2の側面21S2に向かって放出された光は、第1の側面21S1及び第2の側面21S2によって、光取出し面すなわちn型半導体層24の表面に向かって反射される確率が高い。なお、図示していないが、半導体発光素子30における半導体構造層31の側面31Sは、側面21Sと同様に、凹部CP(第1の側面31S1及び底面31SB)及び第2の側面31S2を有している。
次に、図2(b)を用いて、半導体発光装置10内における光の進路を3種類の光に区別して詳細に説明する。なお、図2(b)においては、図の明確さのため、一部においてハッチングは省略してある。まず、発光層23から第1の側面21S1に向かって放出された光L1及びL2について説明する。発光層23から第1の側面21S1に向かって放出された光は、その第1の側面21S1に対する入射角が臨界角以下である可能性が高い。従って、光L1及びL2のように、第1の側面21S1によって反射されずに屈折された後、半導体構造層21の外部に出る可能性が高い。発光層23から第1の側面21S1に向かって放出された光のうち、第1の側面21S1によって屈折された光L1は、絶縁膜14に入射し、底面21SBによって反射された後、搭載基板11に向かって進む。また、発光層23から第1の側面21S1に向かって放出され、絶縁膜14に入射して絶縁膜14の側面によって屈折された光L2は、発光層23よりもn型半導体層24側に形成された凹部底面21SBに対向する絶縁膜14の表面14Aによって反射される。光L2は、光L1と同様に搭載基板11に向かって進む。
上記したように、半導体構造層21の側面21Sが凹部CPを有する段差形状を有することによって、光L1及びL2のような光を搭載基板11に向かって導くことが可能となる。従って、他の半導体発光素子30に光が伝播することを抑制することができる。なお、凹部CPの底面21SBは、平坦であることが望ましい。底面21SBが平坦であると、底面21SBにおいて光L1及びL2のような光が通過せず、搭載基板11に向かって反射されやすくなるからである。また、光L1の一部は、底面21SBにおいて反射されず、再度半導体構造層21のn型半導体層24内に入射する(光L1A)。この光L1Aは、後述する光L3と同様の経路を進む。
さらに、光L1及びL2のような光は、搭載基板11上に形成された光吸収体15に入射して減衰する。光吸収体15は、隣接する半導体発光素子20及び30におけるp型半導体層22及び32間の距離D以上の幅Wを有しているため、搭載基板11に向かって進む光の多くが光吸収体15に入射する。従って、他の半導体発光素子30に伝播する可能性のある光である光L1及びL2を光吸収体15によって確実に減衰又は消滅させることが可能となる。
次に、発光層23から第2の側面21S2に向かって放出された光L3は、第2の側面21S2によって、光取出し面すなわちn型半導体層24の表面に向かって反射される。これは、第2の側面21S2が傾斜していることによる。第2の側面21S2は、隣接する半導体構造層21及び31間の間隔が搭載基板11に向かって拡大するように傾斜している。従って、第2の側面21S2において光が全反射によって反射される可能性が高くなる。光L3は、第2の側面21S2によって反射された後、発光層23からn型半導体層24の表面すなわち光取出し面に向かって放出される光(図示せず)と共に、外部に取出される。
また、側面21のうちの凹部CP以外の部分である第2の側面21S2は、空気又は封止ガス雰囲気中に露出している。従って、n型半導体層24と外部(例えば空気)との界面での光の屈折率差が大きいものとなる。なお、一般的には、p型半導体層22及びn型半導体層24間の電流リークなど導通不良を防止する目的から、半導体構造層21の側面21Sの全体が絶縁膜14によって覆われる。一方、本実施例においては、凹部CPにおいて露出する半導体構造層21の表面、すなわち第1の側面21S1及び底面21SBのみが絶縁膜14に覆われることによって導通不良などを防止することが可能となる。従って、第2の側面21S2は絶縁膜14によって覆われる必要がなく、第2の側面21S2を外部に露出させることが可能となる。従って、絶縁膜14を形成する場合に比べて第2の側面21S2における屈折率差を大きくすることが可能となる。従って、第2の側面21S2において光L3のような光が全反射によって反射される確率が大きくなる。このようにして、光L3のような光は、発光層23からn型半導体層24の表面である凹凸構造面の突起24Aを通過する可能性が高い。この凹凸構造面は光取出し効率に優れ、より多くの光を外部に取出すことができる。従って、他の半導体発光素子30に伝播することなく光取出し面から多くの光が外部に放出される。
図3(a)〜(c)は、半導体発光装置10の製造過程を示す断面図である。図3(a〜(c)を用いて半導体発光装置10の製造方法について説明する。まず、図3(a)は、搭載基板11に接合する直前における半導体発光素子20及び30を含む半導体ウェハを示す断面図である。まず、成長用基板19としてサファイア基板を準備した。次に、成長用基板29上に半導体構造層21及び31となる、n型半導体層、発光層及びp型半導体層からなる半導体膜をこの順で順次成長した。次に、当該半導体膜上にスパッタリングを行い、p電極25及び35として、反射金属層27及び37並びにキャップ層28及び38を形成した。このとき、半導体膜の一部の表面にはp電極25及び35が形成されないようにした。
次に、当該半導体膜にエッチングを行うことによって、p電極25及び35(反射金属層27及び37並びにキャップ層28及び38)が形成されていない半導体膜の領域の表面から、n型半導体層に至るn電極26及び36用のコンタクトホールを形成すると共に、半導体構造層21及び31の凹部CPとなる貫通溝TR1を形成した。このとき、貫通溝TR1が成長用基板19に向かってテーパ形状をなすようにエッチング条件を調整した。次に、p電極25及び35を含む半導体膜の全体を覆うように絶縁膜14を形成した。続いて、コンタクトホール内に形成された絶縁膜14の一部を除去し、当該コンタクトホール内にそれぞれn電極26及び36を形成した。また、p電極25及び35上に形成された絶縁膜14の一部を除去してp電極25及び35に至る開口部を形成し、当該開口部にそれぞれp側接続電極25A及び35Aを形成した。また、絶縁膜14上において、n電極26及び36に至るコンタクトホールを形成し、当該コンタクトホールにおいてn電極26及び36に接続されるように、それぞれn側接続電極26A及び36Aを形成した。その後、貫通溝TR1にエッチングを行って成長用基板19に至る溝部TR2を形成し、これによって第2の側面21S2及び31S2を形成すると共に、半導体膜を半導体構造層21及び31に分割した。このとき、溝部TR2が成長用基板19に向かってテーパ形状をなすようにエッチング条件を調整した。このようにして、搭載基板11に接合する半導体ウェハを作製した。
図3(b)は、半導体発光素子20及び30を含む半導体ウェハを接合する直前の搭載基板11を示す断面図である。まず、搭載基板11を準備し、搭載基板11上に絶縁層12を形成した。次に、絶縁層12上にパターニングされたマスクを形成した後、スパッタリングを行うことによって、部分的に接合層13A及び13Bを形成した。次に、接合層13が形成されていない絶縁層12の表面に光吸収体15を形成した。また、搭載基板11の裏面、すなわち絶縁層12などが形成されていない主面において、その接合層13A及び13Bが形成された領域に対向する領域にエッチングを行い、それぞれ第1及び第2の接合層13A及び13Bに至るスルーホールを形成した。その後、当該スルーホールに導電性材料からなるp側ビア配線VA及びn側ビア配線VBを形成した。
続いて、接合層13A及び13Bとp側及びn側接続電極25A、26A、35A及び36Aとが接するように、搭載基板11に半導体ウェハを密着させ、加熱及び圧着によって両者を接合した。次に、成長用基板19をレーザリフトオフによって除去した。続いて、露出したn型半導体層24及び34の表面にエッチングを行い、複数の突起24A及び34Aを形成し、凹凸構造面とした。このようにして、半導体発光装置10を作製した。
なお、図示していないが、搭載基板11は実装基板に固定され、ワイヤボンディングによって装置に電源が接続された後、半導体発光素子20及び30の全体を覆うように保護層及び蛍光体層が形成されることによって、半導体発光装置10は実装される。
なお、本実施例においては、第1及び第2の半導体層がそれぞれp型半導体層及びn型半導体層である場合について説明したが、第1及び第2の半導体層の導電型は反対であってもよい。また、光取出し面である半導体構造層の表面が複数の突起からなる凹凸構造面である場合について説明したが、半導体構造層の表面は平坦であってもよい。また、半導体発光装置における並置された複数の発光素子が並列に接続された場合について説明したが、複数の発光素子は、互いに直列に接続されていてもよく、また、互いに電気的に分離されていてもよい。
本実施例においては、半導体発光素子20の半導体構造層21は、その隣接する半導体発光素子30に対向する側面21Sが、第1の半導体層22から第2の半導体層24に達する凹部CPによって段差形状を有している。従って、半導体構造層21の発光層23から放出された光が自身の光取出し面であるn型半導体層22の表面以外の領域から外部に放出されることが大きく抑制される。また、隣接する素子間における搭載基板11上に光吸収体15が形成されている。従って、凹部CPによって他の素子に光が伝播することを抑制することができる上に、素子間に漏れた光を光吸収体によって減衰又は消滅させることが可能となる。従って、素子間に光が漏れ出た場合においても、その光の強度を小さくすることができる。従って、光のクロストークが大幅に抑制された半導体発光装置を提供することができる。
10 半導体発光装置
11 搭載基板
20、30 半導体発光素子
21、31 半導体構造層
22、32 第1の半導体層
22、32 発光層
24、34 第2の半導体層
21S、31S 側面
CP 凹部
21S1 凹部側面(第1の側面)
21SB 凹部底面(底面)
21S2 第2の側面
15 光吸収体

Claims (7)

  1. 第1の導電型を有する第1の半導体層、発光層及び第2の導電型を有する第2の半導体層が順次積層された構造を有する半導体構造層を含む半導体発光素子が搭載基板上に複数個並置された半導体発光装置であって、
    前記半導体構造層は、その隣接する前記半導体発光素子に対向する側面が、前記第1の半導体層から前記第2の半導体層に達する凹部によって段差形状を有し、
    前記凹部は、その全体が光学的に露出していることを特徴とする半導体発光装置。
  2. 前記半導体構造層の前記側面は、隣接する前記半導体発光素子の前記半導体構造層間の間隔が前記搭載基板に向かって拡大するように傾斜していることを特徴とする請求項1に記載の半導体発光装置。
  3. 前記凹部は、前記半導体構造層に平行な底面を有することを特徴とする請求項1又は2に記載の半導体発光装置。
  4. 隣接する前記半導体発光素子間における前記搭載基板上に形成された光吸収体を有することを特徴とする請求項1乃至3のいずれか1つに記載の半導体発光装置。
  5. 前記半導体構造層の各々は、前記搭載基板側から前記第1の半導体層、前記発光層及び前記第2の半導体層の順で順次積層された構造を有し、
    前記光吸収体は、隣接する前記側面に沿った方向に延在し、かつ隣接する前記半導体発光素子の前記第1の半導体層間の距離以上の幅を有することを特徴とする請求項1乃至4のいずれか1つに記載の半導体発光装置。
  6. 前記半導体構造層の前記側面のうち、前記凹部以外の部分は、空気又は封止ガス雰囲気中に露出していることを特徴とする請求項1乃至5のいずれか1つに記載の半導体発光装置。
  7. 前記第1の半導体層上に形成された第1の電極と、
    前記第1の半導体層から前記第1の半導体層及び前記発光層を貫通し、前記第2の半導体層に接続された第2の電極と、を有することを特徴とする請求項1乃至6のいずれか1つに記載の半導体発光素子。
JP2013241496A 2013-11-22 2013-11-22 半導体発光装置 Pending JP2015103590A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013241496A JP2015103590A (ja) 2013-11-22 2013-11-22 半導体発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013241496A JP2015103590A (ja) 2013-11-22 2013-11-22 半導体発光装置

Publications (1)

Publication Number Publication Date
JP2015103590A true JP2015103590A (ja) 2015-06-04

Family

ID=53379081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013241496A Pending JP2015103590A (ja) 2013-11-22 2013-11-22 半導体発光装置

Country Status (1)

Country Link
JP (1) JP2015103590A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018088851A1 (ko) * 2016-11-10 2018-05-17 엘지이노텍 주식회사 반도체 소자
JP7488369B2 (ja) 2020-05-22 2024-05-21 プレッシー・セミコンダクターズ・リミテッド 発光デバイスアレイ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018088851A1 (ko) * 2016-11-10 2018-05-17 엘지이노텍 주식회사 반도체 소자
CN109983588A (zh) * 2016-11-10 2019-07-05 Lg伊诺特有限公司 半导体元件
US10784409B2 (en) 2016-11-10 2020-09-22 Lg Innotek Co., Ltd. Semiconductor element
CN109983588B (zh) * 2016-11-10 2023-07-18 苏州立琻半导体有限公司 半导体元件
JP7488369B2 (ja) 2020-05-22 2024-05-21 プレッシー・セミコンダクターズ・リミテッド 発光デバイスアレイ

Similar Documents

Publication Publication Date Title
CN108461595B (zh) 具有侧面反射层的发光二极管
JP6219177B2 (ja) 半導体発光装置
KR100887139B1 (ko) 질화물 반도체 발광소자 및 제조방법
JP5777879B2 (ja) 発光素子、発光素子ユニットおよび発光素子パッケージ
JP6282493B2 (ja) 半導体発光装置
EP3007238B1 (en) Semiconductor light-emitting element and semiconductor light-emitting device
JP6486078B2 (ja) 発光装置
JP2012231014A (ja) 半導体発光素子
JP2015156431A (ja) 半導体発光素子及び半導体発光装置
KR20170074746A (ko) 발광 디바이스
US20100127635A1 (en) Optoelectronic device
JP6009041B2 (ja) 発光素子、発光素子ユニットおよび発光素子パッケージ
JP6537883B2 (ja) 半導体発光素子および半導体発光素子アレイ
KR101753750B1 (ko) 반도체 발광소자
KR20120002130A (ko) 플립칩형 발광 소자 및 그 제조 방법
KR102478524B1 (ko) 고효율 발광 다이오드
KR20120034910A (ko) 반도체 발광소자 및 이의 제조방법
JP2015103590A (ja) 半導体発光装置
JP6684541B2 (ja) 発光素子
KR101457036B1 (ko) 반도체 발광 소자 및 이를 제조하는 방법
JP2015177021A (ja) 半導体発光装置
JP2015159203A (ja) 半導体発光装置
KR20150052513A (ko) 발광 소자 및 그 제조 방법
JP2019145819A (ja) 発光素子および発光素子パッケージ
KR101769077B1 (ko) 고효율 발광 소자