JP6219177B2 - 半導体発光装置 - Google Patents

半導体発光装置 Download PDF

Info

Publication number
JP6219177B2
JP6219177B2 JP2014007001A JP2014007001A JP6219177B2 JP 6219177 B2 JP6219177 B2 JP 6219177B2 JP 2014007001 A JP2014007001 A JP 2014007001A JP 2014007001 A JP2014007001 A JP 2014007001A JP 6219177 B2 JP6219177 B2 JP 6219177B2
Authority
JP
Japan
Prior art keywords
light emitting
semiconductor
layer
mounting substrate
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014007001A
Other languages
English (en)
Other versions
JP2015135908A (ja
Inventor
良介 河合
良介 河合
竜舞 斎藤
竜舞 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2014007001A priority Critical patent/JP6219177B2/ja
Priority to US14/594,807 priority patent/US9209224B2/en
Priority to EP15151383.5A priority patent/EP2897167B1/en
Publication of JP2015135908A publication Critical patent/JP2015135908A/ja
Application granted granted Critical
Publication of JP6219177B2 publication Critical patent/JP6219177B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Description

本発明は、発光ダイオード（ＬＥＤ）などの半導体発光素子を複数個用いた半導体発光装置に関する。
半導体発光素子は、通常、成長用基板上に、ｎ型半導体層、発光層及びｐ型半導体層からなる半導体構造層を成長し、それぞれｎ型半導体層及びｐ型半導体層に電圧を印加するｎ電極及びｐ電極を形成して作製される。さらに、放熱性能の向上を図る半導体発光素子として、半導体構造層を成長用基板とは別の支持基板に接合した後、成長用基板を除去した半導体発光素子が知られている。また、複数の半導体発光素子を実装基板上に固定し、さらに波長変換用の蛍光体層を形成した後、樹脂などで封止することによって、半導体発光装置が作製される。特許文献１には、パッケージ構造体に複数のチップを有し、チップの一部が並列に接続された半導体発光装置が開示されている。
特開2013-065726号公報
近年、自動車用ヘッドライトにおいて、前方の状況、すなわち対向車や前走車などの有無及びその位置に応じて配光形状をリアルタイムで制御する技術が注目されている。この技術によって、例えば走行用の配光形状すなわちハイビームでの走行中に対向車を検知した際には、ヘッドライトに照射される領域のうち、当該対向車の領域のみをリアルタイムで遮光することが可能となる。従って、ドライバに対して常にハイビームに近い視界を与えることができ、その一方で対向車に眩惑光（グレア）を与えることが防止される。このような配光可変型のヘッドライトシステムは、例えば、複数の半導体発光素子をアレイ状に配置した半導体発光装置を作製し、当該半導体発光素子の各々への導通及び非導通をリアルタイムで制御することによって実現することができる。
しかし、一般に、複数の半導体発光素子が並置された半導体発光装置において、導通されている素子から放出された光の一部が非導通状態の素子に伝播してしまう場合があった。この場合、非導通状態の素子からも弱い光が放出されているような状態となり、これによって意図しない領域に光が照射されてしまう場合があった。例えば当該意図しない領域に人がいる場合にはこの意図しない領域に照射された光がグレアとなる場合がある。このいわゆる光のクロストークの問題は、さらに、発光装置の照射領域と非照射領域との境界を曖昧にすることや、所望の配光形状を得られないという問題を引き起こす。複数の素子を用いる発光装置の様々な応用分野において、光のクロストークはないことが望ましい。
本発明は上記した点に鑑みてなされたものであり、素子領域外への光のクロストークが大幅に抑制された高性能かつ高発光効率の半導体発光装置を提供することを目的としている。
本発明による半導体発光装置は、搭載基板と、搭載基板上に並置され、その各々が第１の導電型を有する第１の半導体層、発光層及び第２の導電型を有する第２の半導体層が搭載基板上に順次積層された構造を有する半導体構造層と、第１の半導体層上に形成された第１の電極と、第１の半導体層上において第１の半導体層及び発光層を貫通して第２の半導体層に接続された第２の電極と、を有する複数の半導体発光素子と、複数の半導体発光素子の隣接する半導体発光素子との間における搭載基板上の領域の全体を覆うように形成された光吸収体と、搭載基板と半導体発光素子の各々との間において第１の電極の各々に配線された複数の配線からなる配線群と、を有し、光吸収体は導電性を有し、搭載基板と半導体発光素子の各々との間において第２の電極の各々に電気的に接続されており、光吸収体及び配線群は、搭載基板と半導体発光素子の各々との間において、絶縁層を介して立体的に重なるように形成されていることを特徴としている。
（ａ）及び（ｂ）は、実施例１の半導体発光装置の上面を模式的に示す図である。 （ａ）及び（ｂ）は、実施例１の半導体発光装置の構造を示す図である。 （ａ）は実施例１の半導体発光装置における素子側面の詳細を示す図であり、（ｂ）は実施例１の半導体発光装置における光の進路を説明する図である。 （ａ）〜（ｄ）は、実施例１の半導体発光装置の製造方法を示す図である。
以下に本発明の実施例について詳細に説明する。
図１（ａ）は、実施例１の半導体発光装置１０の上面を模式的に示す図である。なお、図１（ｂ）は、図１（ａ）の破線で囲まれた部分を拡大して模式的に示す図である。半導体発光装置１０は、搭載基板１１上に複数の半導体発光素子２０（以下、単に素子と称する場合がある）が並置された構造を有している。また、並置された半導体発光素子２０の各々は互いに等間隔で配列され、複数の半導体発光素子２０の全体（以下、素子群と称する場合がある）で半導体発光装置１０の発光部ＥＰを構成している。
本実施例においては、搭載基板１１に垂直な方向から見たとき、すなわち上面視において矩形形状の３０個の半導体発光素子２０が、搭載基板１１上に、３行１０列でアレイ状に並置されている。また、発光部ＥＰは、上面視において素子領域（図中における素子２０の部分）と素子間の領域（図中における各素子２０間のハッチングを施した部分）とに区別される。また、発光部ＥＰの上面視における外縁は、搭載基板１１上に並置された素子群のうち、最も外側に位置する素子２０の他の素子２０に対向していない側面部分に一致するか、又は当該側面部分よりも外側すなわち素子領域の外側に位置する。なお、実際には発光部ＥＰの上面視における外縁は素子領域よりも外側に広がっている場合が多い。また、各素子２０は同様の構造を有し、上面視において矩形形状を有している。
図１（ａ）に示すように、半導体発光装置１０は、隣接する半導体発光素子２０間における搭載基板１１上の領域（以下、素子間領域と称する場合がある）の全体を覆うように形成された光吸収体１２を有している。光吸収体１２は、半導体発光素子２０からの放出光に対して高い吸収率を有する材料、すなわち反射率が低い材料から構成されている。光吸収体１２の材料としては、例えば、Ｔｉ、Ｐｔ、Ａｕ、Ｆｅ、Ｗ、Ｃｏ及びＺｎなどの金属材料、Ｓｉ及びＣなどの半導体材料、並びにポリイミドなどの有機材料が用いられる。本実施例においては、光吸収体１２は導電性を有している。例えば光吸収体１２は、金属材料であるＴｉ、Ｐｔ、Ａｕからなり、搭載基板１１上に膜状（層状）に形成されている。光吸収体１２は、搭載基板１１と素子２０との間において素子２０の各々に接続され、半導体発光装置１０のカソード配線として機能する。また、搭載基板１１上には、各素子への給電端子として、ｎ側パッド電極１３と、複数のｐ側パッド電極からなるｐ側パッド電極群１４と、が設けられている。各パッド電極は、ワイヤボンディングによって外部電源（図示せず）に接続されている。
図１（ｂ）は、図１（ａ）における破線で囲まれた部分を拡大して模式的に示す図である。なお、図１（ｂ）においては、理解の容易さのため、６個の半導体発光素子２０をそれぞれ半導体発光素子２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ、２０Ｅ及び２０Ｆと区別して説明する。また、図１（ｂ）においては、発光部ＥＰの外縁が素子領域よりも外側にある場合について示している。搭載基板１１と素子２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ、２０Ｅ及び２０Ｆとの間には、各素子に配線された複数の配線１５Ａ、１５Ｂ、１５Ｃ、１５Ｄ、１５Ｅ及び１５Ｆからなる配線群１５が設けられている。配線１５Ａ〜１５Ｆの各々は、コンタクトホール１５ＣＨを介して、搭載基板１１と素子２０との間において素子２０の各々に接続されている。配線群１５は半導体発光装置１０のアノード配線として機能する。
本実施例においては、ｎ側パッド電極１３は光吸収体１２上に設けられ、素子２０の各々におけるｎ型半導体層に接続されている。また、ｐ側パッド電極群１４は、搭載基板１１上の光吸収体１２が形成されていない領域に形成された複数のｐ側パッド電極からなり、そのそれぞれが素子２０の各々のｐ型半導体層の各々に接続されている。具体的には、図１（ｂ）に示すように、搭載基板１１上にはｐ側パッド電極１４Ａ〜１４Ｆが形成され、ｐ側パッド電極１４Ａ〜１４Ｆは、それぞれ配線１５Ａ〜１５Ｆに接続されている。
本実施例においては、半導体発光素子２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ、２０Ｅ及び２０Ｆは、カソード配線としての光吸収体１２及びアノード配線としての配線群１５間において互いに並列に接続されている。素子２０の各々の導通及び非導通は、ｐ側パッド電極群１４におけるｐ側パッド電極の各々を介して配線群１５の配線の各々へ電圧を供給することによって、互いに独立して制御される。また、光吸収体１２及び配線群１５は、搭載基板１１と素子２０との間において異なる階層で立体的に重なるように形成されている。具体的には、搭載基板１１上に配線群１５が、配線群１５上に光吸収体１２が形成されている。光吸収体１２及び配線群１５を異なる階層で立体的に形成すること、及び光吸収体１２が半導体発光素子２０の各々に接続された共通のカソード配線として機能することによって、発光部ＥＰにおける素子領域以外の領域全体、すなわち本実施例においては搭載基板１１上の素子間領域の全体に光吸収体１２を形成することが可能となる。
図２（ａ）は、半導体発光素子２０の詳細構造を示す断面図である。なお、図２（ａ）は、図１（ｂ）のＶ−Ｖ線に沿った断面図である。半導体発光素子２０の各々（図２（ａ）では２０Ｃ及び２０Ｆ）は、半導体構造層２１と、ｐ電極（第１の電極）２５と、ｎ電極（第２の電極）２６と、を有している。半導体構造層２１は発光層２３がｐ型半導体層（第１の半導体層）２２及びｎ型半導体層（第２の半導体層）２４に挟まれるように形成された構造を有している。半導体構造層２１は、例えば、ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１）の組成を有するｐ型半導体層２２、発光層２３Ｂ及びｎ型半導体層２４が搭載基板１１上に順次積層された構造を有している。ｎ型半導体層２４は、複数の突起２４Ａからなる凹凸構造面を有している。ｎ型半導体層２４の当該凹凸構造面は光取出し面として機能する。
ｐ電極２５はｐ型半導体層２２上に形成され、反射性の高い金属からなる反射金属層２７及び反射金属層２７の全体を覆うように形成されたキャップ層２８からなる。反射金属層２７は、例えばＡｇ、Ｐｔ、Ｎｉ、Ａｌ及びＰｄなどの金属材料並びにこれらを含む合金を用いて形成される。キャップ層２８は、例えばＴｉ、Ｗ、Ｐｔ、Ｐｄ、Ｍｏ、Ｒｕ、Ｉｒ、Ａｕなど、自身が他の層にマイグレーションしにくく、反射金属層２７のマイグレーションを防止する金属材料を用いて形成される。なお、図示していないが、ｐ型半導体層２２及び反射金属層２７間に、例えばＩＴＯやＩＺＯなどの金属酸化膜を形成し、さらに光の反射性を高めることも可能である。ｎ電極２６は、ｐ型半導体層２２の表面からｐ型半導体層２２及び発光層２３を貫通し、ｎ型半導体層２４に接続されている。ｎ電極２６は、例えばＴｉ、Ａｌ、Ｐｔ及びＡｕなどの金属材料を用いて形成される。
ｐ電極２５が形成されたｐ型半導体層２２の主面は、絶縁膜２９に覆われている。なお、ｐ電極２５の反射金属層２７の材料のマイグレーションを防止することを考慮すると、ｐ型半導体層２２における外周部上には封止絶縁部２９Ａが設けられていることが望ましい。さらに、キャップ層２８は封止絶縁部２９Ａの一部を覆うように形成されていることが望ましい。このようにキャップ層２８がｐ型半導体層２２上の領域を覆うことにより、ｎ型半導体層２４及び発光層２３からｐ電極２５に向かって出射された発光がｐ電極２５の反射金属層２７やキャップ層２８によって反射され、より多くの光が素子上方すなわち光取出し方向に導かれる。また、絶縁膜２９上にはｎ電極２６に至る開口部が設けられ、当該開口部にはｎ電極２６に接続されたｎ側接続電極２６Ａが形成されている。
搭載基板１１上には配線群１５が形成されている。配線群１５の配線１５Ａ〜１５Ｆの各々は、搭載基板１１と半導体発光素子２０Ａ〜２０Ｆとの各々との間においてｐ電極２５の各々に配線されている。図２（ａ）に示すように、配線群１５は、光吸収体１２とは異なる階層で立体的に形成されている。なお、配線群１５の各配線は同一階層で形成されている。また、配線群１５を覆うように絶縁層１６が形成されている。さらに、絶縁層１６上には、光吸収体１２が形成されている。このようにして、光吸収体１２及び配線群１５は、搭載基板１１及び素子２０の間において、絶縁層１６を介して立体的に重なるように形成されている。なお、光吸収体１２は、上述したように、搭載基板１１と素子２０との間の領域のみならず、半導体発光装置１０の発光部ＥＰにおける素子間領域の全体を覆うように形成されている。
なお、図１（ａ）、図１（ｂ）及び図２（ａ）に示すように、光吸収体１２は、素子間領域や素子２０と搭載基板１１との間の領域のみならず、搭載基板１１上において最も外側の素子よりも外側に広がって発光部ＥＰすなわち素子領域の周囲を取り囲むように形成されていること、さらには搭載基板１１上における素子と給電端子（パッド電極）との間の領域の全体を覆うように形成されていることが望ましい。これにより、最も外側の半導体発光素子から放出された光のうち、素子間方向以外の方向に進む光を吸収することができる。従って、最も外側の素子においても、その全周に亘って、全方向に放出された光を吸収することが可能となる。
光吸収体１２上における素子２０Ｃ及び２０Ｆと搭載基板１１と間の領域には接合層１７が形成されている。半導体発光素子２０は、ｎ側接続電極２６Ａ及び光吸収体１２が接合層１７を介して接合されることによって、搭載基板１１に固定されている。配線１５Ｃ上の絶縁層１６の表面には配線１５Ｃに至るコンタクトホール１５ＣＨが設けられている。また、コンタクトホール１５ＣＨから、光吸収体１２、接合層１７、ｎ側接続電極２６Ａ及び絶縁膜２９を貫通し、ｐ電極２５に至る貫通孔が形成されており、当該貫通孔には貫通電極１５Ｃ１及び１５Ｆ１がそれぞれ形成されている。貫通電極１５Ｃ１及び１５Ｆ１は、素子２０側に設けられた第１の貫通電極と搭載基板１１側に設けられた第２の貫通電極とが接合層１７と同様の材料からなる接合部によって接合された構造を有している。
換言すれば、配線１５Ｃ及び１５Ｆ（配線群１５）は、貫通電極１５Ｃ１及び１５Ｆ１によって、光吸収体１２を貫通してそれぞれ素子２０Ｃ及び２０Ｆのｐ電極２５（ｐ型半導体層２２）に接続されている。配線１５Ａ、１５Ｂ、１５Ｄ及び１５Ｅの各々は、配線１５Ｃ及び１５Ｆと同様に、半導体発光素子２０Ａ、２０Ｂ、２０Ｄ及び２０Ｅにおけるｐ電極２５にそれぞれ接続されている。このようにして、半導体発光素子２０の各々は、搭載基板１１上に互いに並置され、また互いに並列に接続されている。
搭載基板１１は、例えばＳｉ、ＡｌＮ、Ｍｏ、Ｗ、ＣｕＷなどの放熱性の高い材料からなる。絶縁層１６、絶縁膜２９及び封止絶縁部２９Ａは、例えばＳｉＯ2及びＳｉ3Ｎ4などの絶縁材料からなる。接合層１７、ｎ側接続電極２６Ａ、貫通電極１５Ｃ１及び１５Ｆ１は、その互いに接することとなる表面の材料が、Ａｕ及びＳｎ、Ａｕ及びＩｎ、Ｐｄ及びＩｎ、Ｃｕ及びＳｎ、Ａｇ及びＳｎ、Ａｇ及びＩｎ並びにＮｉ及びＳｎなど、互いに融着して接合される材料の組み合わせか、又はＡｕなどの互いに拡散して接合される材料を用いて形成される。
図２（ｂ）は、図２（ａ）のＷ−Ｗ線に沿った断面図である。図２（ｂ）を用いて各配線の構造について説明する。まず、光吸収体１２は、半導体発光素子２０と搭載基板１１との間において層状に形成されている。光吸収体１２は、接合層１７及びｎ側接続電極２６Ａを介してｎ電極２６に接続されている。一方、光吸収体１２におけるコンタクトホール１５ＣＨ上の位置に対応する領域には開口部が設けられ、当該開口部には、配線１５Ｆの貫通電極１５Ｆ１が形成されている。このように、光吸収体１２は、コンタクトホール１５ＣＨ上の位置に対応する領域を除いて、搭載基板１１上における発光部ＥＰの素子間領域のみならず、素子及び搭載基板間の領域にも形成されている。このような配線構成とすることで、素子間領域の全体に光吸収体１２を形成する際の素子の形成に及ぼす悪影響を防止することができる。具体的には、光吸収体を素子間領域の全体に形成しようとすると、製造上、光吸収体の材料の一部が素子領域に形成される。この一部の光吸収体が素子領域に形成されることによって、搭載基板及び素子間に段差が形成される。この段差が形成された状態で装置の作製を続行すると、段差部に空隙が発生し、接合部分における接合強度が小さい部分が形成されることや、素子に対して歪みが発生することによって結晶状態などが早期に悪化することが予想される。従って、本実施例のように素子の下部領域にも全体的に光吸収体を形成することで、このような段差に起因する不具合を追加の工程を設けることなく防止することが可能となる。
図３（ａ）は、図２（ａ）の破線で囲まれた部分を拡大して示す部分拡大断面図である。図３（ａ）においては、図の明確さのため、一部においてハッチングを省略しており、半導体発光素子２０Ｆの構成要素を破線で示している。図３（ａ）に示すように、半導体発光素子２０Ｃの半導体構造層２１の側面２１Ｓは、隣接する半導体発光素子２０Ｆの半導体構造層２１との間隔、すなわち隣接する半導体構造層２１間の間隔が搭載基板１１に向かって拡大するように傾斜している。本実施例においては、半導体構造層２１の全ての側面が傾斜している。従って、発光層２３から側面２１Ｓに向かって放出された光を全反射させ、光取出し方向すなわちｎ型半導体層２４の表面に向かって導くことができる。従って、隣接する素子に向かって光が漏れる可能性が小さくなり、クロストークを改善することができる。
また、本実施例においては、半導体構造層２１の成長に用いる基板を除去し、非常に薄膜の素子構造となっている。また、素子の側面２１Ｓは外部（空気中又は封止ガス雰囲気中）に露出している。これは、素子間の間隔などを調節することによって、実装時に素子上に形成される蛍光体層の蛍光体粒子が素子間に入り込まないようにすることで実現することができる。素子の側面２１Ｓが外部に露出していることによって、例えば蛍光体粒子など、光を伝播させやすい媒体が素子間に設けられておらず、より光の隣接する素子へのクロストークを抑制することができる。
次に、図３（ａ）を用いて、素子側面のさらに好ましい構成について説明する。図３（ａ）に示すように、半導体構造層２１は、その隣接する半導体発光素子２０Ｆに対向する側面２１Ｓにおいて、ｐ型半導体層２２からｎ型半導体層２４に達する凹部ＣＰによって段差形状を有している。より具体的には、側面２１Ｓは、凹部側面（以下、第１の側面と称する）２１Ｓ１及び凹部底面（以下、単に底面と称する）２１ＳＢからなる凹部ＣＰと、凹部ＣＰ以外の部分であり、第１の側面２１Ｓ１よりも外側に形成された第２の側面２１Ｓ２と、からなる。
第１の側面（凹部底面）２１Ｓ１は、ｐ型半導体層２２の側面、発行層２３の側面及びｎ型半導体層２４の側面の一部を構成している。底面（凹部底面）２１ＳＢは、半導体構造層２１に平行に形成されている。第２の側面２１Ｓ２は、ｎ型半導体層２４の側面の一部を構成している。また、凹部ＣＰは、その全体が光学的に露出している。具体的は、凹部ＣＰにおいて露出する半導体構造層２１の表面全体、すなわち第１の側面２１Ｓ１及び底面２１ＳＢの全体は、絶縁膜２９によって覆われている。また、凹部ＣＰの底面２１Ｂに対向する絶縁膜２９の表面部分２９Ｂは、発光層２３よりもｎ型半導体層２４側に形成されている。第１の側面２１Ｓ１及び第２の側面２１Ｓ２は、隣接する半導体構造層２１及び３１間の間隔が搭載基板１１に向かって拡大するように傾斜している。従って、発光層２３から第１の側面２１Ｓ１及び第２の側面２１Ｓ２に向かって放出された光は、第１の側面２１Ｓ１及び第２の側面２１Ｓ２によって、光取出し面すなわちｎ型半導体層２４の表面に向かって反射される確率が高い。
次に、図３（ｂ）を用いて、半導体発光装置１０内における光の進路を３種類の光に区別して詳細に説明する。なお、図３（ｂ）においては、図の明確さのため、一部においてハッチングは省略してある。まず、発光層２３から第１の側面２１Ｓ１に向かって放出された光Ｌ１及びＬ２について説明する。発光層２３から第１の側面２１Ｓ１に向かって放出された光は、その第１の側面２１Ｓ１に対する入射角が臨界角以下である可能性が高い。従って、光Ｌ１及びＬ２のように、第１の側面２１Ｓ１によって反射されずに屈折された後、半導体構造層２１の外部に出る可能性が高い。発光層２３から第１の側面２１Ｓ１に向かって放出された光のうち、第１の側面２１Ｓ１によって屈折された光Ｌ１は、絶縁膜２９に入射し、底面２１ＳＢによって反射された後、搭載基板１１に向かって進む。また、発光層２３から第１の側面２１Ｓ１に向かって放出され、絶縁膜２９に入射して絶縁膜２９の側面によって屈折された光Ｌ２は、発光層２３よりもｎ型半導体層２４側に形成された凹部底面２１ＳＢに対向する絶縁膜２９の表面２９Ｂによって反射される。光Ｌ２は、光Ｌ１と同様に搭載基板１１に向かって進む。
上記したように、素子２０Ｃにおける半導体構造層２１の側面２１Ｓが凹部ＣＰを有する段差形状を有することによって、光Ｌ１及びＬ２のような光を搭載基板１１に向かって導くことが可能となる。従って、他の素子２０Ｆに光が伝播することを抑制することができる。なお、凹部ＣＰの底面２１ＳＢは、平坦であることが望ましい。底面２１ＳＢが平坦であると、底面２１ＳＢにおいて光Ｌ１及びＬ２のような光が通過せず、搭載基板１１に向かって反射されやすくなるからである。また、光Ｌ１の一部は、底面２１ＳＢにおいて反射されず、再度半導体構造層２１のｎ型半導体層２４内に入射する（光Ｌ１Ａ）。この光Ｌ１Ａは、後述する光Ｌ３と同様の経路を進む。
さらに、光Ｌ１及びＬ２のような光は、搭載基板１１上に形成された光吸収体１２に入射して減衰する。搭載基板１１に向かって進む光は光吸収体１２に入射する。従って、他の半導体発光素子３０に伝播する可能性のある光である光Ｌ１及びＬ２を光吸収体１２によって確実に減衰又は消滅させることが可能となる。
次に、発光層２３から第２の側面２１Ｓ２に向かって放出された光Ｌ３は、第２の側面２１Ｓ２によって、光取出し面すなわちｎ型半導体層２４の表面に向かって反射される。これは、第２の側面２１Ｓ２が傾斜していることによる。第２の側面２１Ｓ２は、隣接する半導体構造層２１及び３１間の間隔が搭載基板１１に向かって拡大するように傾斜している。従って、第２の側面２１Ｓ２において光が全反射によって反射される可能性が高くなる。光Ｌ３は、第２の側面２１Ｓ２によって反射された後、発光層２３からｎ型半導体層２４の表面すなわち光取出し面に向かって放出される光（図示せず）と共に、外部に取出される。さらに、この光取出し面である凹凸構造面は光取出し効率に優れているため、より多くの光を外部に取出すことができる。
上記したように、素子２０の側面が傾斜していること、また、素子側面が凹部によって段差形状を有している場合、素子間に漏れた光の多くを光吸収体１２に導くことが可能となり、よりクロストークを低減することができる。従って、光吸収体１２を素子間領域の全面に形成することの効果を大幅に増大することができる。
図４（ａ）〜（ｃ）は、半導体発光装置１０の製造過程を示す断面図である。図４（ａ〜（ｃ）を用いて半導体発光装置１０の製造方法の一例について説明する。まず、図４（ａ）は、搭載基板１１に接合する直前における半導体発光素子２０Ｃ及び２０Ｆを含む半導体ウェハを示す断面図である。まず、成長用基板１９としてサファイア基板を準備した。次に、成長用基板１９上に半導体構造層２１となる、ｎ型半導体層、発光層及びｐ型半導体層からなる半導体膜をこの順で順次成長した。次に、当該半導体膜上にスパッタリングを行い、反射金属層２７を形成した。続いて、当該半導体膜上に封止絶縁部２９Ａを形成した後、反射金属層２７の全体及び封止絶縁部２９Ａの一部を覆うようにキャップ層２８を形成してｐ電極２５を形成した。このとき、半導体膜の一部の表面にはｐ電極２５が形成されないようにした。
次に、当該半導体膜にエッチングを行うことによって、ｐ電極２５（反射金属層２７及びキャップ層２８）が形成されていない半導体膜の領域の表面から、ｎ型半導体層に至るｎ電極２６用の貫通孔を形成すると共に、半導体構造層２１の凹部ＣＰとなる貫通溝ＴＲ１を形成した。このとき、貫通溝ＴＲ１が成長用基板１９に向かってテーパ形状をなすようにエッチング条件を調整した。次に、ｐ電極２５及び封止絶縁部２９Ａを含む半導体膜の全体を覆うように絶縁膜２９を形成した。続いて、貫通孔内に形成された絶縁膜２９の一部を除去し、当該貫通孔内にｎ電極２６を形成した。また、ｐ電極２５上に形成された絶縁膜２９の一部を除去してｐ電極２５に至る開口部を形成し、当該開口部にｐ側接続電極（第１の貫通電極）２５Ａを形成した。また、絶縁膜２９上において、ｎ電極２６に至る開口部を形成し、当該開口部においてｎ電極２６に接続されるように、ｎ側接続電極２６Ａを形成した。その後、貫通溝ＴＲ１にエッチングを行って成長用基板１９に至る溝部ＴＲ２を形成し、これによって第２の側面２１Ｓ２及び３１Ｓ２を形成すると共に、半導体膜を半導体構造層２１に分割した。このとき、半導体構造層２１が成長用基板１９に向かってテーパ形状をなすようにエッチング条件を調整した。このようにして、搭載基板１１に接合する半導体ウェハを作製した。
図４（ｂ）は、半導体発光素子２０Ｃ及び２０Ｆを含む半導体ウェハを接合する直前の搭載基板１１を示す断面図である。まず、搭載基板１１を準備し、搭載基板１１上の一部に配線１５Ａ、１５Ｂ、１５Ｃ、１５Ｄ、１５Ｅ及び１５Ｆからなる配線群を形成し、配線群を含む搭載基板１１の表面を覆うように絶縁層１６を形成した。次に、絶縁層１６上に光吸収体１２を形成した。次に、光吸収体１２上にｎ側パッド電極１３を形成した。また、各配線に接続されるようにｐ側パッド電極群１４（図示せず）を形成した。続いて、光吸収体１２上に部分的にスパッタリングを行い、接合層１７を形成した。その後、接合層１７の表面から配線群の配線の各々に至るコンタクトホール１５ＣＨを形成し、コンタクトホール１５ＣＨに貫通電極１５Ｃ１及び１５Ｆ１となるビア電極（第２の貫通電極）１５Ｃ２及び１５Ｆ２をそれぞれ形成した。また、接合層１７と同様の材料を用いて貫通電極１５Ｃ１及び１５Ｆ１上に接合部を形成した。このとき、ビア電極１５Ｃ２及び１５Ｆ２がコンタクトホール１３ＣＨにおいて光吸収体１２及び接合層１７と電気的に絶縁されるようにした。
続いて、接合層１７とｎ側接続電極２６Ａとが接するように、搭載基板１１に半導体ウェハを密着させ、加熱及び圧着によって両者を接合した。同時に、ｐ側接続電極２５Ａとビア電極１５Ｃ２及び１５Ｆ２をそれぞれ接合部によって接合し、貫通電極１５Ｃ１及び１５Ｆ１を形成した。次に、成長用基板１９をレーザリフトオフによって除去した。続いて、露出したｎ型半導体層２４の表面にエッチングを行い、複数の突起２４Ａを形成し、凹凸構造面とした。このようにして、半導体発光装置１０を作製した。
なお、図示していないが、搭載基板１１は実装基板に固定され、各パッド電極がワイヤボンディングによって電源に接続された後、半導体発光素子２０の全体を覆うように保護層及び蛍光体層が形成されることによって、半導体発光装置１０は実装される。なお、ワイヤボンディングに用いるボンディングワイヤとしては例えばＡｕワイヤを用いることができる。
なお、本実施例においては、第１及び第２の半導体層がそれぞれｐ型半導体層及びｎ型半導体層である場合について説明したが、第１及び第２の半導体層の導電型は反対であってもよい。また、光取出し面である半導体構造層の表面が複数の突起からなる凹凸構造面である場合について説明したが、半導体構造層の表面は平坦であってもよい。また、半導体発光装置における並置された複数の発光素子が並列に接続された場合について説明したが、複数の発光素子は、互いに直列に接続されていてもよく、また、互いに電気的に分離されていてもよい。また、半導体構造層の側面が傾斜しており、さらに凹部によって段差形状を有する場合について説明したが、半導体構造層の側面は搭載基板に垂直に形成されていてもよく、また、凹部が形成されていなくてもよい。素子間領域の全体に光吸収体が形成されていることによって、装置内において複数回反射されて素子間に迷光として伝播した光を確実に減衰し、他の素子に伝播することを抑制することができる。
本実施例においては、搭載基板１１上にｐ側パッド電極群が設けられている場合について説明したが、ｐ側パッド電極は搭載基板１１上以外の場所及び階層に設けられていてもよい。ｐ側パッド電極が別に設けられていると、搭載基板１１上の素子領域以外の全ての領域上に光吸収体１２を設けることが出来る。従って、搭載基板１１上に載置された全ての素子から漏れでた光を高確率でより多く吸収することが出来る。また、搭載基板１１上のｐ側パッド電極が設けられていない領域であれば、光吸収体１２を設けることが出来る。また、ｎ側パッド電極は一つのみ搭載されている場合を記載したが、搭載される素子の数によって複数搭載されていてもよい。
本実施例においては、複数の半導体発光素子の隣接する半導体発光素子との間における搭載基板上の領域の全体を覆うように光吸収体が形成されている。従って、半導体発光素子の発光層から放出された光が素子自身の光取出し面以外の領域から外部に放出されることが大きく抑制される。また、素子間に漏れ出て他の素子に光が伝播することを抑制することができる。従って、素子間に光が漏れ出た場合においても、その光の強度を小さくすることができる。従って、光のクロストークが大幅に抑制された半導体発光装置を提供することができる。さらに、半導体発光素子と隣接する少なくとも給電端子との間においても搭載基板上の領域の全体を覆うように光吸収体が形成されている。従って、最も外側に配置された半導体発光素子からパッド電極に向かって出射された光も吸収されるため、明暗が明確に区別された配光を得ることができる。さらに、従来は半導体発光素子間に光吸収体を設けるために素子間に距離をある程度設けるなど、設計の自由度が制限されていた。しかし、本実施例においては、光吸収体を搭載基板上の領域の全体を覆うことが可能になったため、設計自由度の高い半導体発光装置を提供することができる。
１０ 半導体発光装置
１１ 搭載基板
１２ 光吸収体
１３ ｎ側パッド電極
１４ ｐ側パッド電極群
１５ 配線群
１５Ａ、１５Ｂ、１５Ｃ、１５Ｄ、１５Ｅ、１５Ｆ 配線
２０、２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ、２０Ｅ、２０Ｆ 半導体発光素子
２１ 半導体構造層
２２ 第１の半導体層
２３ 発光層
２４ 第２の半導体層
２１Ｓ 側面
ＣＰ 凹部

Claims (5)

  1. 搭載基板と、
    前記搭載基板上に並置され、その各々が第１の導電型を有する第１の半導体層、発光層及び第２の導電型を有する第２の半導体層が前記搭載基板上に順次積層された構造を有する半導体構造層と、前記第１の半導体層上に形成された第１の電極と、前記第１の半導体層上において前記第１の半導体層及び前記発光層を貫通して前記第２の半導体層に接続された第２の電極と、を有する複数の半導体発光素子と、
    前記複数の半導体発光素子の隣接する前記半導体発光素子との間における前記搭載基板上の領域の全体を覆うように形成された光吸収体と、
    前記搭載基板と前記半導体発光素子の各々との間において前記第１の電極の各々に配線された複数の配線からなる配線群と、を有し、
    前記光吸収体は導電性を有し、前記搭載基板と前記半導体発光素子の各々との間において前記第２の電極の各々に電気的に接続されており、
    前記光吸収体及び前記配線群は、前記搭載基板と前記半導体発光素子の各々との間において、絶縁層を介して立体的に重なるように形成されていることを特徴とする半導体発光装置。
  2. 前記光吸収体は、前記搭載基板と前記半導体発光素子との間において層状に設けられ、
    前記複数の配線の各々は前記搭載基板と前記光吸収体との間に設けられ、前記複数の配線の各々は、前記光吸収体を貫通して前記第１の電極の各々に接続されていることを特徴とする請求項１に記載の半導体発光装置。
  3. 前記搭載基板上には前記半導体発光素子の各々への給電端子が設けられ、
    前記光吸収体は、前記半導体発光素子と前記給電端子との間における前記搭載基板上の領域の全体を覆うように形成されていることを特徴とする請求項１又は２に記載の半導体発光装置。
  4. 前記半導体構造層は、その隣接する前記半導体発光素子に対向する側面が、前記第１の半導体層から前記第２の半導体層に達する凹部によって段差形状を有し、
    前記凹部は、その全体が光学的に露出していることを特徴とする請求項１乃至３のいずれか１つに記載の半導体発光装置。
  5. 前記半導体構造層の前記側面は、隣接する前記半導体発光素子の前記半導体構造層間の間隔が前記搭載基板に向かって拡大するように傾斜していることを特徴とする請求項４に記載の半導体発光装置。
JP2014007001A 2014-01-17 2014-01-17 半導体発光装置 Active JP6219177B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014007001A JP6219177B2 (ja) 2014-01-17 2014-01-17 半導体発光装置
US14/594,807 US9209224B2 (en) 2014-01-17 2015-01-12 Semiconductor light-emitting device
EP15151383.5A EP2897167B1 (en) 2014-01-17 2015-01-16 Semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014007001A JP6219177B2 (ja) 2014-01-17 2014-01-17 半導体発光装置

Publications (2)

Publication Number Publication Date
JP2015135908A JP2015135908A (ja) 2015-07-27
JP6219177B2 true JP6219177B2 (ja) 2017-10-25

Family

ID=52345111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014007001A Active JP6219177B2 (ja) 2014-01-17 2014-01-17 半導体発光装置

Country Status (3)

Country Link
US (1) US9209224B2 (ja)
EP (1) EP2897167B1 (ja)
JP (1) JP6219177B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11250745B2 (en) 2018-11-15 2022-02-15 Samsung Display Co., Ltd. Display device and inspecting method thereof

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015079929A (ja) * 2013-09-11 2015-04-23 株式会社東芝 半導体発光装置及びその製造方法
TWI568026B (zh) * 2014-11-04 2017-01-21 錼創科技股份有限公司 發光裝置
TWI552394B (zh) * 2014-11-18 2016-10-01 隆達電子股份有限公司 發光二極體結構與發光二極體模組
KR102410788B1 (ko) * 2015-06-30 2022-06-21 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자
JP6822429B2 (ja) * 2018-02-19 2021-01-27 日亜化学工業株式会社 発光素子
EP4160679B1 (en) * 2020-04-28 2024-01-31 Nichia Corporation Light-emitting device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114184A (ja) * 2010-11-24 2012-06-14 Hitachi Cable Ltd 発光ダイオード
US9666764B2 (en) * 2012-04-09 2017-05-30 Cree, Inc. Wafer level packaging of multiple light emitting diodes (LEDs) on a single carrier die
JP5662277B2 (ja) 2011-08-08 2015-01-28 株式会社東芝 半導体発光装置及び発光モジュール
JP2013065726A (ja) 2011-09-16 2013-04-11 Toshiba Corp 半導体発光装置及びその製造方法
JP2013183219A (ja) * 2012-02-29 2013-09-12 Nikon Corp カメラ
JP2014007001A (ja) 2012-06-22 2014-01-16 Panasonic Corp 燃料電池システム
KR20140010521A (ko) * 2012-07-12 2014-01-27 삼성전자주식회사 발광소자 패키지 및 그 제조방법
JP6287317B2 (ja) * 2013-02-28 2018-03-07 日亜化学工業株式会社 半導体発光素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11250745B2 (en) 2018-11-15 2022-02-15 Samsung Display Co., Ltd. Display device and inspecting method thereof
US11645959B2 (en) 2018-11-15 2023-05-09 Samsung Display Co., Ltd. Display device and inspecting method thereof

Also Published As

Publication number Publication date
JP2015135908A (ja) 2015-07-27
US20150206922A1 (en) 2015-07-23
EP2897167A1 (en) 2015-07-22
EP2897167B1 (en) 2018-11-21
US9209224B2 (en) 2015-12-08

Similar Documents

Publication Publication Date Title
JP6219177B2 (ja) 半導体発光装置
KR100887139B1 (ko) 질화물 반도체 발광소자 및 제조방법
JP6282493B2 (ja) 半導体発光装置
KR102276207B1 (ko) 반도체 발광 소자 및 반도체 발광 장치
JP6486078B2 (ja) 発光装置
CN110073505A (zh) 高可靠性发光二极管
CN111120962B (zh) 具有多个发光单元的发光二极管
JP2015201473A (ja) 半導体発光装置及びその製造方法
JP2015156431A (ja) 半導体発光素子及び半導体発光装置
KR20150139194A (ko) 발광 다이오드 및 그 제조 방법
JP2006210730A (ja) 発光素子
JP6009041B2 (ja) 発光素子、発光素子ユニットおよび発光素子パッケージ
KR101753750B1 (ko) 반도체 발광소자
JP3556080B2 (ja) 窒化物半導体素子
JP6684541B2 (ja) 発光素子
KR102478524B1 (ko) 고효율 발광 다이오드
JP2015159203A (ja) 半導体発光装置
JP2015103590A (ja) 半導体発光装置
JP6771065B2 (ja) 発光素子および発光素子パッケージ
JP2015177021A (ja) 半導体発光装置
JP2015201472A (ja) 半導体発光装置及びその製造方法
JP6216209B2 (ja) 半導体発光装置
JP2015103599A (ja) 半導体発光装置
JP2015119086A (ja) 半導体発光装置
JP2018060939A (ja) 半導体発光装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170927

R150 Certificate of patent or registration of utility model

Ref document number: 6219177

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250