JP2011176340A5 - - Google Patents

Download PDF

Info

Publication number
JP2011176340A5
JP2011176340A5 JP2011085808A JP2011085808A JP2011176340A5 JP 2011176340 A5 JP2011176340 A5 JP 2011176340A5 JP 2011085808 A JP2011085808 A JP 2011085808A JP 2011085808 A JP2011085808 A JP 2011085808A JP 2011176340 A5 JP2011176340 A5 JP 2011176340A5
Authority
JP
Japan
Prior art keywords
film
semiconductor device
dielectric constant
low dielectric
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011085808A
Other languages
English (en)
Other versions
JP2011176340A (ja
JP5393722B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2011085808A priority Critical patent/JP5393722B2/ja
Priority claimed from JP2011085808A external-priority patent/JP5393722B2/ja
Publication of JP2011176340A publication Critical patent/JP2011176340A/ja
Publication of JP2011176340A5 publication Critical patent/JP2011176340A5/ja
Application granted granted Critical
Publication of JP5393722B2 publication Critical patent/JP5393722B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (18)

  1. 半導体基板と、前記半導体基板の一面上の周辺部を除く領域に設けられ、比誘電率が3.0以下でガラス転移温度が400℃以上である低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部と、前記低誘電率膜配線積層構造部上に設けられた有機樹脂からなる絶縁膜と、前記絶縁膜上に前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続されて設けられた電極用接続パッド部と、前記電極用接続パッド部上に設けられた外部接続用バンプ電極と、少なくとも前記外部接続用バンプ電極の周囲における前記絶縁膜上に設けられた有機樹脂からなる封止膜とを備え、前記低誘電率膜配線積層構造部の側面が前記絶縁膜および前記封止膜のいずれか一方の膜によって覆われていて、前記一方の膜は前記半導体基板に接触するように形成されていることを特徴とする半導体装置。
  2. 請求項1に記載の発明において、前記絶縁膜は無機材料からなるパッシベーション膜と有機材料からなる保護膜とを含むことを特徴とする半導体装置。
  3. 請求項2に記載の発明において、前記保護膜と前記パッシベーション膜と前記低誘電率膜配線積層構造部の側面は実質的に一面を形成し、前記保護膜と前記パッシベーション膜と前記低誘電率膜配線積層構造部の側面は前記封止膜によって覆われていることを特徴とする半導体装置。
  4. 請求項2に記載の発明において、前記パッシベーション膜と前記低誘電率膜配線積層構造部の側面は実質的に一面を形成し、前記パッシベーション膜と前記低誘電率膜配線積層構造部の側面は前記保護膜によって覆われていることを特徴とする半導体装置。
  5. 請求項4に記載の発明において、前記保護膜の側面は前記封止膜によって覆われていることを特徴とする半導体装置。
  6. 請求項4に記載の発明において、前記保護膜は前記半導体基板の端面と同一面まで延出されていることを特徴とする半導体装置。
  7. 請求項2に記載の発明において、前記保護膜の側面は前記低誘電率膜配線積層構造部の側面よりも内側に配置されていることを特徴とする半導体装置。
  8. 請求項7に記載の発明において、前記パッシベーション膜と前記低誘電率膜配線積層構造部の側面は実質的に一面を形成していることを特徴とする半導体装置。
  9. 請求項6に記載の発明において、前記パッシベーション膜の側面は前記保護膜の側面よりも内側に配置されていることを特徴とする半導体装置。
  10. 請求項7に記載の発明において、前記保護膜と前記パッシベーション膜の側面は実質的に一面を形成していることを特徴とする半導体装置。
  11. 請求項1に記載の発明において、前記低誘電率膜配線積層構造部は、その最上層の配線とその最上層の低誘電率膜との間に下層パッシベーション膜を有することを特徴とする半導体装置。
  12. 請求項1に記載の発明において、前記低誘電率膜配線積層構造部は、その最上層の配線とその下の配線との間に下層パッシベーション膜を有することを特徴とする半導体装置。
  13. 請求項11または12に記載の発明において、前記下層パッシベーション膜は酸化シリコンからなることを特徴とする半導体装置。
  14. 請求項13に記載の発明において、前記絶縁膜は窒化シリコンからなるパッシベーション膜を含むことを特徴とする半導体装置。
  15. 請求項1に記載の発明において、前記絶縁膜上に前記電極用接続パッド部を有する上層配線が形成されていることを特徴とする半導体装置。
  16. 請求項15に記載の発明において、前記上層配線の接続パッド部上に形成された外部接続用バンプ電極は柱状電極であることを特徴とする半導体装置。
  17. 請求項16に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
  18. 請求項1に記載の発明において、前記低誘電率膜は、Si−O結合とSi−H結合を有するポリシロキサン系材料、Si−O結合とSi−CH3 結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のlow−k材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とする半導体装置。
JP2011085808A 2007-09-21 2011-04-07 半導体装置 Active JP5393722B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011085808A JP5393722B2 (ja) 2007-09-21 2011-04-07 半導体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007244977 2007-09-21
JP2007244977 2007-09-21
JP2008047090 2008-02-28
JP2008047090 2008-02-28
JP2011085808A JP5393722B2 (ja) 2007-09-21 2011-04-07 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008224342A Division JP4770893B2 (ja) 2007-09-21 2008-09-02 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2011176340A JP2011176340A (ja) 2011-09-08
JP2011176340A5 true JP2011176340A5 (ja) 2011-10-20
JP5393722B2 JP5393722B2 (ja) 2014-01-22

Family

ID=39686129

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008224342A Active JP4770893B2 (ja) 2007-09-21 2008-09-02 半導体装置の製造方法
JP2011085808A Active JP5393722B2 (ja) 2007-09-21 2011-04-07 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008224342A Active JP4770893B2 (ja) 2007-09-21 2008-09-02 半導体装置の製造方法

Country Status (5)

Country Link
EP (1) EP2076922B1 (ja)
JP (2) JP4770893B2 (ja)
KR (1) KR101124898B1 (ja)
TW (1) TWI419268B (ja)
WO (1) WO2009037902A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146678A (ja) * 2009-12-16 2011-07-28 Kyocera Corp 太陽電池素子の製造方法
US8507363B2 (en) * 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
JP5888927B2 (ja) 2011-10-06 2016-03-22 株式会社ディスコ ダイアタッチフィルムのアブレーション加工方法
JP5839923B2 (ja) * 2011-10-06 2016-01-06 株式会社ディスコ パシベーション膜が積層された基板のアブレーション加工方法
US10141202B2 (en) * 2013-05-20 2018-11-27 Qualcomm Incorporated Semiconductor device comprising mold for top side and sidewall protection
JP6315753B2 (ja) * 2013-10-01 2018-04-25 オリンパス株式会社 半導体装置の製造方法
US9312177B2 (en) * 2013-12-06 2016-04-12 Applied Materials, Inc. Screen print mask for laser scribe and plasma etch wafer dicing process
JP6346827B2 (ja) * 2014-08-13 2018-06-20 株式会社ディスコ 加工方法
JP6104352B2 (ja) * 2015-11-18 2017-03-29 株式会社ディスコ パシベーション膜が積層されたウエーハのアブレーション加工方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW444252B (en) * 1999-03-19 2001-07-01 Toshiba Corp Semiconductor apparatus and its fabricating method
JP2002057212A (ja) * 2000-08-09 2002-02-22 Mitsubishi Electric Corp 半導体装置、及び半導体装置の製造方法
JP4765143B2 (ja) * 2000-06-15 2011-09-07 住友ベークライト株式会社 絶縁膜用樹脂組成物およびこれを用いた絶縁膜
JP2002164428A (ja) * 2000-11-29 2002-06-07 Hitachi Ltd 半導体装置およびその製造方法
JP2002217198A (ja) * 2001-01-19 2002-08-02 Hitachi Ltd 半導体装置
JP2003100757A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 半導体装置およびその製造方法
US7192867B1 (en) * 2002-06-26 2007-03-20 Cypress Semiconductor Corporation Protection of low-k dielectric in a passivation level
CN1568546B (zh) * 2002-08-09 2010-06-23 卡西欧计算机株式会社 半导体器件及其制造方法
US6939792B1 (en) * 2003-03-28 2005-09-06 Cypress Semiconductor Corporation Low-k dielectric layer with overlying adhesion layer
JP4016340B2 (ja) * 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
US7071539B2 (en) * 2003-07-28 2006-07-04 International Business Machines Corporation Chemical planarization performance for copper/low-k interconnect structures
JP3953027B2 (ja) * 2003-12-12 2007-08-01 ソニー株式会社 半導体装置およびその製造方法
US7489032B2 (en) * 2003-12-25 2009-02-10 Casio Computer Co., Ltd. Semiconductor device including a hard sheet to reduce warping of a base plate and method of fabricating the same
TW200527485A (en) * 2004-01-30 2005-08-16 Semiconductor Leading Edge Tec Multilayered wiring structure, method of forming buried wiring, semiconductor device, method of manufacturing semiconductor device, semiconductor mounted device, and method of manufacturing semiconductor mounted device
JP4398305B2 (ja) * 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
JP2007161784A (ja) * 2005-12-09 2007-06-28 Fujifilm Corp 絶縁膜、化合物、膜形成用組成物及び電子デバイス

Similar Documents

Publication Publication Date Title
JP2011176340A5 (ja)
JP2017005282A5 (ja)
JP2010283338A5 (ja)
JP2010045406A5 (ja)
JP2011100992A5 (ja)
JP2015099802A5 (ja)
JP2010135780A5 (ja) 半導体装置
JP2013004881A5 (ja)
JP2014178698A5 (ja) 素子基板
JP2011086927A5 (ja) 半導体装置
WO2008126268A1 (ja) 半導体装置
TW200947647A (en) Semiconductor device and manufacturing method thereof
JP2006324642A5 (ja)
JP2012039090A5 (ja)
JP2010147281A5 (ja) 半導体装置
JP2015095658A5 (ja)
JP2016039328A5 (ja)
JP2010283367A (ja) 半導体装置の製造方法
TW200744173A (en) Semiconductor device and its manufacturing method
JP2011128140A5 (ja)
JP2018133550A5 (ja)
JP2016208023A5 (ja)
JP2009278072A5 (ja)
JP2014215485A5 (ja)
JP2016076798A5 (ja)