JP4835873B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4835873B2
JP4835873B2 JP2007305584A JP2007305584A JP4835873B2 JP 4835873 B2 JP4835873 B2 JP 4835873B2 JP 2007305584 A JP2007305584 A JP 2007305584A JP 2007305584 A JP2007305584 A JP 2007305584A JP 4835873 B2 JP4835873 B2 JP 4835873B2
Authority
JP
Japan
Prior art keywords
wiring
buffer layer
pad
semiconductor device
connecting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007305584A
Other languages
English (en)
Other versions
JP2008066760A5 (ja
JP2008066760A (ja
Inventor
健 湯澤
昌利 田垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007305584A priority Critical patent/JP4835873B2/ja
Publication of JP2008066760A publication Critical patent/JP2008066760A/ja
Publication of JP2008066760A5 publication Critical patent/JP2008066760A5/ja
Application granted granted Critical
Publication of JP4835873B2 publication Critical patent/JP4835873B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、半導体装置に関する。
集積回路チップとしての半導体チップには、多層の配線が形成されている。いくつかの配線は、幅の広い部分と狭い部分を有するが、このような幅の異なる部分の連結部分には、応力が集中し易くなる。特に最下層に形成されるゲート電極から引き出されるポリシリコン配線は金属と比べ、延性に劣るため、連結部分でのクラックが生じやすく、断線を引き起こすという問題があった。同じポリシリコンで形成される抵抗素子も同様の問題があった。
特開2002−319587号公報
本発明の目的は、配線または抵抗素子の、幅の異なる部分の連結部分に生じる応力を減らすことにある。
(1)本発明に係る半導体装置は、
半導体チップと、
前記半導体チップに作り込まれてなる、幅の異なる部分の連結部分を有する配線と、
前記配線の上方であって、前記連結部分とオーバーラップする位置に形成されたパッドと、
前記パッド上に形成されてなるバンプと、
前記連結部分と前記パッドとの間に位置して前記連結部分の全体を覆うように形成されてなる緩衝層と、
前記配線と前記緩衝層との間及び前記緩衝層と前記パッドとの間に、それぞれ形成されてなる無機絶縁層と、
を含み、
前記緩衝層は、樹脂を除く材料であって、前記無機絶縁層よりも柔らかい材料から形成されてなる。本発明によれば、幅の異なる部分の連結部分に対してバンプから力が加えられても、緩衝層によって力が吸収されるので、連結部分に生じる応力を減らすことができる。
(2)この半導体装置において、
前記配線は抵抗素子として用いられてもよい。
(3)この半導体装置において、
前記緩衝層は、導電材料から形成され、前記配線に電気的に接続されていてもよい。
(4)この半導体装置において、
前記配線はポリシリコンによって形成されてもよい。
以下、本発明の実施の形態について図面を参照して説明する。
(第1の実施の形態)
図1(A)は、本発明の第1の実施の形態に係る半導体装置の一部を示す断面図である。図1(B)は、図1(A)に示す半導体装置の一部を示す平面図である。半導体装置は、半導体チップ10を有する。半導体チップ10には、集積回路(例えば電界効果トランジスタ20)が作り込まれている。
電界効果トランジスタ20は、ソース及びドレインとなる拡散層21,22と、拡散層21,22とのコンタクト部23,24と、ゲート電極25と、を有する。ゲート電極25に電圧を加えるとチャネル26が形成されて電流が流れる。
半導体チップ10には、配線30が作り込まれている。配線30は、コンタクト部23、24を介して、ソース及びドレイン領域となっている拡散層21、22と接続されている。
半導体チップ10には、ゲート電極25と接続され、第1の幅を有する第1の配線25aと、第2の幅を有する第2の配線25bと、第1の配線25aと第2の配線25bの連結部分34と、を有する。第1の幅は第2の幅よりも狭い。第1の配線25a及び第2の配線25b、連結部分34とで、図1(B)のように、T字状となっていてもよいし、変形例として、図2(A)のようにL字状であってもよいし、図2(B)のように十字状であってもよい。第1の配線25aと第2の配線25bを、ポリシリコン、アルミニウム(Al)、アルミニウム合金等から形成してもよい。第1の配線25aと第2の配線25bを、ポリシリコンから形成し、これらを抵抗素子として用いてもよい。幅の異なる第1の配線25aと第2の配線25bに力が加えられると、連結部分34に応力が集中することが知られている。
連結部分34とオーバーラップする位置(連結部分34の上方)にはパッド40が配置されている。パッド40は、集積回路に電気的に接続される。パッド40は、TiN又はTiW等からなるバリアメタル層を最上層に含んでもよい。バリアメタル層は、その上に形成される部材の材料がパッド40内に拡散することを防止することができる。パッド40は、スパッタリングによって形成することができる。
パッド40を一部として含む配線は、パッド40の少なくとも一部(例えば中央部)を除いて、パッシベーション膜42に覆われている。パッシベーション膜42は、SiO2、SiNなどの無機材料から形成されている。無機材料は、Au、Alなどの金属よりも硬いことで知られている。
パッド40上にはバンプ44が形成されている。バンプ44は、Auなどの金属から形成されている。Auは、TiN又はTiWよりも柔らかい。バンプ44は、その一部がパッシベーション膜42上に載っていてもよい。バンプ44は、電解メッキで形成することができる。
連結部分34とパッド40との間には、緩衝層50が配置されている。緩衝層50は、連結部分34の全体を覆うように形成されている。第1の配線25a、第2の配線25bと緩衝層50との間及び緩衝層50とパッド40との間に、それぞれ、無機絶縁層60,62が形成されている。無機絶縁層60,62は、酸化膜などの無機材料から形成されており、無機材料はAu、Alなどの金属よりも硬いことで知られている。緩衝層50は、樹脂を除く材料であって、無機絶縁層60,62よりも柔らかい材料(例えば金属)から形成されている。緩衝層50は、配線30及びパッド40の少なくとも一方と同じ材料で形成してもよい。
本実施の形態によれば、幅の異なる部分の連結部分34に対してバンプ44から力が加えられても、緩衝層50によって力が吸収されるので、連結部分34に生じる応力を減らすことができる。
(第2の実施の形態)
図3(A)は、本発明の第2の実施の形態に係る半導体装置の一部を示す断面図である。図3(B)は、図3(A)に示す半導体装置の一部を示す平面図である。なお、図3(A)は、図3(B)中のIIIA−IIIA線断面図となっている。
この例の半導体装置110は、第1の幅を有する第1の配線125aと、第2の幅を有する第2の配線125bと、第1の配線125aと第2の配線125bとの連結部分134とを有する。
緩衝層150は、導電材料から形成され、第2の配線125bに電気的に接続されていている。詳しくは、緩衝層150と第2の配線125bの間にコンタクト部70が設けられて電気的な接続が図られている。第2の配線125bにおいて、コンタクト部70を設けるために、第2の配線125bの第2の幅は、第1の配線125aの第1の幅よりも広くなっている。緩衝層150は、連結部分134を覆うように形成されている。また、緩衝層150は連結部分134とパッド140の間に形成されている。その他の構成は、上述した実施の形態で説明した内容が該当し、その作用効果についても同じである。
(第3の実施の形態)
図4(A)は、本発明の第3の実施の形態に係る半導体装置の一部を示す断面図である。図4(B)は、図4(A)に示す半導体装置の一部を示す平面図である。半導体装置は、半導体チップ210を有する。半導体チップ210には、集積回路(例えば電界効果トランジスタ220)が作り込まれている。
電界効果トランジスタ220は、ソース及びドレインとなる拡散層221,222と、拡散層221,222とのコンタクト部223,224と、ゲート電極225と、を有する。ゲート電極225に電圧を加えるとチャネル226が形成されて電流が流れる。
半導体チップ210には、配線230が作り込まれている。配線230は、幅の異なる部分231,232と、これらの連結部分234を有する。狭い方の部分232は配線ラインであり、幅の広い部分232にコンタクト部223が設けられている。幅の異なる部分231,232及び連結部分234の形状は、L字、T字又は十字のいずれであってもよい。幅の異なる部分231,232を含む配線230に力が加えられると、連結部分234に応力が集中することが知られている。
連結部分234とオーバーラップする位置(連結部分234の上方)にはパッド240が配置されている。パッド240は、集積回路に電気的に接続される。パッド240は、TiN又はTiW等からなるバリアメタル層を最上層に含んでもよい。バリアメタル層は、その上に形成される部材の材料がパッド240内に拡散することを防止することができる。パッド240は、スパッタリングによって形成することができる。
パッド240を一部として含む配線は、パッド240の少なくとも一部(例えば中央部)を除いて、パッシベーション膜242に覆われている。パッシベーション膜242は、SiO2、SiNなどの無機材料から形成されている。無機材料は、Au、Alなどの金属よりも硬いことで知られている。
パッド240上にはバンプ244が形成されている。バンプ244は、Auなどの金属から形成されている。Auは、TiN又はTiWよりも柔らかい。バンプ244は、その一部がパッシベーション膜242上に載っていてもよい。バンプ244は、電解メッキで形成することができる。
連結部分234とパッド240との間には、緩衝層250が配置されている。緩衝層250は、連結部分234の全体を覆うように形成されている。配線230と緩衝層250との間及び緩衝層250とパッド240との間に、それぞれ、無機絶縁層260,262が形成されている。無機絶縁層260,262は、酸化膜などの無機材料から形成されており、無機材料はAu、Alなどの金属よりも硬いことで知られている。緩衝層250は、樹脂を除く材料であって、無機絶縁層260,262よりも柔らかい材料(例えば金属)から形成されている。緩衝層250は、配線230及びパッド240の少なくとも一方と同じ材料で形成してもよい。
本実施の形態によれば、幅の異なる部分の連結部分234に対してバンプ244から力が加えられても、緩衝層250によって力が吸収されるので、連結部分234に生じる応力を減らすことができる。
(第4の実施の形態)
図5(A)は、本発明の第4の実施の形態に係る半導体装置の一部を示す断面図である。図5(B)は、図5(A)に示す半導体装置の一部を示す平面図である。
この例では、緩衝層350は、導電材料から形成され、配線330に電気的に接続されていている。詳しくは、緩衝層350と配線330の間にコンタクト部270が設けられて電気的な接続が図られている。また、配線330は、幅の異なる部分331,332の第1の連結部分334と、幅の異なる部分332,333の第2の連結部分335と、を有する。幅の異なる部分332,333において、コンタクト部270を設けるために、一方の部分333が他方の部分332よりも幅が広くなっている。緩衝層350は、第1及び第2の連結部分334,335の両方の全体を覆うように形成されている。その他の構成は、上述した実施の形態で説明した内容が該当し、その作用効果についても同じである。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図1(A)は、本発明の第1の実施の形態に係る半導体装置の一部を示す断面図であり、図1(B)は、図1(A)に示す半導体装置の一部を示す平面図である。 図2(A)及び図2(B)は、図1(B)に示す半導体装置の変形例を示す図である。 図3(A)及び図3(B)は、本発明の第2の実施の形態に係る半導体装置の一部を図であり、図3(A)は、図3(B)に示すIIIA−IIIA線断面図である。 図4(A)は、本発明の第3の実施の形態に係る半導体装置の一部を示す断面図であり、図4(B)は、図4(A)に示す半導体装置の一部を示す平面図である。 図5(A)は、本発明の第4の実施の形態に係る半導体装置の一部を示す断面図であり、図5(B)は、図5(A)に示す半導体装置の一部を示す平面図である。
符号の説明
10…半導体チップ、 20…電界効果トランジスタ、 25…ゲート電極、 26…チャネル、 30…配線、 34…連結部分、 40…パッド、 42…パッシベーション膜、 44…バンプ、 50…緩衝層、 70…コンタクト部、 110…半導体装置、 134…連結部分、 140…パッド、 150…緩衝層、 210…半導体チップ、 220…電界効果トランジスタ、 223…コンタクト部、 225…ゲート電極、 226…チャネル、 230…配線、 232…部分、 234…連結部分、 240…パッド、 242…パッシベーション膜、 244…バンプ、 250…緩衝層、 270…コンタクト部、 330…配線、 334…第1の連結部分、 335…第2の連結部分、 350…緩衝層

Claims (5)

  1. 半導体チップと、
    前記半導体チップに作りこまれてなる配線であって、第1の部分と、前記第1の部分よりも幅が広い第2の部分と、前記第1の部分と前記第2の部分との連結部分と、を有する前記配線と、
    前記第2の部分に接続する第1のコンタクト部と、
    前記配線の上方であって、前記連結部分とオーバーラップする位置に形成されたパッドと、
    前記パッド上に形成されてなるバンプと、
    前記連結部分と前記パッドとの間に位置して、前記連結部分の全体及び前記第1のコンタクト部を覆うように形成されてなる緩衝層と、
    前記配線と前記緩衝層との間に設けられた第1の無機絶縁層と、
    前記緩衝層と前記パッドとの間に設けられた第2の無機絶縁層と、
    を含み、
    前記配線は、前記緩衝層と重なる領域において、前記第1の部分、前記第2の部分及び前記連結部分とで、T字状、L字状又は十字状のいずれかの形状をなし、
    前記緩衝層は、樹脂を除く材料であって、前記第1及び第2の無機絶縁層よりも柔らかい材料から形成されてなる半導体装置。
  2. 請求項1記載の半導体装置において、
    前記第1のコンタクト部は前記緩衝層と前記第2の部分との間に設けられ、前記緩衝層と前記第2の部分を電気的に接続している半導体装置。
  3. 請求項1記載の半導体装置において、
    前記半導体チップに作りこまれてなり、前記第2の部分の下方に位置する拡散層を有し、
    前記第1のコンタクト部は、前記第2の部分と、前記拡散層との間に設けられている半導体装置。
  4. 請求項3記載の半導体装置において、
    前記配線は、前記第1の部分よりも幅が広い第3の部分を有し、
    前記緩衝層と前記第3の部分との間に設けられ、前記緩衝層と前記第3の部分を電気的に接続している第2のコンタクト部を更に有する半導体装置。
  5. 半導体チップと、
    前記半導体チップに作りこまれてなる配線であって、第1の部分と、前記第1の部分よりも幅が広い第2の部分と、前記第1の部分と前記第2の部分との連結部分と、を有する前記配線と、
    前記第2の部分に接続する第1の導電材料と、
    前記配線の上方であって、前記連結部分とオーバーラップする位置に形成されたパッドと、
    前記パッド上に形成されてなるバンプと、
    前記連結部分と前記パッドとの間に位置して、前記連結部分の全体及び前記第1の導電材料を覆うように形成されてなる第2の導電材料と、
    前記配線と前記第2の導電材料との間に設けられた第1の無機絶縁層と、
    前記第2の導電材料と前記パッドとの間に設けられた第2の無機絶縁層と、
    を含み、
    前記配線は、前記第2の導電材料と重なる領域において、前記第1の部分、前記第2の部分及び前記連結部分とで、T字状、L字状又は十字状のいずれかの形状をなし、
    前記第2の導電材料は、樹脂を除く材料であって、前記第1及び第2の無機絶縁層よりも柔らかい材料から形成されてなる半導体装置。
JP2007305584A 2007-11-27 2007-11-27 半導体装置 Active JP4835873B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007305584A JP4835873B2 (ja) 2007-11-27 2007-11-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007305584A JP4835873B2 (ja) 2007-11-27 2007-11-27 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006128360A Division JP4072697B2 (ja) 2006-05-02 2006-05-02 半導体装置

Publications (3)

Publication Number Publication Date
JP2008066760A JP2008066760A (ja) 2008-03-21
JP2008066760A5 JP2008066760A5 (ja) 2008-05-08
JP4835873B2 true JP4835873B2 (ja) 2011-12-14

Family

ID=39289125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007305584A Active JP4835873B2 (ja) 2007-11-27 2007-11-27 半導体装置

Country Status (1)

Country Link
JP (1) JP4835873B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6422039A (en) * 1987-07-17 1989-01-25 Hitachi Ltd Semiconductor device
JP3948822B2 (ja) * 1998-04-21 2007-07-25 ローム株式会社 半導体集積回路
JP2002319587A (ja) * 2001-04-23 2002-10-31 Seiko Instruments Inc 半導体装置
JP2006013276A (ja) * 2004-06-29 2006-01-12 Nec Kansai Ltd 半導体装置及びその製造方法
JP2007087975A (ja) * 2005-09-16 2007-04-05 Ricoh Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP2008066760A (ja) 2008-03-21

Similar Documents

Publication Publication Date Title
JP4072697B2 (ja) 半導体装置
US7772704B2 (en) Semiconductor device
US20070114577A1 (en) Semiconductor device
US10515919B2 (en) Bump-on-trace design for enlarge bump-to-trace distance
JP2005347622A (ja) 半導体装置、回路基板及び電子機器
JP2004022869A (ja) 半導体装置
JP4835873B2 (ja) 半導体装置
US7700475B1 (en) Pillar structure on bump pad
JP2009266998A (ja) 半導体装置及びその製造方法
JP2008010778A (ja) 半導体装置
WO2023189480A1 (ja) 半導体素子および半導体装置
JP2007287984A (ja) 半導体装置
JP4835230B2 (ja) 半導体装置の実装構造
JP2015204393A (ja) 半導体装置
US10910330B2 (en) Pad structure and integrated circuit die using the same
JP2006179916A (ja) パッシベーション層を有する半導体素子
JP5263469B2 (ja) 半導体装置
JP6842236B2 (ja) 磁気センサモジュール
JP2004228321A (ja) 半導体装置およびその設計方法
JP2005294678A (ja) 半導体装置およびその製造方法
JPH04370943A (ja) 半導体集積回路装置
JP2006222395A (ja) 半導体装置
JP2007287983A (ja) 半導体装置
JPH06349825A (ja) 半導体集積回路装置
JPS6079762A (ja) 電子装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080325

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080325

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4835873

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350