JP3948822B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP3948822B2 JP3948822B2 JP11048998A JP11048998A JP3948822B2 JP 3948822 B2 JP3948822 B2 JP 3948822B2 JP 11048998 A JP11048998 A JP 11048998A JP 11048998 A JP11048998 A JP 11048998A JP 3948822 B2 JP3948822 B2 JP 3948822B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring layer
- shock absorbing
- bonding pad
- absorbing portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】
この発明は半導体集積回路に関し、特にたとえば基板上にそれぞれ層間絶縁層を介して３層以上の配線層を形成した、半導体集積回路に関する。
【０００２】
【従来の技術】
図５に示すこの種の従来の半導体集積回路１では、内部回路の周辺部に入力部２が設けられ、この入力部２にボンディングパッド３と入力保護回路４とが平面的に配置される。入力保護回路４は、図６の等価回路図に示すように、保護ダイオード５ａおよび５ｂならびに保護抵抗６ａおよび６ｂによって構成され、保護抵抗６ａにボンディングパッド３が接続され、保護抵抗６ｂに図示しない内部回路が接続される。そして、ボンディングパッド３に図示しない外部素子から所定値以上のサージ電流が供給された場合、このサージ電流が保護ダイオード５ａまたは５ｂのいずれかを通して設置電位（Ｖｇｎｄ）または電源電位（Ｖｃｃ）に解放され、それによって、内部回路が保護される。
【０００３】
【発明が解決しようとする課題】
従来技術では、ボンディングパッド３と入力保護回路４とが平面的に配置されていたので、これらの占める面積によって入力部２のサイズが決定されていた。また、サージ電流を十分に吸収するためには、入力保護回路４を構成する各保護素子の面積を所定の大きさ以上に確保しなければならなかった。したがって、内部回路の微細化が進んでも入力部２のサイズを縮小することはできず、チップを小型化することができなかった。
【０００４】
なお、入力保護回路４をボンディングパッド３の下方に重ねて配置すれば、入力部２の横方向への広がりを抑えることができるが、この場合には、ワイヤボンディングの際にキャピラリから受ける衝撃がボンディングパッド３下方の入力保護回路４にまで伝わるため、この衝撃によって各保護素子の電気的特性が変動してしまう恐れがあった。したがって、従来技術ではこの構成を採用することはできなかった。
【０００５】
それゆえに、この発明の主たる目的は、保護素子の特性変動を生じることなくチップを小型化できる、半導体集積回路を提供することである。
【０００６】
【課題を解決するための手段】
この発明は、基板上にそれぞれ層間絶縁膜を介して３層以上の金属配線層を形成した半導体集積回路において、最上金属配線層はボンディングパッドを含み、中間金属配線層は、ボンディングパッドの直下に配置されてボンディング時の衝撃を吸収し、かつ電気的に絶縁された島状の第１衝撃吸収部、および第１衝撃吸収部と分離してボンディングパッドの直下に配置された第１配線接続部を含み、最下金属配線層は、第１衝撃吸収部の直下に配置されてボンディング時の衝撃を吸収する第２衝撃吸収部、および第２衝撃吸収部と分離してボンディングパッドの直下に配置された第２配線接続部を含み、中間金属配線層および最下金属配線層をそれぞれ平坦化された層間絶縁膜の上面に形成し、基板に保護回路を構成する保護素子を形成し、保護素子と最上金属配線層とを第２衝撃吸収部、第２配線接続部および第１配線接続部を介して順次接続したことを特徴とする、半導体集積回路である。
【０００７】
【作用】
保護回路を構成する保護素子がボンディングパッドの下方に配置されるので、保護素子とボンディングパッドとが重なる部分の面積だけ、入力部または出力部のサイズが縮小される。また、中間金属配線層はボンディングパッドの直下に配置された第１衝撃吸収部および第１配線接続部を、最下金属配線層はボンディングパッドの直下に配置された第２衝撃吸収部および第２配線接続部をそれぞれ含み、第１衝撃吸収部と第１配線接続部は平坦化された層間絶縁膜の上面に分離して形成され、第２衝撃吸収部と第２配線接続部は平坦化された別の層間絶縁膜の上面に分離して形成される。このため、最上金属配線層に形成されるボンディングパッドの表面も平坦になり、ボンディング時の接合性を向上させることができる。さらに、ボンディング時の衝撃は第１衝撃吸収部および第２衝撃吸収部で順次受け止められて吸収されるので、下層に向かうほど衝撃が緩和される。したがって、第２衝撃吸収部のさらに下方に配置された保護素子に過大な衝撃が伝わることはない。また、保護素子とボンディングパッドを含む最上金属配線層とは、第２衝撃吸収部、第２配線接続部、および第１配線接続部を順次介して接続される。このため、ボンディング時の衝撃によって保護素子とボンディングパッドが断線することを防止できる。
【０００８】
【発明の効果】
この発明によれば、入力部または出力部のサイズを縮小できるので、チップを小型化できる。したがって、単位面積当たりのチップの取れ数を向上でき、チップのコストを低減できる。しかも、保護素子に過大な衝撃が伝わるのを防止できるので、保護素子の電気的特性が変動することもない。
【０００９】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【００１０】
【実施例】
図１〜図３に示すこの実施例の半導体集積回路１０は、ＬＳＩ（大規模集積回路）やＶＬＳＩ（超大規模集積回路）等に適用されるものであり、内部回路とその周囲に配置された入力部１２とを含む。入力部１２には、図４の等価回路図で示される入力保護回路１２ａが構成され、この入力保護回路１２ａによって外部素子からのサージ電流が吸収される。
【００１１】
半導体集積回路１０は、シリコン（Ｓｉ）等からなる一導電型（Ｐ型またはＮ型）の基板１４を含み、基板１４の上部には、Ｐ型の拡散領域からなるＰウェル１６ａとＮ型の拡散領域からなるＮウェル１６ｂとが隣接して形成され、基板１４の上面には、フィールド酸化膜１８が形成される。そして、Ｐウェル１６ａの表面中央部には不純物濃度の高いＮ+ 拡散領域２０ａが形成され、Ｎウェル１６ｂの表面中央部には不純物濃度の高いＰ+ 拡散領域２０ｂが形成され、Ｎ+ 拡散領域２０ａとＰウェル１６ａとの間でＰ／Ｎ接合部すなわちダイオ−ド２２ａ（図４）が構成され、Ｐ+ 拡散領域２０ｂとＮウェル１６ｂとの間でダイオ−ド２２ｂ（図４）が構成される。また、Ｎ+ 拡散領域２０ａおよびＰ+ 拡散領域２０ｂのそれぞれから所定間隔を隔てた位置にこれらを個別に包囲するようにして不純物濃度の高いＰ+ コンタクト領域２４ａおよびＮ+ コンタクト領域２４ｂが形成される。また、Ｐウェル１６ａとＮウェル１６ｂとの境界上に位置するフィ−ルド酸化膜１８の上面には、図４に示した保護抵抗２６ａおよび２６ｂを構成するポリシリコン等からなる配線２８が形成され、配線２８の一端が図示しない内部回路に接続される。
【００１２】
そして、フィールド酸化膜１８上に酸化シリコン（ＳｉＯ2 ）等からなる層間絶縁層３０ａが形成され、層間絶縁層３０ａにＮ+ 拡散領域２０ａ，Ｐ+ 拡散領域２０ｂ，Ｐ+ コンタクト領域２４ａ，Ｎ+ コンタクト領域２４ｂおよび配線２８のそれぞれに連通するコンタクトホール３２が形成され、このコンタクトホール３２にタングステン（Ｗ）等からなるプラグ３４が埋め込まれる。そして、層間絶縁層３０ａおよびプラグ３４の上面にアルミニウム（Ａｌ）または銅（Ｃｕ）等の金属からなる第１配線層３６が形成され、その上に同金属からなる第２配線層３８および第３配線層４０が酸化シリコン（ＳｉＯ2 ）等からなる層間絶縁層３０ｂおよび３０ｃを介して形成され、さらに第３配線層４０の周縁部を覆うようにして酸化シリコン（ＳｉＯ2 ）等からなる絶縁層４２が形成される。
【００１３】
第１配線層３６は、バッファ部３６ａおよび配線接続部３６ｂ（図３）を含みバッファ部３６ａとＮ+ 拡散領域２０ａ，Ｐ+ 拡散領域２０ｂおよび配線２８のそれぞれとがプラグ３４を介して接続され、配線接続部３６ｂと配線２８とがプラグ３４を介して接続される。第１配線層３６に接続されないＰ+ コンタクト領域２４ａおよびＮ+ コンタクト領域２４ｂはプラグ３４を介して図示しないＧＮＤ配線およびＶｃｃ配線に接続される。第２配線層３８は、他の素子と接続されないアイランド状のバッファ部３８ａおよび配線接続部３８ｂ（図３）を含み、配線接続部３８ｂと配線接続部３６ｂとが層間絶縁層３０ｂに形成されたタングステン（Ｗ）等からなるプラグ４４を介して接続される。第３配線層４０は、ボンディングパッド４０ａを含み、このボンディングパッド４０ａが層間絶縁層３０ｃに形成されたタングステン（Ｗ）等からなるプラグ４６を介して配線接続部３８ｂに接続される。各配線層３６，３８および４０の面積は、入力保護回路１２ａを構成する各素子（少なくともＮ+ 拡散領域２０ａおよびＰ+ 拡散領域２０ｂ）を覆うことのできる大きさに設定される。なお、各配線層３６，３８および４０のサイズや位置関係は、半導体集積回路１０のサイズや電気的要件や設計仕様等に基づいて決定され、たとえば、一辺のサイズが３０μｍ〜３００μｍの範囲の矩形状で、層厚０．３μｍ〜３μｍの範囲、および相互の間隔が１０μｍ〜３００μｍの範囲で実施可能である。
【００１４】
なお、各配線層３６，３８および４０を形成する際には、ボンディングパッド４０ａの表面を平坦にしてボンディングの際の接合性を向上するために、層間絶縁層３０ａ，３０ｂおよび３０ｃならびにプラグ３４，４４および４６のそれぞれの上面がＣＭＰ（化学的機械研磨）等のような周知の平坦化プロセスによって平坦化される。
【００１５】
そして、この半導体集積回路１０を含むチップがリード・フレーム上にマウンティングされ、ボンディングパッド４０ａとリード・フレームの対応するリードとがアルミニウム（Ａｌ）または金（Ａｕ）等のボンディングワイヤを用いて接続される。このボンディング工程では、筒状のキャピラリに通されたボンディングワイヤの下端に球状のボールが形成され、そのボールがボンディングパッド４０ａの上面に所定のボンド荷重で押圧されて超音波により接続される。そのため、キャピラリからボンディングパッド４０ａへ過大な衝撃が加わるが、この衝撃は比較的軟らかいアルミニウム（Ａｌ）または銅（Ｃｕ）等の金属からなる各配線層３０，３２および３４によって吸収される。
【００１６】
半導体集積回路１０を装置に組み込んだ後、図示しない外部素子からボンディングパッド４０ａへ電流が供給されると、この電流は第２配線層３８の配線接続部３８ｂ、第１配線層３６の配線接続部３６ｂおよび抵抗２６ａおよび２６ｂ（図４）を構成する配線２８を通して図示しない内部回路へ供給される。このとき、供給された電流の値が所定値以下であれば、その電流がそのまま内部回路へ供給される。一方、電流値が所定値を超える場合には、ダイオ−ド２２ａまたは２２ｂのいずれかがオンされ、この電流（サージ電流）が接地電位（Ｖｇｎｄ）または電源電位（Ｖｃｃ）に解放されて内部回路が保護される。
【００１７】
この実施例によれば、ワイヤボンディングの際にキャピラリから受けた衝撃を第３配線層４０（ボンディングパッド４０ａ），第２配線層３８および第１配線層３６によって吸収できるので、入力保護回路１２ａを構成する各素子の電気的特性が衝撃によって変動されることはない。したがって、ボンディングパッド４０ａの下方に入力保護回路１２ａを配置した構成でも何ら問題はなく、この構成よって、入力部１２の横方向への広がりを抑えることができ、チップを小型化できる。また、単位面積当たりのチップの取れ数を向上でき、チップのコストを低減できる。
【００１８】
また、ＣＭＰ（化学的機械研磨）等のような平坦化プロセスを用いて各層を形成し、ボンディングパッド４０ａの表面を平坦にしているので、ボンディングパッド４０ａに対してボンディングワイヤ（ボール）を確実に接合できる。
なお、上述の実施例では、３層配線構造に組み込まれた入力保護回路について説明したが、この発明は４層以上の配線構造に組み込まれた入力保護回路や３層以上の配線構造に組み込まれた出力保護回路についても同様に適用できる。
【図面の簡単な説明】
【図１】この発明の一実施例を示す図解図である。
【図２】図１におけるII−II線断面図である。
【図３】図１におけるIII-III 線断面図である。
【図４】図１実施例の入力保護回路を示す等価回路図である。
【図５】従来技術を示す図解図である。
【図６】従来技術の入力保護回路を示す等価回路図である。
【符号の説明】
１０ …半導体集積回路
１２ …入力部
１２ａ …入力保護回路
１４ …基板
２８ …配線
３０ａ，３０ｂ，３０ｃ …層間絶縁層
３６ …第１配線層
３８ …第２配線層
４０ …第３配線層
４０ａ …ボンディングパッド
【産業上の利用分野】
この発明は半導体集積回路に関し、特にたとえば基板上にそれぞれ層間絶縁層を介して３層以上の配線層を形成した、半導体集積回路に関する。
【０００２】
【従来の技術】
図５に示すこの種の従来の半導体集積回路１では、内部回路の周辺部に入力部２が設けられ、この入力部２にボンディングパッド３と入力保護回路４とが平面的に配置される。入力保護回路４は、図６の等価回路図に示すように、保護ダイオード５ａおよび５ｂならびに保護抵抗６ａおよび６ｂによって構成され、保護抵抗６ａにボンディングパッド３が接続され、保護抵抗６ｂに図示しない内部回路が接続される。そして、ボンディングパッド３に図示しない外部素子から所定値以上のサージ電流が供給された場合、このサージ電流が保護ダイオード５ａまたは５ｂのいずれかを通して設置電位（Ｖｇｎｄ）または電源電位（Ｖｃｃ）に解放され、それによって、内部回路が保護される。
【０００３】
【発明が解決しようとする課題】
従来技術では、ボンディングパッド３と入力保護回路４とが平面的に配置されていたので、これらの占める面積によって入力部２のサイズが決定されていた。また、サージ電流を十分に吸収するためには、入力保護回路４を構成する各保護素子の面積を所定の大きさ以上に確保しなければならなかった。したがって、内部回路の微細化が進んでも入力部２のサイズを縮小することはできず、チップを小型化することができなかった。
【０００４】
なお、入力保護回路４をボンディングパッド３の下方に重ねて配置すれば、入力部２の横方向への広がりを抑えることができるが、この場合には、ワイヤボンディングの際にキャピラリから受ける衝撃がボンディングパッド３下方の入力保護回路４にまで伝わるため、この衝撃によって各保護素子の電気的特性が変動してしまう恐れがあった。したがって、従来技術ではこの構成を採用することはできなかった。
【０００５】
それゆえに、この発明の主たる目的は、保護素子の特性変動を生じることなくチップを小型化できる、半導体集積回路を提供することである。
【０００６】
【課題を解決するための手段】
この発明は、基板上にそれぞれ層間絶縁膜を介して３層以上の金属配線層を形成した半導体集積回路において、最上金属配線層はボンディングパッドを含み、中間金属配線層は、ボンディングパッドの直下に配置されてボンディング時の衝撃を吸収し、かつ電気的に絶縁された島状の第１衝撃吸収部、および第１衝撃吸収部と分離してボンディングパッドの直下に配置された第１配線接続部を含み、最下金属配線層は、第１衝撃吸収部の直下に配置されてボンディング時の衝撃を吸収する第２衝撃吸収部、および第２衝撃吸収部と分離してボンディングパッドの直下に配置された第２配線接続部を含み、中間金属配線層および最下金属配線層をそれぞれ平坦化された層間絶縁膜の上面に形成し、基板に保護回路を構成する保護素子を形成し、保護素子と最上金属配線層とを第２衝撃吸収部、第２配線接続部および第１配線接続部を介して順次接続したことを特徴とする、半導体集積回路である。
【０００７】
【作用】
保護回路を構成する保護素子がボンディングパッドの下方に配置されるので、保護素子とボンディングパッドとが重なる部分の面積だけ、入力部または出力部のサイズが縮小される。また、中間金属配線層はボンディングパッドの直下に配置された第１衝撃吸収部および第１配線接続部を、最下金属配線層はボンディングパッドの直下に配置された第２衝撃吸収部および第２配線接続部をそれぞれ含み、第１衝撃吸収部と第１配線接続部は平坦化された層間絶縁膜の上面に分離して形成され、第２衝撃吸収部と第２配線接続部は平坦化された別の層間絶縁膜の上面に分離して形成される。このため、最上金属配線層に形成されるボンディングパッドの表面も平坦になり、ボンディング時の接合性を向上させることができる。さらに、ボンディング時の衝撃は第１衝撃吸収部および第２衝撃吸収部で順次受け止められて吸収されるので、下層に向かうほど衝撃が緩和される。したがって、第２衝撃吸収部のさらに下方に配置された保護素子に過大な衝撃が伝わることはない。また、保護素子とボンディングパッドを含む最上金属配線層とは、第２衝撃吸収部、第２配線接続部、および第１配線接続部を順次介して接続される。このため、ボンディング時の衝撃によって保護素子とボンディングパッドが断線することを防止できる。
【０００８】
【発明の効果】
この発明によれば、入力部または出力部のサイズを縮小できるので、チップを小型化できる。したがって、単位面積当たりのチップの取れ数を向上でき、チップのコストを低減できる。しかも、保護素子に過大な衝撃が伝わるのを防止できるので、保護素子の電気的特性が変動することもない。
【０００９】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【００１０】
【実施例】
図１〜図３に示すこの実施例の半導体集積回路１０は、ＬＳＩ（大規模集積回路）やＶＬＳＩ（超大規模集積回路）等に適用されるものであり、内部回路とその周囲に配置された入力部１２とを含む。入力部１２には、図４の等価回路図で示される入力保護回路１２ａが構成され、この入力保護回路１２ａによって外部素子からのサージ電流が吸収される。
【００１１】
半導体集積回路１０は、シリコン（Ｓｉ）等からなる一導電型（Ｐ型またはＮ型）の基板１４を含み、基板１４の上部には、Ｐ型の拡散領域からなるＰウェル１６ａとＮ型の拡散領域からなるＮウェル１６ｂとが隣接して形成され、基板１４の上面には、フィールド酸化膜１８が形成される。そして、Ｐウェル１６ａの表面中央部には不純物濃度の高いＮ+ 拡散領域２０ａが形成され、Ｎウェル１６ｂの表面中央部には不純物濃度の高いＰ+ 拡散領域２０ｂが形成され、Ｎ+ 拡散領域２０ａとＰウェル１６ａとの間でＰ／Ｎ接合部すなわちダイオ−ド２２ａ（図４）が構成され、Ｐ+ 拡散領域２０ｂとＮウェル１６ｂとの間でダイオ−ド２２ｂ（図４）が構成される。また、Ｎ+ 拡散領域２０ａおよびＰ+ 拡散領域２０ｂのそれぞれから所定間隔を隔てた位置にこれらを個別に包囲するようにして不純物濃度の高いＰ+ コンタクト領域２４ａおよびＮ+ コンタクト領域２４ｂが形成される。また、Ｐウェル１６ａとＮウェル１６ｂとの境界上に位置するフィ−ルド酸化膜１８の上面には、図４に示した保護抵抗２６ａおよび２６ｂを構成するポリシリコン等からなる配線２８が形成され、配線２８の一端が図示しない内部回路に接続される。
【００１２】
そして、フィールド酸化膜１８上に酸化シリコン（ＳｉＯ2 ）等からなる層間絶縁層３０ａが形成され、層間絶縁層３０ａにＮ+ 拡散領域２０ａ，Ｐ+ 拡散領域２０ｂ，Ｐ+ コンタクト領域２４ａ，Ｎ+ コンタクト領域２４ｂおよび配線２８のそれぞれに連通するコンタクトホール３２が形成され、このコンタクトホール３２にタングステン（Ｗ）等からなるプラグ３４が埋め込まれる。そして、層間絶縁層３０ａおよびプラグ３４の上面にアルミニウム（Ａｌ）または銅（Ｃｕ）等の金属からなる第１配線層３６が形成され、その上に同金属からなる第２配線層３８および第３配線層４０が酸化シリコン（ＳｉＯ2 ）等からなる層間絶縁層３０ｂおよび３０ｃを介して形成され、さらに第３配線層４０の周縁部を覆うようにして酸化シリコン（ＳｉＯ2 ）等からなる絶縁層４２が形成される。
【００１３】
第１配線層３６は、バッファ部３６ａおよび配線接続部３６ｂ（図３）を含みバッファ部３６ａとＮ+ 拡散領域２０ａ，Ｐ+ 拡散領域２０ｂおよび配線２８のそれぞれとがプラグ３４を介して接続され、配線接続部３６ｂと配線２８とがプラグ３４を介して接続される。第１配線層３６に接続されないＰ+ コンタクト領域２４ａおよびＮ+ コンタクト領域２４ｂはプラグ３４を介して図示しないＧＮＤ配線およびＶｃｃ配線に接続される。第２配線層３８は、他の素子と接続されないアイランド状のバッファ部３８ａおよび配線接続部３８ｂ（図３）を含み、配線接続部３８ｂと配線接続部３６ｂとが層間絶縁層３０ｂに形成されたタングステン（Ｗ）等からなるプラグ４４を介して接続される。第３配線層４０は、ボンディングパッド４０ａを含み、このボンディングパッド４０ａが層間絶縁層３０ｃに形成されたタングステン（Ｗ）等からなるプラグ４６を介して配線接続部３８ｂに接続される。各配線層３６，３８および４０の面積は、入力保護回路１２ａを構成する各素子（少なくともＮ+ 拡散領域２０ａおよびＰ+ 拡散領域２０ｂ）を覆うことのできる大きさに設定される。なお、各配線層３６，３８および４０のサイズや位置関係は、半導体集積回路１０のサイズや電気的要件や設計仕様等に基づいて決定され、たとえば、一辺のサイズが３０μｍ〜３００μｍの範囲の矩形状で、層厚０．３μｍ〜３μｍの範囲、および相互の間隔が１０μｍ〜３００μｍの範囲で実施可能である。
【００１４】
なお、各配線層３６，３８および４０を形成する際には、ボンディングパッド４０ａの表面を平坦にしてボンディングの際の接合性を向上するために、層間絶縁層３０ａ，３０ｂおよび３０ｃならびにプラグ３４，４４および４６のそれぞれの上面がＣＭＰ（化学的機械研磨）等のような周知の平坦化プロセスによって平坦化される。
【００１５】
そして、この半導体集積回路１０を含むチップがリード・フレーム上にマウンティングされ、ボンディングパッド４０ａとリード・フレームの対応するリードとがアルミニウム（Ａｌ）または金（Ａｕ）等のボンディングワイヤを用いて接続される。このボンディング工程では、筒状のキャピラリに通されたボンディングワイヤの下端に球状のボールが形成され、そのボールがボンディングパッド４０ａの上面に所定のボンド荷重で押圧されて超音波により接続される。そのため、キャピラリからボンディングパッド４０ａへ過大な衝撃が加わるが、この衝撃は比較的軟らかいアルミニウム（Ａｌ）または銅（Ｃｕ）等の金属からなる各配線層３０，３２および３４によって吸収される。
【００１６】
半導体集積回路１０を装置に組み込んだ後、図示しない外部素子からボンディングパッド４０ａへ電流が供給されると、この電流は第２配線層３８の配線接続部３８ｂ、第１配線層３６の配線接続部３６ｂおよび抵抗２６ａおよび２６ｂ（図４）を構成する配線２８を通して図示しない内部回路へ供給される。このとき、供給された電流の値が所定値以下であれば、その電流がそのまま内部回路へ供給される。一方、電流値が所定値を超える場合には、ダイオ−ド２２ａまたは２２ｂのいずれかがオンされ、この電流（サージ電流）が接地電位（Ｖｇｎｄ）または電源電位（Ｖｃｃ）に解放されて内部回路が保護される。
【００１７】
この実施例によれば、ワイヤボンディングの際にキャピラリから受けた衝撃を第３配線層４０（ボンディングパッド４０ａ），第２配線層３８および第１配線層３６によって吸収できるので、入力保護回路１２ａを構成する各素子の電気的特性が衝撃によって変動されることはない。したがって、ボンディングパッド４０ａの下方に入力保護回路１２ａを配置した構成でも何ら問題はなく、この構成よって、入力部１２の横方向への広がりを抑えることができ、チップを小型化できる。また、単位面積当たりのチップの取れ数を向上でき、チップのコストを低減できる。
【００１８】
また、ＣＭＰ（化学的機械研磨）等のような平坦化プロセスを用いて各層を形成し、ボンディングパッド４０ａの表面を平坦にしているので、ボンディングパッド４０ａに対してボンディングワイヤ（ボール）を確実に接合できる。
なお、上述の実施例では、３層配線構造に組み込まれた入力保護回路について説明したが、この発明は４層以上の配線構造に組み込まれた入力保護回路や３層以上の配線構造に組み込まれた出力保護回路についても同様に適用できる。
【図面の簡単な説明】
【図１】この発明の一実施例を示す図解図である。
【図２】図１におけるII−II線断面図である。
【図３】図１におけるIII-III 線断面図である。
【図４】図１実施例の入力保護回路を示す等価回路図である。
【図５】従来技術を示す図解図である。
【図６】従来技術の入力保護回路を示す等価回路図である。
【符号の説明】
１０ …半導体集積回路
１２ …入力部
１２ａ …入力保護回路
１４ …基板
２８ …配線
３０ａ，３０ｂ，３０ｃ …層間絶縁層
３６ …第１配線層
３８ …第２配線層
４０ …第３配線層
４０ａ …ボンディングパッド
Claims (3)
- 基板上にそれぞれ層間絶縁膜を介して３層以上の金属配線層を形成した半導体集積回路において、
最上金属配線層はボンディングパッドを含み、
中間金属配線層は、前記ボンディングパッドの直下に配置されてボンディング時の衝撃を吸収し、かつ電気的に絶縁された島状の第１衝撃吸収部、および前記第１衝撃吸収部と分離して前記ボンディングパッドの直下に配置された第１配線接続部を含み、
最下金属配線層は、前記第１衝撃吸収部の直下に配置されてボンディング時の衝撃を吸収する第２衝撃吸収部、および前記第２衝撃吸収部と分離して前記ボンディングパッドの直下に配置された第２配線接続部を含み、
前記中間金属配線層および前記最下金属配線層をそれぞれ平坦化された層間絶縁膜の上面に形成し、
前記基板に保護回路を構成する保護素子を形成し、前記保護素子と前記最上金属配線層とを前記第２衝撃吸収部、前記第２配線接続部および前記第１配線接続部を介して順次接続したことを特徴とする、半導体集積回路。 - 前記中間金属配線層および前記最下金属配線層はアルミニウムおよび銅のいずれかからなる、請求項１記載の半導体集積回路。
- 前記保護素子は、第１保護抵抗用配線、第２保護抵抗用配線、第１ＰＮ接合ダイオードおよび第２ＰＮ接合ダイオードを含み、
前記第１保護抵抗用配線の一端は前記第２配線接続部と、前記第１保護抵抗用配線の他端は前記第２保護抵抗用配線の一端および第２衝撃吸収部と、前記第２保護抵抗用配線の他端は内部回路とそれぞれ接続され、
前記第１ＰＮ接合ダイオードのカソードは電源電位である第１電源配線と、前記第１ＰＮ接合ダイオードのアノードは第２衝撃吸収部を介して前記第２ＰＮ接合ダイオードのカソードと、第２ＰＮ接合ダイオードのアノードは接地電位である第２電源配線とそれぞれ接続され、
前記ボンディングパッドにサージ電流が供給されたとき、前記サージ電流は前記第２配線接続部から前記第１保護抵抗用配線および前記第２衝撃吸収部に流れ、前記第１ＰＮ接合ダイオードまたは前記第２ＰＮ接合ダイオードのいずれか一方を導通させて、前記第１電源配線または前記第２電源配線のいずれか一方に流れる、請求項１または２記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11048998A JP3948822B2 (ja) | 1998-04-21 | 1998-04-21 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11048998A JP3948822B2 (ja) | 1998-04-21 | 1998-04-21 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11307724A JPH11307724A (ja) | 1999-11-05 |
| JP3948822B2 true JP3948822B2 (ja) | 2007-07-25 |
Family
ID=14537048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11048998A Expired - Fee Related JP3948822B2 (ja) | 1998-04-21 | 1998-04-21 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3948822B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3727220B2 (ja) | 2000-04-03 | 2005-12-14 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置 |
| JP2005050963A (ja) * | 2003-07-31 | 2005-02-24 | Seiko Epson Corp | 半導体装置、電子デバイス、電子機器および半導体装置の製造方法 |
| US7629689B2 (en) | 2004-01-22 | 2009-12-08 | Kawasaki Microelectronics, Inc. | Semiconductor integrated circuit having connection pads over active elements |
| JP4913329B2 (ja) * | 2004-02-09 | 2012-04-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2005347672A (ja) * | 2004-06-07 | 2005-12-15 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP4682622B2 (ja) * | 2005-01-11 | 2011-05-11 | セイコーエプソン株式会社 | 半導体装置 |
| JP4846244B2 (ja) * | 2005-02-15 | 2011-12-28 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4663510B2 (ja) * | 2005-12-21 | 2011-04-06 | パナソニック株式会社 | 半導体装置 |
| JP4072697B2 (ja) | 2006-05-02 | 2008-04-09 | セイコーエプソン株式会社 | 半導体装置 |
| JP5190913B2 (ja) * | 2007-01-15 | 2013-04-24 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| JP4925115B2 (ja) * | 2007-04-20 | 2012-04-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4835873B2 (ja) * | 2007-11-27 | 2011-12-14 | セイコーエプソン株式会社 | 半導体装置 |
| JP2008113040A (ja) * | 2008-01-29 | 2008-05-15 | Seiko Epson Corp | 半導体集積回路 |
| JP4701264B2 (ja) * | 2008-04-18 | 2011-06-15 | ルネサスエレクトロニクス株式会社 | 半導体装置、および半導体装置の製造方法 |
| JP5925445B2 (ja) * | 2011-08-19 | 2016-05-25 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
| JP2014045004A (ja) * | 2012-08-24 | 2014-03-13 | Samsung Electro-Mechanics Co Ltd | Ｅｓｄ保護回路及び電子機器 |
| JP6514949B2 (ja) * | 2015-04-23 | 2019-05-15 | 日立オートモティブシステムズ株式会社 | オンチップノイズ保護回路を有する半導体チップ |
| JP2021150307A (ja) * | 2020-03-16 | 2021-09-27 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、半導体装置の製造方法、及び電子機器 |
-
1998
- 1998-04-21 JP JP11048998A patent/JP3948822B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11307724A (ja) | 1999-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3948822B2 (ja) | 半導体集積回路 | |
| US8072004B2 (en) | Power and ground routing of integrated circuit devices with improved IR drop and chip performance | |
| US5955762A (en) | Microelectronic package with polymer ESD protection | |
| US7166898B2 (en) | Flip chip FET device | |
| US7148575B2 (en) | Semiconductor device having bonding pad above low-k dielectric film | |
| US7777333B2 (en) | Structure and method for fabricating flip chip devices | |
| KR100729362B1 (ko) | 내부 회로에 직접 연결된 방열 장치를 구비하는 반도체패키지 및 이를 제조하는 방법 | |
| CN102148204B (zh) | 凸点焊盘结构的多方向设计 | |
| US20060086449A1 (en) | Semiconductor device having element portion and control circuit portion | |
| US20230049283A1 (en) | Method of manufacturing semiconductor package | |
| JP2008112897A (ja) | 半導体集積回路及びその製造方法 | |
| US6911683B2 (en) | Semiconductor integrated circuit device | |
| JP4165460B2 (ja) | 半導体装置 | |
| US9721928B1 (en) | Integrated circuit package having two substrates | |
| JPH08236706A (ja) | 半導体集積回路素子およびその素子を組み込んだ半導体装置 | |
| JP2008263135A (ja) | 半導体装置の実装構造 | |
| EP0337482B1 (en) | Semiconducteur protection device | |
| US7400047B2 (en) | Integrated circuit with stacked-die configuration utilizing substrate conduction | |
| JP5465347B2 (ja) | 半導体装置および半導体装置ユニット | |
| JP2008140973A (ja) | 半導体集積回路 | |
| JP5000130B2 (ja) | 半導体チップ | |
| CN221573923U (zh) | 芯片封装结构 | |
| JP4658914B2 (ja) | 半導体装置およびその製造方法 | |
| US7327043B2 (en) | Two layer substrate ball grid array design | |
| WO2006119254A1 (en) | Wire bonded semiconductor device having low inductance and noise |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041130 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050628 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050824 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060703 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060825 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070417 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140427 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |