CN211350634U - 一种晶圆级封装芯片 - Google Patents
一种晶圆级封装芯片 Download PDFInfo
- Publication number
- CN211350634U CN211350634U CN201922382822.1U CN201922382822U CN211350634U CN 211350634 U CN211350634 U CN 211350634U CN 201922382822 U CN201922382822 U CN 201922382822U CN 211350634 U CN211350634 U CN 211350634U
- Authority
- CN
- China
- Prior art keywords
- layer
- wafer
- silicon substrate
- reduced
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本实用新型涉及晶圆级封装技术领域，涉及一种晶圆级封装芯片。通过基底进行减薄处理，TSV孔里的金属和硅基底的背金连接在一起，可实现小尺寸超薄芯片的晶圆级封装，同时满足散热要求；缩减接地线路的封装电阻，降低电感效应，提升芯片性能，减少接地焊垫的连线数量，减少贵金属的使用，减小封装面积，有效降低成本；采用在图形化的增粘层上制作种子层和金属背金层，可避免发生鼓泡分层等结合力不足问题，提升可靠性，同时解决了散热问题。
Description
技术领域
本实用新型涉及晶圆级封装技术领域，涉及一种晶圆级封装芯片。
背景技术
现有芯片封装时，芯片背面有塑封料层，不仅不利于芯片散热还会增加封装后的厚度，同时接地焊垫和信号焊垫都是通过打金线(wirebonding)的方法实现电气性能连接，一般接地焊接连线数量多，不仅需要消耗大量的贵金属，而且封装基板上面需要设置较大面积的接地焊垫，增大封装面积，导致成本高。同时背金材料多为为铜，容易发生氧化，对后续加工有时间限制和环境限制，一旦氧化，对产品可靠性有严重影响。
实用新型内容
本实用新型要解决的技术问题是提供一种可实现小尺寸超薄芯片的晶圆级封装减少接地焊垫的连线数量，有效降低成本，提升可靠性的晶圆级封装芯片。
为了解决上述技术问题，本实用新型解决其技术问题所采用的技术方案是：
一种晶圆级封装芯片，包括晶圆，所述晶圆包括硅基底以及集成电路，所述集成电路设置在所述硅基底上，所述集成电路包括内部绝缘层、接地焊垫、信号焊垫，所述内部绝缘层设置在所述硅基底上，所述接地焊垫、信号焊垫设置在所述内部绝缘层上，所述硅基底上设置有增粘层，所述晶圆上设置有TSV孔，所述TSV孔底部局部或者全部漏出接地焊垫，所述硅基底背面以及TSV孔内壁上设置有种子层，所述种子层上设置有背金层。
优选的，所述硅基底厚度为50-200μm。
优选的，所述增粘层厚度为0.14-20μm。
优选的，所述增粘层的形状为方形、圆形或不规则多边形。
优选的，所述TSV孔呈梯形结构，其上开口宽度大于下开口宽度，其上开口形状可以为圆形、方形或者多边形。
优选的，增粘层为有机材料或者二氧化硅材料中的任意一种，增粘层形状为方形、圆形或不规则多边形。
本实用新型的有益效果：
通过基底进行减薄处理，TSV孔里的金属和硅基底的背金连接在一起，可实现小尺寸超薄芯片的晶圆级封装，同时满足散热要求；缩减接地线路的封装电阻，降低电感效应，提升芯片性能，减少接地焊垫的连线数量，减少贵金属的使用，减小封装面积，有效降低成本；采用在图形化的增粘层上制作种子层和金属背金层，可避免发生鼓泡分层等结合力不足问题，提升可靠性，同时解决了散热问题。
附图说明
图1-图10是本实用新型的一种晶圆级封装方法流程示意图。
图11是本实用新型的一种晶圆级封装芯片结构示意图。
图中标号说明：101、玻璃；102、晶圆；102-1、硅基底；102-2、内部绝缘层；102-3、接地焊垫；102-4、信号焊垫；103、临时键合材料；104、增粘层；105、TSV孔；106、种子层；107、背金层；111、单颗芯片；
具体实施方式
下面结合附图和具体实施例对本实用新型作进一步说明，以使本领域的技术人员可以更好地理解本实用新型并能予以实施，但所举实施例不作为对本实用新型的限定。
参照图1-图10所示，一种晶圆级封装方法，具体步骤包括：
S1：在硅基底102-1上制作集成电路形成晶圆102，将晶圆102与玻璃101临时键合在一起，对硅基底102-1进行减薄处理；
S2：在晶圆硅基底上设置图形化结构的增粘层104，并裸露出部分晶圆102表面；
S3：在硅基底102-1上开设TSV孔105，且使得TSV孔105底部局部或者全部漏出集成电路上的接地焊垫102-3；
S4:晶圆102背面以及TSV孔105内壁制作一层种子层106，在种子层106上沉积一层金属背金层107；
S5:晶圆102与玻璃101拆除键合得到封装晶圆102，并将获得的封装晶圆102切割成单颗芯片111。
具体的，所述晶圆102包括硅基底102-1以及集成电路，所述集成电路设置在所述硅基底102-1上，所述集成电路包括内部绝缘层102-2、接地焊垫102-3、信号焊垫102-4，所述内部绝缘层102-2设置在所述硅基底102-1上，所述接地焊垫102-3、信号焊垫102-4设置在所述内部绝缘层102-2上，所述硅基底102-1上设置有增粘层104，所述晶圆102上设置有TSV孔105，所述TSV孔105底部局部或者全部漏出接地焊垫102-3，所述硅基底102-1背面以及TSV孔105内壁上设置有种子层106，所述种子层106上设置有背金层107。
通过基底进行减薄处理，TSV孔105里的金属和硅基底102-1的背金连接在一起，可实现小尺寸超薄芯片的晶圆102级封装，同时满足散热要求；缩减接地线路的封装电阻，降低电感效应，提升芯片性能，减少接地焊垫102-3的连线数量，减少贵金属的使用，减小封装面积，有效降低成本；采用在图形化的增粘层上制作种子层和金属背金层，可避免发生鼓泡分层等结合力不足问题，提升可靠性，同时解决了散热问题。
步骤S1中，晶圆102与玻璃101通过临时键合材料103进行临时键合。
步骤S1中，采用机械研磨方式、机械化学研磨抛光方式、等离子体干法蚀刻方式或者湿法腐蚀方式中的一种或者多种方式将晶圆102减薄至厚度为50-200μm。
玻璃101的尺寸与晶圆102的尺寸相同，玻璃101的厚度为0.3-1.5mm，临时键合的作用是因为晶圆102会被后续工艺减薄到50-200μm以内，玻璃101起到支撑作用，同时防止晶圆102在后续加工TSV孔105和背金层107时，发生破片问题。
采用机械研磨方式、机械化学研磨抛光方式、等离子体干法蚀刻方式或者湿法腐蚀方式中的一种或者多种方式将晶圆102减薄，其可实现封装后的芯片超薄，具体的，本实用新型可以采用金刚石磨轮进行机械研磨加工方式，或是机械化学研磨抛光方式，或是等离子体干法蚀刻方式，或是使用含氟的药水进行湿法腐蚀方式，本实用新型可根据具体应用需求，可在50-200μm或者20-350μm范围内调整厚度。
本实用新型优选的采用金刚石磨轮先对晶圆102进行机械研磨后，再使用等离子干法蚀刻的方法去除晶圆102表面的微损伤层，采用机械研磨加工快，但是会在硅表面产生应力和微损伤层，接下来使用等离子干法蚀刻的方法将微损伤层去掉，将表面应力释放掉，消除晶圆102翘曲问题。
步骤S2中，增粘层104为有机材料或者二氧化硅材料中的任意一种，对设置在晶圆102上的增粘层104形成形状为方形、圆形或不规则多边形用以裸露出部分晶圆102表面。
增粘层104是一种图形化结构，即部分区域有增粘层104，部分区域无增粘层104。
当增粘层104为有机材料时，其采用半导体涂覆方式将增粘层104，厚度控制在0.2μm-20μm之间；当粘层为二氧化硅材料时，采用物理气相化学沉积(PECVD)在硅基底102-1上制作的一层0.1μm-5μm厚度的二氧化硅材料。
本实用新型较优的方案为增粘层104为有机材料，采用有机材料要求热阻低，耐热稳定，耐化性稳定，材料热膨胀系数低等特性。
图形化的图案可以为方形、圆形或不规则多边形，亦或者其它不规则图形，但必须是晶圆102上有部分区域露出硅基底102-1的硅。
图形化结构可采用半导体光刻方式，首先在增粘层104上涂覆一层光刻胶，在光刻显影后做出图案，最后通过干法蚀刻将要去掉的增粘层104去除掉。根据选用增粘层104的材料特性，本实用新型可以图形化结构亦可采用激光加工方法来实现。
步骤S3包括：
S31：去除接地焊垫102-3上方的晶圆102以形成TSV孔105，TSV孔105呈现梯形状TSV孔105的上开口宽度大于下开口宽度；
具体的，有选择性的去除接地焊垫102-3上方的硅基底102-1，露出接地焊垫102-3上的内部绝缘层102-2，信号焊垫102-4上以及其它位置的硅衬底不用去除；TSV孔105的TSV形貌从剖面来看，呈现梯形状，上开口宽度大于下开口宽度，俯视来看，TSV孔105的上开孔的形状可以是圆形、方形或多边形，采用梯形状的TSV孔105可便于后续背金工艺的实施。
去除接地焊垫102-3上方的硅基底102-1采用光刻工艺和干法刻蚀工艺刻蚀掉多余的硅，漏出底部PAD；当采用光刻工艺时，首先将具有光敏特性的光刻材料覆盖在硅基底102-1的硅表面，然后应用具有特殊图形(上开孔的形状)的掩膜版在特定波长的光下面进行感光处理，然后使用化学药剂进行显影，制作出光刻胶图形，没有被光刻胶盖着的部分会被具有活性的氟离子蚀刻反应掉而去除，从而达到将硅去除的目的。
本实用新型也可采用湿法腐蚀的工艺来替代干法蚀刻工艺，硅蚀刻完成后，需要将表面的保护层光刻胶去除掉，然后对硅基底102-1的硅表面进行清洁。
S32：去除接地焊垫102-3上方的内部绝缘层102-2，使得TSV孔105底部局部或者全部漏出接地焊垫102-3。
内部绝缘层102-2材料为二氧化硅或氮化硅，内部绝缘层102-2可采用半导体介质层蚀刻的方法去除，上述工艺也是一种等离子体干法蚀刻的方法，其使用特殊的气体，只对二氧化硅或氮化硅发生反应，利用硅惰性的方法来反应去除。
步骤S4具体包括：
S41：采用磁控溅射方式在晶圆102背面以及TSV孔105内壁沉积一层种子层106，种子层106厚度为0.05-3μm；
种子层106实现两个目的，一是增强金属与底材的结合力，二是为接下来沉积背金层107做准备。种子层106金属可以为Ti/Cu、TiW/Cu或者Cr/Cu。本实用新型较优选的种子层106金属为环保且低成本的Ti/Cu结构，其中，Ti的厚度0.05-0.5um，Cu的厚度0.5-3um，具体可按照实际的TSV孔105的深度和梯形两侧边角度进行调整。
S42：采用电镀方式或化学镀方式在种子层106的表面沉积导电金属以形成背金层107。
本实用新型优选的种子层106的表面依次沉积铜、镍、金形成背金层107，其中，铜的厚度2-20um，镍厚度2-5um，金厚度0.05-1um，导电金属采用连接阻抗低的金属，镀铜层厚度越厚越好，其中，导电金属还可以是pd，Sn，Ag等其他导电性能优异的金属或合金材料。本实施例较优选的方案为导电金属铜，镍、金。
在种子层106上设置背金层107，可避免钛镍银背金比较容易发生鼓泡分层等结合力不足问题，导致产品失效，勇士有效解决背金与硅基底102-1结合力不足，容易鼓泡分层的问题，背金材料耐腐蚀，不受使用环境和时间限制，提升可靠性。
步骤S5中，由于临时键合的方法有多种，且每种方法对应不同的临时键合材料103，本实用新型晶圆102与玻璃101拆除键合可采用激光方式、UV光方式、化学方式、机械方式或者热滑移动方式中的任意一种方式进行，上述每种拆除键合的方式亦对应相应临时键合方式，本实用新型较优选的方案为晶圆102与玻璃101拆除键合采用激光拆键合方式或是UV光拆键合方式。
将晶圆102级封装后的晶圆102切割成单颗芯片111，其可以采用金属刀片或激光切割方式对封装晶圆102进行加工。
参照图11所示，本实用新型还包括一种晶圆102级封装芯片，包括晶圆102，所述晶圆102包括硅基底102-1以及集成电路，所述集成电路设置在所述硅基底102-1上，所述集成电路包括内部绝缘层102-2、接地焊垫102-3、信号焊垫102-4，所述内部绝缘层102-2设置在所述硅基底102-1上，所述接地焊垫102-3、信号焊垫102-4设置在所述内部绝缘层102-2上，所述硅基底102-1上设置有增粘层104，所述晶圆102上设置有TSV孔105，所述TSV孔105底部局部或者全部漏出接地焊垫102-3，所述硅基底102-1背面以及TSV孔105内壁上设置有种子层106，所述种子层106上设置有背金层107。
带有TSV孔105结构的晶圆102级背金封装结构，体积小，散热好。
所述硅基底102-1厚度为50-200μm；所述增粘层104厚度为0.14-20μm。
所述增粘层104的形状为方形、圆形或不规则多边形。
所述TSV孔105呈梯形结构，其上开口宽度大于下开口宽度，其上开口形状可以为圆形、方形或者多边形，有利于TSV孔105(TSV孔)底和孔侧壁的金属沉积。
芯片上所有接地焊垫102-3通过TSV孔105(TSV)里的金属和背面的背金连接在一起，然后通过导电胶与基板上的接地焊垫102-3连接上，具有以下好处：
1.封装电阻小，电感影响低，能抗大电流，有利提升产品性能。
2.可以减少封装基板上面的接地焊垫102-3数量，减少封装面积。
3.接地焊垫102-3不需要打金线，电性连接通过TSV、背金、导电胶直接连接到基板接地焊垫102-3上，成本低。
4.背金是钛铜镍金的结构，且整面都有背镍金覆盖，所以背金层107很稳定，耐环境腐蚀，具有较高的可靠性。
5.一般的背金层107越厚，应力越大，越容易发生背金层107分层的问题。该方案在背金层107与硅基底102-1之间有设置图形化结构的增粘层104，可以增强背金的结合力。因为是图形化结构，部分背金是直接与硅接触的，所以也不会影响到散热需求。
6.该套晶圆102级加工方法，使用的技术都是半导体常规技术，成熟稳定，更适合批量化生产。
以上所述实施例仅是为充分说明本实用新型而所举的较佳的实施例，本实用新型的保护范围不限于此。本技术领域的技术人员在本实用新型基础上所作的等同替代或变换，均在本实用新型的保护范围之内。本实用新型的保护范围以权利要求书为准。
Claims (6)
1.一种晶圆级封装芯片，其特征在于，包括晶圆，所述晶圆包括硅基底以及集成电路，所述集成电路设置在所述硅基底上，所述集成电路包括内部绝缘层、接地焊垫、信号焊垫，所述内部绝缘层设置在所述硅基底上，所述接地焊垫、信号焊垫设置在所述内部绝缘层上，所述硅基底上设置有增粘层，所述晶圆上设置有TSV孔，所述TSV孔底部局部或者全部漏出接地焊垫，所述硅基底背面以及TSV孔内壁上设置有种子层，所述种子层上设置有背金层。
2.如权利要求1所述的晶圆级封装芯片，其特征在于，所述硅基底厚度为50-200μm。
3.如权利要求1所述的晶圆级封装芯片，其特征在于，所述增粘层厚度为0.14-20μm。
4.如权利要求1所述的晶圆级封装芯片，其特征在于，所述增粘层的形状为方形、圆形或不规则多边形。
5.如权利要求1所述的晶圆级封装芯片，其特征在于，所述TSV孔呈梯形结构，其上开口宽度大于下开口宽度，其上开口形状可以为圆形、方形或者多边形。
6.如权利要求1所述的晶圆级封装芯片，其特征在于，增粘层为有机材料或者二氧化硅材料中的任意一种，增粘层形状为方形、圆形或不规则多边形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922382822.1U CN211350634U (zh) | 2019-12-26 | 2019-12-26 | 一种晶圆级封装芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922382822.1U CN211350634U (zh) | 2019-12-26 | 2019-12-26 | 一种晶圆级封装芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211350634U true CN211350634U (zh) | 2020-08-25 |
Family
ID=72093196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201922382822.1U Active CN211350634U (zh) | 2019-12-26 | 2019-12-26 | 一种晶圆级封装芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211350634U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111128915A (zh) * | 2019-12-26 | 2020-05-08 | 苏州科阳光电科技有限公司 | 一种晶圆级封装芯片及方法 |
| CN112626472A (zh) * | 2020-10-26 | 2021-04-09 | 威科赛乐微电子股份有限公司 | 一种vcsel阵列芯片p面连接金属的制备方法 |
-
2019
- 2019-12-26 CN CN201922382822.1U patent/CN211350634U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111128915A (zh) * | 2019-12-26 | 2020-05-08 | 苏州科阳光电科技有限公司 | 一种晶圆级封装芯片及方法 |
| CN112626472A (zh) * | 2020-10-26 | 2021-04-09 | 威科赛乐微电子股份有限公司 | 一种vcsel阵列芯片p面连接金属的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7265440B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| CN111128915A (zh) | 一种晶圆级封装芯片及方法 | |
| TWI223419B (en) | Semiconductor device and method of manufacturing the same | |
| JP6406975B2 (ja) | 半導体素子および半導体装置 | |
| US9362173B2 (en) | Method for chip package | |
| CN103367552B (zh) | 一种半导体发光器件的制作方法 | |
| CN211350634U (zh) | 一种晶圆级封装芯片 | |
| JP4121542B1 (ja) | 電子装置の製造方法 | |
| CN107910305A (zh) | 一种圆片级背金芯片的封装结构及其封装方法 | |
| CN105340089A (zh) | 具有在金属化层之下的应力缓冲层的led | |
| KR20090131258A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| KR20180090200A (ko) | 혹독한 매체 적용에 있어서의 본드 패드 보호 | |
| CN103219318B (zh) | 一种耐高温的微波内匹配晶体管用mim电容及其制造方法 | |
| JP2006114827A (ja) | 半導体装置 | |
| CN101308829B (zh) | 半导体器件和用于制造boac/coa的方法 | |
| JP4511148B2 (ja) | 半導体装置の製造方法 | |
| JP2003188209A (ja) | 半導体装置とその製造方法 | |
| JP4119740B2 (ja) | 半導体装置の製造方法 | |
| CN111816626B (zh) | 一种晶圆级芯片封装结构以及封装方法 | |
| JP2006120803A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH08213402A (ja) | 半導体装置の製造方法 | |
| JP2005129862A (ja) | 半導体パッケージの製造方法、半導体パッケージ | |
| KR100694428B1 (ko) | 반도체칩의 하부 범프 금속화층 구조 및 그 제조 방법 | |
| JP3548814B2 (ja) | 突起電極の構造およびその形成方法 | |
| TW202324549A (zh) | 覆晶封裝結構及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 215143 Fangqiao Road, Caohu Industrial Park, Xiangcheng District, Suzhou City, Jiangsu Province, 568 Patentee after: Suzhou Keyang Semiconductor Co.,Ltd. Address before: 215143 Fangqiao Road, Caohu Industrial Park, Xiangcheng District, Suzhou City, Jiangsu Province, 568 Patentee before: SUZHOU KEYANG PHOTOELECTRIC SCIENCE & TECHNOLOGY Co.,Ltd. |