JPH07283172A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH07283172A
JPH07283172A JP9290094A JP9290094A JPH07283172A JP H07283172 A JPH07283172 A JP H07283172A JP 9290094 A JP9290094 A JP 9290094A JP 9290094 A JP9290094 A JP 9290094A JP H07283172 A JPH07283172 A JP H07283172A
Authority
JP
Japan
Prior art keywords
layer
plating
metal layer
forming
dicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9290094A
Other languages
English (en)
Inventor
Shigeru Yokoyama
茂 横山
Takeshi Wakabayashi
猛 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP9290094A priority Critical patent/JPH07283172A/ja
Publication of JPH07283172A publication Critical patent/JPH07283172A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)

Abstract

(57)【要約】 【目的】 ダイシングブレードの寿命を延ばす。 【構成】 下地金属層形成用層35の中央部のバンプ電
極形成領域35aを除く部分と下地金属層形成用層35
の外周部35bのダイシングストリート36に対応する
部分とにメッキレジスト層37を形成する。そして、バ
ンプ電極38を形成するためにメッキ処理を行うと、外
周部35bのダイシングストリート36に対応する部分
を除く部分にメッキ層39が形成され、ダイシングスト
リート36に対応する部分にはメッキ層39が形成され
ない。したがって、ダイシングブレードによってダイシ
ングする際に、メッキ層39を切断することがない。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明はバンプ電極を備えた半
導体装置の製造方法に関する。
【0002】
【従来の技術】バンプ電極を備えたICチップ等の半導
体装置を製造する場合には、一例として、まず図5
(A)、(B)に示すように、シリコンウエハ等からな
る半導体基板1上に形成されたパッシベーション膜2に
形成されたパッド露出用の開口部3を介して半導体基板
1上に形成されたパッド4が露出され、その全上面に下
地金属層形成用層5が形成され、この下地金属層形成用
層5の中央部のバンプ電極形成領域5a(つまり、パッ
ド4に対応する部分)を除く部分にメッキレジスト層6
が形成されたものを用意する。この場合、下地金属層形
成用層5の外周部5bの一部をバンプ電極を形成するた
めのメッキ処理におけるメッキ電極として用いるので、
この外周部5bの一部をメッキレジスト層6によって被
わずに露出させればよいが、この従来例では外周部5b
の全域を露出させている。その理由については後で説明
する。なお、図5(A)において符号7で示す一点鎖線
はダイシングストリートを示す。
【0003】また、図6に示すようなメッキ装置を用意
する。このメッキ装置では、メッキ槽11内にカップ1
2が設けられている。メッキ槽11とカップ12とは液
路13によって連通されている。液路13には、メッキ
槽11内に収容されているメッキ液(イオン化された金
(Au)を含む)14をカップ12内に噴流させるため
の噴流ポンプ15が介在されている。カップ12内の底
部には網状のアノード電極16が設けられている。アノ
ード電極16はリード線17を介して図示しない電源装
置の陽極に接続されている。カップ12の上面の等間隔
ずつ離間する所定の複数箇所にはカソード電極18が設
けられている。カソード電極18はリード線19を介し
て電源装置の陰極に接続されている。
【0004】そして、図5(A)、(B)に示す半導体
基板1をそのメッキレジスト層6側を下側にして複数の
カソード電極18上に載置し、メッキ槽11に上蓋19
を取り付ける。すると、上蓋19の下面に設けられた板
バネ20によって半導体基板1が押え付けられることに
より、メッキレジスト層6によって被われていない下地
金属層形成用層5の外周部5bの等間隔ずつ離間する所
定の複数箇所がそれぞれ対応するカソード電極18に圧
接される。この状態で、噴流ポンプ15が駆動すると、
メッキ槽11内に収容されているメッキ液14がアノー
ド電極16を通過してカップ12内に噴流され、半導体
基板1の下面に噴き付けられる。このとき、アノード電
極16とカソード電極18との間にメッキ電流を流す
と、図7に示すように、メッキレジスト層6によって被
われていない下地金属層形成用層5のバンプ電極形成領
域5aに金メッキが施され、この施された金メッキによ
ってバンプ電極21が形成される。また、メッキレジス
ト層6によって被われていない下地金属層形成用層5の
外周部5bの全域にも金メッキが施され、この部分にメ
ッキ層22が形成される。半導体基板1の下面に噴き付
けられたメッキ液14は、カツプ12の上端部から外側
にオーバーフローして流れ落ち、メッキ槽11内に回収
される。
【0005】このようにして所定のメッキ処理が終了し
たら、メッキ装置から半導体基板1を取り出す。次に、
メッキレジスト層6をエッチングして除去する。次に、
メッキレジスト層6の除去によって露出された部分の下
地金属層形成用層5を、すなわちバンプ電極21下およ
びメッキ層22下以外の下地金属層形成用層5をエッチ
ングして除去し、これにより図8(A)、(B)に示す
ように、バンプ電極21下に下地金属層5Aを形成す
る。この場合、メッキ層22下には下地金属層形成用層
5からなるメッキ電極用金属層5Bが残存する。次に、
図8(A)において一点鎖線で示すダイシングストリー
ト7に沿って図示しないダイシングブレードによって半
導体基板1をダイシングすると、複数個のチップが得ら
れる。
【0006】ここで、下地金属層形成用層5の外周部5
aの全域をメッキレジスト層6によって被わずに露出さ
せ、この露出部分の全域にメッキ層22を形成する理由
について説明する。例えば、図9に示すように、メッキ
処理時における電気力線23は半導体基板1の外周部に
おいて回り込むので、電気力線23の密度が半導体基板
1の外周部において中央部よりも高くなる。この結果、
電気力線23の密度が高い半導体基板1の外周部におけ
るメッキ析出量が中心部よりも多くなり、何ら対策を講
じない場合には、半導体基板1の外周部に形成されるバ
ンプ電極21の高さが中心部に形成されるものよりも高
くなり、バンプ電極21の高さにバラツキが生じてしま
う。そこで、下地金属層形成用層5の外周部5aの全域
をメッキレジスト層6によって被わずに露出させ、この
露出部分の全域に電気力線23の密度増によるメッキを
析出させてメッキ層22を形成するようにすると、バン
プ電極21の高さが全体にわたって均一化されることに
なる。
【0007】
【発明が解決しようとする課題】しかしながら、従来の
このような半導体装置の製造方法では、半導体基板1の
外周部の全域にメッキ層22が形成され、しかもこのメ
ッキ層22がその下に残存するメッキ電極用金属層5B
に強く密着しているので、バンプ電極21に何ら影響を
及ぼすことなく、このメッキ層22のみを取り除くこと
は極めて困難である。一方、図8(A)に示すように、
メッキ層22がダイシングストリート7とどうしても重
なり合ってしまう。この結果、半導体基板1をダイシン
グする際に、メッキ層22およびその下に残存するメッ
キ電極5Bをもダイシングすることになる。しかるに、
バンプ電極21を形成する材料して使用されている金属
は、Auのほかに、Ag、Cu、Ni、PbとSnの合
金、In等があるが、これらの金属は全て比較的軟らか
い。したがって、半導体基板1をダイシングするダイシ
ングブレードにこのような金属が絡み付きやすく、ひい
てはカッティングの性能が早期に悪くなり、ダイシング
ブレードの寿命が短くなるという問題があった。この発
明の目的は、下地金属層形成用層の外周部に形成される
メッキ層がダイシングストリートと重なり合わないよう
にすることのできる半導体装置の製造方法を提供するこ
とにある。
【0008】
【課題を解決するための手段】この発明は、下地金属層
形成用層の外周部においてダイシングストリートに対応
する部分にメッキレジスト層を形成し、下地金属層形成
用層の外周部においてダイシングストリートに対応する
部分を除く部分にメッキ層を形成するようにしたもので
ある。
【0009】
【作用】この発明によれば、下地金属層形成用層の外周
部においてダイシングストリートに対応する部分を除く
部分にメッキ層が形成されることになるので、下地金属
層形成用層の外周部に形成されるメッキ層がダイシング
ストリートと重なり合わないようにすることができる。
【0010】
【実施例】図1〜図4はそれぞれこの発明の一実施例に
おける半導体装置の各製造工程を示したものである。そ
こで、これらの図を順に参照しながら、この実施例の半
導体装置の製造方法について説明する。
【0011】まず、図1(A)、(B)に示すように、
シリコンウエハ等からなる半導体基板31上に形成され
たパッシベーション膜32に形成されたパッド露出用の
開口部33を介して半導体基板31上に形成されたパッ
ド34が露出され、その全上面に下地金属層形成用層3
5が形成されたものを用意する。この場合、パッド34
はAlまたはAl−Si、Al−Cu−Si等のアルミ
ニウム合金からなっている。下地金属層形成用層35は
Ti−W、Pt−Ti、Pd−Ti等の合金、すなわち
バリアメタルと接着メタルとの合金の上に金(Au)薄
膜が形成されたものからなっている。なお、図1(A)
において符号36で示す一点鎖線はダイシングストリー
トを示す。
【0012】次に、図2(A)〜(C)に示すように、
下地金属層形成用層35の中央部のバンプ電極形成領域
35a(つまり、パッド4に対応する部分)を除く部分
と下地金属層形成用層35の外周部35bのダイシング
ストリート36に対応する部分とにメッキレジスト層3
7を形成する。次に、図6に示すようなメッキ装置を用
いて所定のメッキ処理を行う。すると、図3(A)〜
(C)に示すように、メッキレジスト層37によって被
われていない下地金属層形成用層35のバンプ電極形成
部35aに金メッキが施され、この施された金メッキに
よってバンプ電極38が形成される。また、メッキレジ
スト層37によって被われていない下地金属層形成用層
35の外周部35bのダイシングストリート36に対応
する部分を除く部分にも金メッキが施され、この部分に
メッキ層39が形成される。すなわち、この状態では、
下地金属層形成用層35の外周部35bのダイシングス
トリート36に対応する部分にはメッキ層39が形成さ
れていない。
【0013】次に、メッキレジスト層37をエッチング
して除去する。次に、メッキレジスト層37の除去によ
って露出された部分の下地金属層形成用層35を、すな
わちバンプ電極38下およびメッキ層39下以外の下地
金属層形成用層35をエッチングして除去し、これによ
り図4(A)〜(C)に示すように、バンプ電極38下
に下地金属層35Aを形成する。この場合、外周部35
bにおいてはメッキ層39下に下地金属層形成用層35
からなるメッキ電極用金属層35Bが残存するが、外周
部35bのダイシングストリート36に対応する部分に
はメッキ層39が元々形成されていないので、外周部3
5bのダイシングストリート36に対応する部分に形成
されていた下地金属層形成用層35はエッチングされて
除去され、この除去部分におけるパッシベーション膜3
2が露出されることになる。次に、図4(A)において
一点鎖線で示すダイシングストリート36に沿って図示
しないダイシングブレードによって半導体基板31をダ
イシングすると、複数個のチップが得られる。
【0014】このように、外周部35bのダイシングス
トリート36に対応する部分にメッキ層39を元々形成
していないので、メッキ層39がダイシングストリート
36と重なり合うことがない。したがって、バンプ電極
38を形成する材料がAu、Ag、Cu、Ni、Pbと
Snの合金、In等の比較的軟らかい金属であっても、
半導体基板31をダイシングするダイシングブレードに
このような金属が絡み付くことがなく、ひいてはカッテ
ィングの性能が早期に悪くなることがなく、ダイシング
ブレードの寿命を延ばすことができる。なお、ダイシン
グストリート36の幅はチップの大きさに比べてかなり
小さいので、下地金属層形成用層35の外周部35bの
ダイシングストリート36に対応する部分にメッキレジ
スト層37を形成しても、下地金属層形成用層35の外
周部35aの大部分の領域をメッキレジスト層37によ
って被わずに露出させることができ、したがってこの露
出部分に電気力線の密度増によるメッキを析出させてメ
ッキ層39を形成することができ、ひいてはバンプ電極
38の高さを全体にわたって均一にすることができる。
【0015】
【発明の効果】以上説明したように、この発明によれ
ば、下地金属層形成用層の外周部においてダイシングス
トリートに対応する部分を除く部分にメッキ層を形成し
ているので、下地金属層形成用層の外周部に形成される
メッキ層がダイシングストリートと重なり合わないよう
にすることができ、したがってバンプ電極を形成する材
料がAu、Ag、Cu、PbとSnの合金、In等の比
較的軟らかい金属であっても、半導体基板をダイシング
するダイシングブレードにこのような金属が絡み付くこ
とがなく、ひいてはカッティングの性能が早期に悪くな
ることがなく、ダイシングブレードの寿命を延ばすこと
ができる。
【図面の簡単な説明】
【図1】(A)はこの発明の一実施例における半導体装
置の製造に際し、半導体装置上にパッド、パッシベーシ
ョン膜および下地金属層形成用層を形成した状態の平面
図、(B)はそのB−B線に沿う一部の拡大断面図。
【図2】(A)は同製造に際し、メッキレジスト層を形
成した状態の平面図、(B)はそのB−B線に沿う一部
の拡大断面図、(C)はそのC−C線に沿う一部の拡大
断面図。
【図3】(A)は同製造に際し、メッキ処理を行った状
態の平面図、(B)はそのB−B線に沿う一部の拡大断
面図、(C)はそのC−C線に沿う一部の拡大断面図。
【図4】(A)は同製造に際し、不要な部分を除去した
状態の平面図、(B)はそのB−B線に沿う一部の拡大
断面図、(C)はそのC−C線に沿う一部の拡大断面
図。
【図5】(A)は従来の半導体装置の製造に際し、半導
体装置上にパッド、パッシベーション膜、下地金属層形
成用層およびメッキレジスト層を形成した状態の平面
図、(B)はそのB−B線に沿う一部の拡大断面図。
【図6】同製造において使用するメッキ装置の概略構成
図。
【図7】(A)は同製造に際し、メッキ処理を行った状
態の一部の拡大断面図。
【図8】(A)は同製造に際し、不要な部分を除去した
状態の平面図、(B)はそのB−B線に沿う一部の拡大
断面図。
【図9】バンプ電極の高さが不均一となる理由を説明す
るために示す図。
【符号の説明】
21 半導体基板 35 下地金属層形成用層 35a バンプ電極形成領 35b 外周部 36 ダイシングストリート 37 メッキレジスト層 38 バンプ電極 39 メッキ層

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板の全上面に下地金属層形成用
    層を形成し、 前記下地金属層形成用層の中央部のバンプ電極形成領域
    を除く部分と前記下地金属層形成用層の外周部のダイシ
    ングストリートに対応する部分とにメッキレジスト層を
    形成し、 メッキ処理を行うことにより、前記下地金属層形成用層
    の中央部のバンプ電極形成領域と前記下地金属層形成用
    層の外周部のダイシングストリートに対応する部分を除
    く部分とにメッキ層を形成し、 前記メッキレジスト層および該メッキレジスト層下の前
    記下地金属層形成用層を除去した後、前記ダイシングス
    トリートに沿ってダイシングすることにより、所定のサ
    イズのチップを複数個得る、 ようにしたことを特徴とする半導体装置の製造方法。
JP9290094A 1994-04-07 1994-04-07 半導体装置の製造方法 Pending JPH07283172A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9290094A JPH07283172A (ja) 1994-04-07 1994-04-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9290094A JPH07283172A (ja) 1994-04-07 1994-04-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH07283172A true JPH07283172A (ja) 1995-10-27

Family

ID=14067350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9290094A Pending JPH07283172A (ja) 1994-04-07 1994-04-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH07283172A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US7524763B2 (en) Fabrication method of wafer level chip scale packages
KR100536927B1 (ko) 집적회로기판상의솔더범프를균등한높이로전기도금하는방법
KR100569479B1 (ko) 반도체 장치용 칩 스케일 표면 장착 패키지 및 그 제조공정
US6562647B2 (en) Chip scale surface mount package for semiconductor device and process of fabricating the same
US7553751B2 (en) Method of forming solder bump with reduced surface defects
JP2000243729A (ja) 半導体装置の製造方法
US20090045511A1 (en) Integrated circuit including parylene material layer
KR20040111395A (ko) 웨이퍼 레벨의 코팅된 구리 스터드 범프
US20050140027A1 (en) Method and device for manufacturing bonding pads for chip scale packaging
US6737353B2 (en) Semiconductor device having bump electrodes
US20040056351A1 (en) Semiconductor device and manufacturing method thereof
CN112106191A (zh) 用于晶片级芯片封装的半导体结构和方法
US6620722B2 (en) Bumping process
JP3493531B2 (ja) 半導体装置の製造方法
JPH07283172A (ja) 半導体装置の製造方法
JP4797368B2 (ja) 半導体装置の製造方法
JPH07211723A (ja) 半導体装置の製造方法
JP2001085457A (ja) 半導体ウエハ、半導体装置及びその製造方法
JP3212266B2 (ja) バンプ形成装置およびバンプ形成方法
JP2004079690A (ja) 半導体装置の製造方法および半導体装置
JP3351345B2 (ja) 半導体装置及びその製造方法
JP2003007762A (ja) 半導体装置のフリップチップ実装方法
JP2647886B2 (ja) ウエハの外部電極形成方法
JP3514364B2 (ja) 噴流式めっき装置
JPH10135215A (ja) バンプ形成方法