JPS606537B2 - 金属層を形成するためのリフト・オフ法 - Google Patents

金属層を形成するためのリフト・オフ法

Info

Publication number
JPS606537B2
JPS606537B2 JP55019307A JP1930780A JPS606537B2 JP S606537 B2 JPS606537 B2 JP S606537B2 JP 55019307 A JP55019307 A JP 55019307A JP 1930780 A JP1930780 A JP 1930780A JP S606537 B2 JPS606537 B2 JP S606537B2
Authority
JP
Japan
Prior art keywords
layer
mask
lift
deposited
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55019307A
Other languages
English (en)
Other versions
JPS55158630A (en
Inventor
ロ−ラ・ビ−・ロスマン
ポ−ル・エイ・トツタ
ジエ−ムズ・エフ・ホワイト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS55158630A publication Critical patent/JPS55158630A/ja
Publication of JPS606537B2 publication Critical patent/JPS606537B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H01L23/4855—Overhang structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 本発明は、集積回路の製造において薄膜、特に金属性の
膜であるような薄膜を付着する方法に関するものである
。
半導体集積回路が微細化されるに連れて、このような装
置の配線はＬＳＩ回路においてより大きな素子密度及び
より小さなユニットを達成する重要なものとして、注意
が払われるようになってきている。
このような配線を形成する１方法としては、通常“マス
ク消費法（ｅｘｐｅｎｄａｂｌｅ ｍａｓｋｍｅｔｈｏ
ｄゾ、“リフト・オフ法（Ｌｉｆｔ−ｏｆｆｍｅｔｈｏ
ｄゾ 又は“ステンシル法（ｓｔｅｎｃｉｌｍｅｔｈｏ
ｄ）’’と呼ばれるものがあげられる。これは米国特許
第２５５９３８計号公報に最初に示されたものである。
基本的な“リフト・オフ法”の改良は例えば米国特許第
３８４９１３６号、第斑７３３６１号及び第４００４０
４４号公報に示されてる。“リフト・オフ法”は、集積
回路基板上に副次的な層（ｓ肋ｌａｙｅｒ）として付着
される有機重合物質の使用及び選択されたパターンの関
孔を有し金属、二酸化シリコン、ポリジメチルシロキサ
ンのような別種の物質より成る上側の層の使用を含む。
対応する関孔は通常、上側の届をドライ食刻マスクとし
て用いて、ドライ食刻、例えば反応性スパッタ食刻によ
り副次的な層としての重合物質に形成される。それから
所望の付着薄膜が構造体の上に及び重合物質の開孔によ
り露出された基板の表面に付着される。重合物質がそれ
に対して選択された溶剤の適用により取り除かれると、
基板上の選択されたパターンに付着した薄膜を残して、
重合物質の上に存在する上側の層及び薄膜が“リフト・
オフ”される。前記米国特許に示されたりフト・オフ技
術は、集積回路の製造において成果をあげたが、しかし
ながら、これらのリフト・オフ技術は、有機重合体が露
出したシリコン基板表面に直接付着されるので、次のよ
うな欠点を有していた。
即ち、シリコン基板表面に直接付着されるこの重合体を
完全に取り除くために、特別の注意が払われなければな
らないが、上記表面に残ってしまう上記重合体の残留量
を完全に取り除くことは、非常に困難なので、このよう
な残留重合体のために、シリコン基板表面は汚染され、
半導体装置の製造における歩留りは低かった。従って、
本発明では、リフト・オフ‘マスクの有機成分によるシ
リコン表面の汚染が新規で且つ改良されたりフト・オフ
・プロセスによって除去され、所望の配線がきれいなシ
リコン表面に直接付着できることが開示される。本発明
の目的は、リフト・オフ・マスクを半導体基板の露出表
面に接触させることなく、当該表面に所定のパターンで
金属層を付着する改良されたりフト・オフ法を提供する
ことである。
本発明の実施により、金属と半導体の界面における、リ
フト・オフ１マスクによる汚染が最小限にされて、金属
と半導体の界面が形成される。また、本発明の１実施例
により、半導体基板上に所定の配線を残すようにドライ
食刻マスクが用いられて、配線が形成される。簡単には
、本発明の改良されたりフト・オフ・プロセスは、基板
に所望の厚さの所望の薄膜配線を直接最初に付着するこ
と（例えばスパッタリング又は真空蒸着で）を含む。
本発明は幅広い適用を有するが、単結晶シリコン基板の
表面を覆う酸化物層に形成した関孔を通して、その基板
の露出表面に接点を形成する場合に、特に重要である。
この半導体装置としては、シヨツトキ・バリヤ・ダイオ
ード（ＳＢＤ）、トランジスタその他の電気的素子、若
しくは高品質の金属と半導体の接合又は界面を必要とす
るような個別の及び集積された装置である。このような
適用では、Ｔａ、ＴｉＷ等のようなショットキ・バリャ
・ダイオードの配線同様、相互接続網及びオーミック接
点としてのアルミニウムを主成分とするような卑金属等
の導電性金属を含む。薄膜の付着の後は、すでにリフト
・オフのマスク成分に対して基板は薄膜により保護され
ているので、それは周知のリフト・オフ・マスク構造を
上から被覆される。
実施例では、例えば薄膜の画成において用いられる他の
成分とは実質的に化合しない溶剤中で溶ける有機重合体
（好ましい形としては、０２雰囲気中の反応性イオン食
刻に対して制御できるポリスルホンを含む）のような物
質より成るリフト・オフ・マスクの第１の層が、薄膜の
上に全面付着される。これに続いて、例えば酸素含有の
雰囲気中での反応性イオン食刻に対して耐えるＳｉ○の
ような物質よる成るリフト・オフ・マスクの第２の層が
第１の層の上に被覆される。それから、第２の層は、フ
オト若しくは電子ビームのレジストで被覆される。この
レジストは、通常のフオト若しくは電子ビームのリング
ラフィ技術を用いて、パターン化され、第２の層の一部
分が、所望の配線パターンに対応するパターンで露出さ
れる。パターン化されたレジストをマスク層として用い
て、例えば、一酸化シリコンに対しては四弗化炭素（Ｃ
Ｆ４）雰囲気を含むような適当な雰囲気を用いて反応性
イオン食刻することにより、第２の層に適当に関孔が形
成される。通常これに続いて、リフト・オフ。マスクの
第１の層に関孔を形成するのに適合するような適切な食
刻が、行なわれる。このような食刻は、例えば、同じス
パッタ・チェンバー内で行なわれる次のような反応性イ
オン食刻である。即ち、浄化して、ポリスルホンに対す
る雰囲気を、一酸化シリコンが比較的耐えられる酸素含
有の雰囲気に変更して行なうものである。理解されるよ
うに、第１の層の上記開孔形成により、付着された薄膜
の対応するパターンが露出される。レジストは同時に“
ポリスルホン”層の０２Ｒｍ食刻により取り除かれる。
レジスト層の除去（ポリスルホン層の０２ＲＩＥ食刻と
同時に行なわれる）の後、導電性金属の全面付着層、例
えば、アルミニウムと銅が９６対４の割合の合金のよう
なアルミニゥムを主成分とする合金が薄膜の露出した部
分の上の他に、リフト・オフ・マスクの上部層、例えば
Ｓｉ○の上にも、（例えばスパッタリング又は真空付着
により）付着される。必要なら任意のステップで、導電
性金属層が、米国特許第４１３２斑６号公報に示されて
いる酸化マグネシウム（Ｍｇ○）のようなドライ食刻マ
スクで全面付着される。
これに続いて、リフト・オフ・マスクの第１の層に対し
て選択された溶剤に基板を晒す。第１の層の溶解により
、全ての重ね合された膜及び層が、導電性の金属層及び
ドライ食刻のマスク、（例えばＭｇ０）により覆われな
かった薄膜の残りの部分を露出するためにリフト・オフ
される。それから露出された薄膜は、Ｔａ、ＴｉＷ等の
ようなショットキ・バリャ・ダイオードの配線に対して
はＣＦ４含有の雰囲気を含むことになる反応性イオン食
刻により取り除かれる。最終的な操作で、ドライ食刻の
マスクは、例えば、Ｍｇ０で形成されているなら綾酸中
で取り除かれる。示されているように、ドライ食刻のマ
スク（例えばＭｇ○）の適用は任意であり、反応性イオ
ン食刻の操作が導電性金属層の再付着を抑制するように
（例えばキャッチャー・プレートにより）適用されるな
ら、省略することもできる。
また、反応性イオン食刻が特性して述べられているが、
米国特許第４１３２５８６号公報に示されているような
他のドライ食刻技術もまた適用しようと思えば用いられ
ることは、理解される。
第１図には、特に、例えば二酸化シリコンのような誘電
体層２を提供するために通常酸化され、及び任意ではあ
るが必要なら示されているように窒化シリコン又は他の
補助的な誘電体の上層３が提供された、実施例では単結
晶シリコンから成る基板１が示されている。
好実施例における基板１は半導体装置の製造で示されて
いる。これゆえに基板は、示されていないが製造された
能動及び受動装置と互いに装置を電気的に絶縁する手段
を有する集積回路を含むと理解される。また、開示され
た本発明はオーミック接点及び相互接続配線（上記米国
特許に示されているような）の製造を含む広い適用を有
するが、本発明は特に、ショツトキ・バリャ・ダイオー
ド（ＳＢＤ）の製造に関して述べられる。このような適
用においては、誘電体層２はシリコン基板１の表面にシ
ョットキ・バリャ・ダイオードの製造に関してばかりで
なく能動及び受動袋暦への接点を作るためにも多くの接
点関孔又は穴４を有する。
また、プロセスが集積回路装置及び適当な接続される回
路を支えるために、モジュール又はキヤリヤ（例えばセ
ラミック又はガラスとセラミックの基板）の上に配線を
形成するために用いられる場合には、基板はまた絶縁物
質の基体となることは理解されるところである。次に、
機能的な金属膜５（典型的には約５００乃至２０００Ａ
の厚さである）が、第２図に示されているように基板上
及びシリコン表面（穴４を通して）にスパッタリング又
は真空葵着により付着される。
この金属膜は、集積回路の配線に通常使用される金属、
例えば、アルミニウム、アルミニウムと銅の合金、プラ
チナ、パラジウム、モリブデン、タンタル又はクロムと
アルミニウム合金、クロムと銅とクロム、クロムと銀と
クロム、モリブデンと金とモリブデン等のような薄層の
組合せである。理解されるように、ショットキ・バリヤ
・ダイオードの製造については、金属膜は必要とされる
通常の厚さを有するＴａ、ＴｉＷ又は他のＳＢＤ配線で
あり、特定の例では、ＴｉＷの１２００△のスパッタさ
れた全面付着の層を含む。次に第３図に示されているよ
うに、５０００乃至２００００仏の厚さの、溶剤に溶解
する有機重合体の全面付着層６が金属膜５の上に付着さ
れる。
米国特許第４０４５３１８号公報に多くの重合体が示さ
れているが、種々の適当な溶剤に溶ける重合体が用い０
られる。例えばポリスルホンの重合化された樹脂である
。典型的なポリスルホン樹脂としては３Ｍから売り出さ
れている商標“ＡＳＴＲＥＬ３６びがある。この実施例
で特定して使用される他の効果的な夕重合体としては、
ＳｈｉｐｌｅｙＣｏｒｐｏｒａｔｊｏｎより売られてい
るＡＺ−１３５０タイプのような通常のフオト・レジス
トがある。
これは／ボラツク・タイプのフェノール・ホルムアルデ
ヒド樹脂及び感光性架橋剤を含むものである。このフオ
ト・レジスト０物質（例えばＡＺ−１３５０）が金属膜
５への付着性を増すために約２１０３０で焼成される時
に、フオトレジストは非感光性ばかりでなく熱的に安定
にされる。レジストはスピニング（ｓｐｉｎｎｉｎｇ）
、ブラッシング（ｂｍｓｈｉｎｇ）、デイツピング（ｄ
ｉｐｐｉｎｇ）等のような周知の技術により適用される
。ＳＢＤの製造については、ＡＺ−１３５０レジストは
約２００００Ａの厚さの全面被覆でスピニングにより付
着される。また他の例では、ポリスルホン重合体が約２
００００Ａの厚さの全面被覆で付着される。次に比較的
薄いマスキング物質より成る全面付着層７が溶剤に溶け
る層６の上に付着される。好ましくはマスク層７は、酸
素含有の雰囲気中での反応性イオン食刻に耐える物質を
含むと良い。マスク層としてはＳｉ○、ＡＩ２０３、Ｓ
ｉ、Ｓｉ３Ｎ４若し〈は金属層が含まれる。マスク層７
として他の効果的な物質はＯｗｅ船ｍｉｎｏｉｓより売
られている“タイプ６５びのようなポリメチルシｏキサ
ンのガラス樹脂である。これらのガラス樹脂は、約１５
００乃至４０００Ａの厚さの層を形成するためにスピニ
ングにより溶液から適用される。続いて約１０乃至１５
分間約２１０℃の窒素雰囲気中でキュァリング（ｃｍｉ
ｎｇ）される。
ある例では、Ｓｉ○の約１０００△の層７がポリスルホ
ン層６の上に付着される。
また他の例では、樹脂ガラス“タイプ６５ぴの約２５０
０Ａの層がマスク層７として、舷‐１３５０のレジスト
層６の上に形成される。また第３図に示されているよう
に、“ＡＺ−１３５０’’のようなフオト又は電子ビー
ムのレジスト層８がＳｉ○又はガラス樹脂より成るマス
ク層７の上に全面被覆される。
それから開孔９が集積回路製造技術において用いられる
ような通常のリングラフィ技術によりレジスト層８に形
成される。露光されパターン化されたレジスト層８が、
浸涜食刻のような適当な技術により、好ましくは反応性
イオン食刻により層６及び７の露光された部分を除去す
るために、マスクとして用いられる。反応性イオン食刻
において、第３図の構造体が、米国特許第３５９８７１
ぴ号公報に示されているようなＲ．Ｆ．スパッタリング
チエンバーに入れられる。この米国特許ではガラス樹脂
及び二酸化シリコンのマスク層７のために、雰囲気は少
なくともＣＦ４を含むことになる。ガラス樹脂層につい
ては、雰囲気は２０ミリトールの圧力のＣＦ４を含み、
電力密度は約０．１５ワット／地である。一方、二酸化
シリコンのマスク層７については、それは約１００ミリ
トールの圧力及び０．１５ワット／洲の電力密度のＣＦ
４含有の雰囲気中で食刻されることになる。こうしてレ
ジスト・パターン中の関孔９をマスクとして対応する関
孔がマスク層７に形成される。上記したように、レジス
ト層８は適時層６の食刻を同時に取り除かれる。関孔が
形成された層７をマスクとして用いて、それから重合体
層６に酸素含有の雰囲気中での反応性イオン食刻により
開孔が形成される。ポリスルホン層６については、食刻
は０．２５ワット／地の電力密度であり１００ミリトー
ルの圧力のＱで行なわれる。一方、“ＡＺ−１３５０’
’のレジスト層６については、食刻は約０．２５ワット
／地の電力密度であり約１００ミリトールの圧力の０２
で行なうのが効果的である。代わりに、雰囲気はアルゴ
ンのような不活性ガスや窒素等と組合せた０２より成る
ものでも良い。また、反応性イオン食刻が樽定して示さ
れたが、米国特許第４１３２５８６号公報に示されてい
るようなドライ食刻技術もまた用いられることは理解さ
れるところである。第４図に示されたステップで行なわ
れる反応性イオン・スパッタリングの食刻ステップは、
通常同じ反応性スパッタ食刻チェンバ内で最初にフッ素
含有のガス雰囲気（マスク層７に対して）を用い続いて
浄化して代わりに酸素含有のガス雰囲気（副次的な層６
に対して）を用いて行なわれる。
次に第４図の関孔１０を有するリフト・オフの合成物６
Ａ／７Ａをマスクとして用いて、別種の金属又はドライ
食刻マスク物質が第４図の構造体の上に全面付着される
。ショツトキ・バリャ・ダイオード（ＳＢＤ）の製造に
おいて、この全面付着層はＳＢＤのオーミック接点１
１（第６図参照）として用いられるＮとＣｕが９６対４
の合金のような適当な導電性金属を含む。代わりにもし
基底金属膜５がオーミック接点又は相互接続のパターン
を含むのであるならば、構造体は米国特許第４１３２５
８６号公報の酸化マグネシウムのようなドライ食刻のレ
ジスト物質で全面付着されることになる。
またショツトキ・バリャ・ダイオードの製造に関しては
、金属膜が高電気抵抗又は高譲露体ブレークダウンの上
昇を与えてしまう酸化の可能性がある場合には、最終的
な構造体において酸化膜はオーミック接点の付着ステッ
プに先立ってスパッタ食刻サイクルにより取り除かれる
。
次の操作では、通常のリフト・オフの除去技術を用いて
、重合体層６（及びその上の全ての層）がそれから、重
合体層６の物質に対する溶剤に基板を晒すことにより取
り除かれる。
重合体層がポリスルホンの重合体又は“ＡＺ−１３５０
’’のレジストのどちらかである場合には、典型的な溶
剤は６０乃至１００午０のｎ−メチル・ピロリドンであ
る。薄膜５に影響を与えることなく層６の重合体物質を
溶かすか又は膨張させるどのような適当な溶剤も用いる
ことができる。このような溶剤としては、アセトン、イ
ソプロ／ゞノール、メチル・エチル・ケトン又はトリク
ロロ・エチレンを含む。重合物質を溶かすために用いら
れる溶剤は重合体被膜６を適用する時に用いられる溶剤
と同じであっても良い。最終的な操作では、第６図に示
されているように、ドライ食刻のマスクとしてＡＩとＣ
ｕより成るオーミック接点１１を用いて、薄膜５のうち
露出した部分５Ａがそれから適当に取り除かれる。
好ましい形式としては、例えばＴｉとＷ又はＴａの薄膜
５に対してＣＦ４含有の雰囲気中で行なわれる反応性イ
オン食刻を用いることである。ＴｉとＷの薄膜に対して
は、約２０ミリトールの圧力であり約０．１５ワット／
地の電力密度であると良い。最終的な構造体は第６図に
示されているようになるであろう。変更点として、別種
の金属層、例えばＮとＣｕの合金のようなオーミック接
点配線１１が浸食的な反応性イオン食刻※園気に晒され
る場合には、構造体はリフト・オフ操作に先立って酸化
マグネシウムのようなドライ食刻のマスク物質の層で全
面付着される。
従って、リフト・オフ・マスクの除去の際には、ドライ
食刻マスクは薄膜５の露出された部分５Ａを食刻する間
、それを保護するためにオーミツク接点の上に残される
ことになる。それからドライ食刻マスクは、酸化マグネ
シウムに対しては袴酸に晒すことを含む適当な方法で最
終的には取り除かれる。
【図面の簡単な説明】
第１乃至第６図は、本発明の方法の実施におけるプロセ
スの種々の段階での基板の一部分を示す概略断面図であ
る。 １・・・・・・基板、２・・・・・・二酸化シリコン層
、３…・・・窒化シリコン層、５・・・・・・金属膜、
６・…・・有機重合体、７……マスク層、８……レジス
ト層、１１……オーミック接点。 ＦＩＧ．ｌ ＦＩＧ．２ ＦＩＧ．３ ＦＩＧ．４ ＦＩＧ．５ ＦＩＧ．６

Claims (1)

    【特許請求の範囲】
  1. １ 第１開孔を有する絶縁層が表面に形成された半導体
    基板を準備し、上記第１開孔により露出された上記表面
    及び上記絶縁層の上に第１金属層を全面付着し、上記第
    １金属層の上に溶剤を溶ける有機重合体層を全面付着し
    、上記重合体層の上にマスク層を全面付着し、上記第１
    開孔における上記第１金属層を露出するために上記マス
    ク層及び上記重合体層に第２開孔を形成し、上記第２開
    孔において露出した上記第１金属層の第１部分及び上記
    マスク層の上に上記溶剤に対して耐食刻性の第２金属層
    を全面付着し、上記重合体層を上記溶剤で溶かしてその
    上に付着された全ての層をリフト・オフするとともにそ
    の下にある上記第１金属層の第２部分を露出し、露出し
    た上記第１金属層の第２部分を取り除くことを含む、半
    導体基板の表面に金属層を形成するためのリフト・オフ
    法。
JP55019307A 1979-05-29 1980-02-20 金属層を形成するためのリフト・オフ法 Expired JPS606537B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US43416 1979-05-29
US06/043,416 US4272561A (en) 1979-05-29 1979-05-29 Hybrid process for SBD metallurgies

Publications (2)

Publication Number Publication Date
JPS55158630A JPS55158630A (en) 1980-12-10
JPS606537B2 true JPS606537B2 (ja) 1985-02-19

Family

ID=21927069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55019307A Expired JPS606537B2 (ja) 1979-05-29 1980-02-20 金属層を形成するためのリフト・オフ法

Country Status (6)

Country Link
US (1) US4272561A (ja)
EP (1) EP0019781B1 (ja)
JP (1) JPS606537B2 (ja)
CA (1) CA1126629A (ja)
DE (1) DE3071901D1 (ja)
IT (1) IT1148818B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61249480A (ja) * 1985-04-30 1986-11-06 デンカ製薬株式会社 衣類に貼着する肩こり治療具
JPS61249481A (ja) * 1985-04-30 1986-11-06 デンカ製薬株式会社 繰返し使用できる肩こり治療具
JPS61182751U (ja) * 1985-05-01 1986-11-14
JPS621030U (ja) * 1985-06-17 1987-01-07
JPS621294U (ja) * 1985-06-17 1987-01-07
JPS6427567A (en) * 1987-07-22 1989-01-30 Matsushita Electric Works Ltd Blood circulation promoting apparatus

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4371423A (en) * 1979-09-04 1983-02-01 Vlsi Technology Research Association Method of manufacturing semiconductor device utilizing a lift-off technique
DE3005733A1 (de) * 1980-02-15 1981-08-20 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung einer halbleiteranordnung und nach diesem verfahren hergestellte halbleiteranordnung
US4351892A (en) * 1981-05-04 1982-09-28 Fairchild Camera & Instrument Corp. Alignment target for electron-beam write system
US4396458A (en) * 1981-12-21 1983-08-02 International Business Machines Corporation Method for forming planar metal/insulator structures
JPS592352A (ja) * 1982-06-28 1984-01-07 Toshiba Corp 半導体装置の製造方法
US4400257A (en) * 1982-12-21 1983-08-23 Rca Corporation Method of forming metal lines
US4562091A (en) * 1982-12-23 1985-12-31 International Business Machines Corporation Use of plasma polymerized orgaosilicon films in fabrication of lift-off masks
US4493855A (en) * 1982-12-23 1985-01-15 International Business Machines Corporation Use of plasma polymerized organosilicon films in fabrication of lift-off masks
US4539222A (en) * 1983-11-30 1985-09-03 International Business Machines Corporation Process for forming metal patterns wherein metal is deposited on a thermally depolymerizable polymer and selectively removed
JPS60138940A (ja) * 1983-12-27 1985-07-23 Toshiba Corp 半導体装置の製造方法
US4519872A (en) * 1984-06-11 1985-05-28 International Business Machines Corporation Use of depolymerizable polymers in the fabrication of lift-off structure for multilevel metal processes
US4640738A (en) * 1984-06-22 1987-02-03 International Business Machines Corporation Semiconductor contact protection
US4641420A (en) * 1984-08-30 1987-02-10 At&T Bell Laboratories Metalization process for headless contact using deposited smoothing material
JPS6237928A (ja) * 1985-08-13 1987-02-18 Matsushita Electronics Corp 金属パタ−ン形成方法
JPS6373660A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
US4687541A (en) * 1986-09-22 1987-08-18 Rockwell International Corporation Dual deposition single level lift-off process
US5021840A (en) * 1987-08-18 1991-06-04 Texas Instruments Incorporated Schottky or PN diode with composite sidewall
US5132775A (en) * 1987-12-11 1992-07-21 Texas Instruments Incorporated Methods for and products having self-aligned conductive pillars on interconnects
US4835086A (en) * 1988-02-12 1989-05-30 Hoechst Celanese Corporation Polysulfone barrier layer for bi-level photoresists
US5316974A (en) * 1988-12-19 1994-05-31 Texas Instruments Incorporated Integrated circuit copper metallization process using a lift-off seed layer and a thick-plated conductor layer
US5057186A (en) * 1989-07-28 1991-10-15 At&T Bell Laboratories Method of taper-etching with photoresist adhesion layer
US5118584A (en) * 1990-06-01 1992-06-02 Eastman Kodak Company Method of producing microbump circuits for flip chip mounting
US5384283A (en) * 1993-12-10 1995-01-24 International Business Machines Corporation Resist protection of ball limiting metal during etch process
US5807766A (en) * 1995-09-21 1998-09-15 Mcbride; Donald G. Process for attaching a silicon chip to a circuit board using a block of encapsulated wires and the block of wires manufactured by the process
JP2004005923A (ja) * 2002-03-29 2004-01-08 Fujitsu Ltd 磁気ヘッドの製造方法および磁気ヘッド、パターン形成方法
US7129590B2 (en) * 2003-05-14 2006-10-31 Intel Corporation Stencil and method for depositing material onto a substrate
US20060076639A1 (en) * 2004-10-13 2006-04-13 Lypen William J Schottky diodes and methods of making the same
JP4588091B2 (ja) * 2008-02-29 2010-11-24 三洋電機株式会社 半導体モジュールの製造方法
US8349727B2 (en) * 2010-04-08 2013-01-08 Liang Guo Integrated method for high-density interconnection of electronic components through stretchable interconnects
US20150340611A1 (en) * 2014-05-21 2015-11-26 Sony Corporation Method for a dry exhumation without oxidation of a cell and source line
IT201700067128A1 (it) * 2017-06-16 2018-12-16 Sambusseti Antonio Rivestimento conduttivo

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2559389A (en) * 1942-04-02 1951-07-03 Keuffel & Esser Co Method of producing precision images
US3873361A (en) * 1973-11-29 1975-03-25 Ibm Method of depositing thin film utilizing a lift-off mask
US4004044A (en) * 1975-05-09 1977-01-18 International Business Machines Corporation Method for forming patterned films utilizing a transparent lift-off mask
US4088490A (en) * 1976-06-14 1978-05-09 International Business Machines Corporation Single level masking process with two positive photoresist layers
US4076575A (en) * 1976-06-30 1978-02-28 International Business Machines Corporation Integrated fabrication method of forming connectors through insulative layers
US4045318A (en) * 1976-07-30 1977-08-30 Rca Corporation Method of transferring a surface relief pattern from a poly(olefin sulfone) layer to a metal layer
US4070501A (en) * 1976-10-28 1978-01-24 Ibm Corporation Forming self-aligned via holes in thin film interconnection systems
US4092442A (en) * 1976-12-30 1978-05-30 International Business Machines Corporation Method of depositing thin films utilizing a polyimide mask
US4132586A (en) * 1977-12-20 1979-01-02 International Business Machines Corporation Selective dry etching of substrates

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61249480A (ja) * 1985-04-30 1986-11-06 デンカ製薬株式会社 衣類に貼着する肩こり治療具
JPS61249481A (ja) * 1985-04-30 1986-11-06 デンカ製薬株式会社 繰返し使用できる肩こり治療具
JPS61182751U (ja) * 1985-05-01 1986-11-14
JPS621030U (ja) * 1985-06-17 1987-01-07
JPS621294U (ja) * 1985-06-17 1987-01-07
JPS6427567A (en) * 1987-07-22 1989-01-30 Matsushita Electric Works Ltd Blood circulation promoting apparatus

Also Published As

Publication number Publication date
IT8021315A0 (it) 1980-04-11
EP0019781B1 (en) 1987-01-28
EP0019781A3 (en) 1983-08-03
US4272561A (en) 1981-06-09
CA1126629A (en) 1982-06-29
JPS55158630A (en) 1980-12-10
EP0019781A2 (en) 1980-12-10
DE3071901D1 (en) 1987-03-05
IT1148818B (it) 1986-12-03

Similar Documents

Publication Publication Date Title
JPS606537B2 (ja) 金属層を形成するためのリフト・オフ法
US9595656B2 (en) Double-masking technique for increasing fabrication yield in superconducting electronics
US3873361A (en) Method of depositing thin film utilizing a lift-off mask
US4440804A (en) Lift-off process for fabricating self-aligned contacts
US4519872A (en) Use of depolymerizable polymers in the fabrication of lift-off structure for multilevel metal processes
US4396458A (en) Method for forming planar metal/insulator structures
US4606998A (en) Barrierless high-temperature lift-off process
EP0230615A2 (en) Silicon-containing polyimides as oxygen etch stop and dual dielectric coatings
JPS5812344B2 (ja) 銅を基材とする金属パタ−ンの形成方法
JPH1032208A (ja) 半導体装置の製造方法
US5126007A (en) Method for etching a pattern in layer of gold
US4855252A (en) Process for making self-aligned contacts
US3772102A (en) Method of transferring a desired pattern in silicon to a substrate layer
JPS608360A (ja) 金属パターン形成法
EP0421053A2 (en) High temperature lift-off process
JPH10326830A (ja) 半導体装置の製造方法
JPS5823928B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JP3519641B2 (ja) 金配線を有する半導体装置およびその製造方法
JP3407146B2 (ja) 半導体装置の製造方法
JPS6213832B2 (ja)
KR100356621B1 (ko) 반도체 소자의 제조 방법 및 이를 이용한 반사형 마이크로액정 표시 장치용 기판의 제조 방법
JPS6083350A (ja) 集積回路の製造方法
JP2000208628A (ja) 半導体装置の製造方法
JPS6349378B2 (ja)
JPH0376792B2 (ja)