JPS6213832B2 - - Google Patents
Info
- Publication number
- JPS6213832B2 JPS6213832B2 JP57177604A JP17760482A JPS6213832B2 JP S6213832 B2 JPS6213832 B2 JP S6213832B2 JP 57177604 A JP57177604 A JP 57177604A JP 17760482 A JP17760482 A JP 17760482A JP S6213832 B2 JPS6213832 B2 JP S6213832B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- film
- insulating film
- layer
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 38
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910000978 Pb alloy Inorganic materials 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000010955 niobium Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- 229920006254 polymer film Polymers 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- -1 poly(butene-1 sulfone) Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明はジヨセフソン集積回路装置の製造方法
に関し、特に上部電極の形成の際に、下部電極の
表面に配設されているトンネル絶縁膜の膜質の低
下を防止し得る上部電極の形成方法に関する。
に関し、特に上部電極の形成の際に、下部電極の
表面に配設されているトンネル絶縁膜の膜質の低
下を防止し得る上部電極の形成方法に関する。
技術の背景
情報処理技術の発展に伴い、電子計算機をはじ
めとする電子機器の高速化、大容量化が図られて
いる。
めとする電子機器の高速化、大容量化が図られて
いる。
このため、かかる電子計算機にあつては機能素
子として従来のシリコン半導体素子にかわり、ジ
ヨセフソン素子の適用が検討されている。
子として従来のシリコン半導体素子にかわり、ジ
ヨセフソン素子の適用が検討されている。
従来技術と問題点
かかるジヨセフソン素子を用いた論理回路を構
成するうえでは、該ジヨセフソン素子を集積化す
る即ちジヨセフソン集積回路の形成が必要とされ
る。
成するうえでは、該ジヨセフソン素子を集積化す
る即ちジヨセフソン集積回路の形成が必要とされ
る。
かかるジヨセフソン集積回路素子を形成する際
には、一般に、下部電極を構成する鉛合金（Pb
―In―Au）の表面を熱酸化法あるいは高周波プ
ラズマ酸化法によつて酸化して厚さ数10Åの酸化
膜（pb0・In2O3）を形成し、該酸化膜をトンネル
絶縁膜として用いている。かかるトンネル絶縁膜
の膜質は、ジヨセフソン素子の電気的特性、特に
臨界電流密度に大きく影響する。
には、一般に、下部電極を構成する鉛合金（Pb
―In―Au）の表面を熱酸化法あるいは高周波プ
ラズマ酸化法によつて酸化して厚さ数10Åの酸化
膜（pb0・In2O3）を形成し、該酸化膜をトンネル
絶縁膜として用いている。かかるトンネル絶縁膜
の膜質は、ジヨセフソン素子の電気的特性、特に
臨界電流密度に大きく影響する。
かかるジヨセフソン集積回路素子の形成には、
従来第１図乃至第４図に示される方法がとられて
いる。
従来第１図乃至第４図に示される方法がとられて
いる。
第１図参照
シリコン半導体基板１１の表面に、接地面を
構成する例えばニオブ（Nb）層１２を、厚さ
3000Åに形成する。
構成する例えばニオブ（Nb）層１２を、厚さ
3000Åに形成する。
該接地面１２の表面に、酸化シリコンからな
る第１の層間絶縁膜１３を介して下部電極を構
成する鉛合金（Pb―In―Au）層１４を、厚さ
2000Åに形成する。
る第１の層間絶縁膜１３を介して下部電極を構
成する鉛合金（Pb―In―Au）層１４を、厚さ
2000Åに形成する。
第２図参照
フオトリソグラフイ技術を適用してジヨセフ
ソン接合形成予定領域を画定するレジストパタ
ーン（図示せず）を形成する。
ソン接合形成予定領域を画定するレジストパタ
ーン（図示せず）を形成する。
該下部電極層上に酸化シリコンからなる第２
の層間絶縁膜１５を厚さ3000Åに形成する。
の層間絶縁膜１５を厚さ3000Åに形成する。
リフトオフ技術を適用して前記下部電極１４
上の層間絶縁膜１５を選択的に除去し、ジヨセ
フソン接合を形成する領域１６を画定する。
上の層間絶縁膜１５を選択的に除去し、ジヨセ
フソン接合を形成する領域１６を画定する。
第３図参照
フオトリソグラフイ技術を適用して上部電極
形成用レジストパターン（図示せず）を形成す
る。
形成用レジストパターン（図示せず）を形成す
る。
高周波プラズマ酸化法を適用して、前記領域
１６に表出されていた下部電極の表面を酸化し
てトンネル酸化膜１７を形成する。
１６に表出されていた下部電極の表面を酸化し
てトンネル酸化膜１７を形成する。
該トンネル酸化膜１７および層間絶縁膜１５
上を覆つて鉛―金合金（Pb―Au）層からなる
上部電極材料を厚さ4000Åに被着する。
上を覆つて鉛―金合金（Pb―Au）層からなる
上部電極材料を厚さ4000Åに被着する。
リフトオフ技術を適用して該上部電極材料を
選択的に除去し、上部電極１８を形成する。
選択的に除去し、上部電極１８を形成する。
第４図参照
前記上部電極１８を覆つて酸化シリコンから
なる第３の層間絶縁膜１９を形成する。
なる第３の層間絶縁膜１９を形成する。
該層間絶縁膜１９上に鉛合金からなる制御線
２０を形成する。
２０を形成する。
以上のような製造方法によれば、前記第２図に
示す工程において、下部電極１４の一部を表出し
て後、上部電極形成用（リフトオフ用）フオトレ
ジスト層のパターニングの際に、該フオトレジス
トの現像液及び／或いは洗浄用水が下部電極１４
の露出表面即ちジヨセフソン接合形成予定領域１
６に接触する。
示す工程において、下部電極１４の一部を表出し
て後、上部電極形成用（リフトオフ用）フオトレ
ジスト層のパターニングの際に、該フオトレジス
トの現像液及び／或いは洗浄用水が下部電極１４
の露出表面即ちジヨセフソン接合形成予定領域１
６に接触する。
このため、該下部電極１４を構成している鉛が
解け出し、下部電極１４の表面部分の組成が変化
してしまう。
解け出し、下部電極１４の表面部分の組成が変化
してしまう。
したがつて、ここに形成されるトンネル絶縁膜
はその組成、膜厚等の再現性が低下し、ジヨセフ
ソン集積回路素子としての特性の再現性が低下し
てしまう。
はその組成、膜厚等の再現性が低下し、ジヨセフ
ソン集積回路素子としての特性の再現性が低下し
てしまう。
発明の目的
本発明は、このようなジヨセフソン集積回路素
子の製造において、上部電極の形成工程中にジヨ
セフソン接合形成予定領域の汚染、組成の変化等
を招来することのない製造方法を提供しようとす
るものである。
子の製造において、上部電極の形成工程中にジヨ
セフソン接合形成予定領域の汚染、組成の変化等
を招来することのない製造方法を提供しようとす
るものである。
発明の構成
このため、本発明によれば、下部電極上を覆う
絶縁層に選択的に第１の開口を形成する工程、該
第１の開口内及び前記絶縁膜上に高分子有機物皮
膜を形成した後、前記高分子皮膜上にレジスト層
を形成し、該レジスト層に前記第１の開口に対応
する第２の開口を形成する工程、プラズマ中で該
レジスト層をマスクにして該高分子有機物皮膜を
選択的に除去した後プラズマ酸化により前記第１
の開口内の下部電極表面に酸化膜を形成する工
程、前記レジスト層をマスクとして前記酸化膜上
に上部電極を形成する工程を有するジヨセフソン
集積回路装置の製造方法が提供される。
絶縁層に選択的に第１の開口を形成する工程、該
第１の開口内及び前記絶縁膜上に高分子有機物皮
膜を形成した後、前記高分子皮膜上にレジスト層
を形成し、該レジスト層に前記第１の開口に対応
する第２の開口を形成する工程、プラズマ中で該
レジスト層をマスクにして該高分子有機物皮膜を
選択的に除去した後プラズマ酸化により前記第１
の開口内の下部電極表面に酸化膜を形成する工
程、前記レジスト層をマスクとして前記酸化膜上
に上部電極を形成する工程を有するジヨセフソン
集積回路装置の製造方法が提供される。
即ち、本発明にあつては、上部電極形成用フオ
トレジスト層下に該フオトレジスト層の現像液が
下部電極に接触するのを防止する皮膜である高分
子有機物皮膜を配設して後、該フオトレジスト層
のパターニングを行う。従つてかかるフオトレジ
スト層の現像の際、下部電極の露出表面の汚染、
組成の変化を招く恐れがない。
トレジスト層下に該フオトレジスト層の現像液が
下部電極に接触するのを防止する皮膜である高分
子有機物皮膜を配設して後、該フオトレジスト層
のパターニングを行う。従つてかかるフオトレジ
スト層の現像の際、下部電極の露出表面の汚染、
組成の変化を招く恐れがない。
以下本発明を実施例をもつて詳細に説明する。
発明の実施例
図面第５図乃至第１０図は、本発明に係るジヨ
セフソン集積回路装置の製造工程を示す。
セフソン集積回路装置の製造工程を示す。
第５図参照
シリコン半導体基板３１の表面に、接地面を
構成する例えばニオブ（Nb）層３２を、厚さ
3000Åに形成する。
構成する例えばニオブ（Nb）層３２を、厚さ
3000Åに形成する。
該接地面３２の表面に、酸化シリコンからな
る第１の層間絶縁膜３３を介して下部電極を構
成する鉛合金（Pb―In―Au）層３４を、厚さ
2000Åに形成する。
る第１の層間絶縁膜３３を介して下部電極を構
成する鉛合金（Pb―In―Au）層３４を、厚さ
2000Åに形成する。
フオトリソグラフイ技術を適用してジヨセフ
ソン接合形成予定領域を画定するレジストパタ
ーン（図示せず）を形成する。
ソン接合形成予定領域を画定するレジストパタ
ーン（図示せず）を形成する。
該下部電極層３４上に酸化シリコンからなる
第２の層間絶縁膜３５を厚さ3000Åに形成す
る。
第２の層間絶縁膜３５を厚さ3000Åに形成す
る。
リフトオフ技術を適用して前記下部電極３４
上の層間絶縁膜３５を選択的に除去し、ジヨセ
フソン接合を形成する領域３６を画定する。
上の層間絶縁膜３５を選択的に除去し、ジヨセ
フソン接合を形成する領域３６を画定する。
第６図参照
前記ジヨセフソン接合を形成する領域３６及
び層間絶縁膜３５の表面を覆つて有機絶縁膜例
えばPBS（ポリ（ブテン―１スルホン））層３
７を厚さ6000Åに形成し、更にフオトレジスト
例えばAZレジスト層３８を厚さ5000Åに形成
する。
び層間絶縁膜３５の表面を覆つて有機絶縁膜例
えばPBS（ポリ（ブテン―１スルホン））層３
７を厚さ6000Åに形成し、更にフオトレジスト
例えばAZレジスト層３８を厚さ5000Åに形成
する。
かかる皮膜３７，３８は通常の塗布、ベーキ
ングによつて形成される。
ングによつて形成される。
第７図参照
通常のフオトリソグラフイ技術を適用して前
記フオトレジスト層３８に露光、現像処理を施
し上部電極形成用パターンを形成する。
記フオトレジスト層３８に露光、現像処理を施
し上部電極形成用パターンを形成する。
第８図参照
高周波プラズマ酸化法により、前記ジヨセフ
ソン接合形成予定領域３６の下部電極表面にト
ンネル絶縁膜３９を形成する。
ソン接合形成予定領域３６の下部電極表面にト
ンネル絶縁膜３９を形成する。
かかる酸化は、例えば圧力0.01Torr、高周波
電力13.56MHz、5Wの条件により行われる。
電力13.56MHz、5Wの条件により行われる。
かかる工程において、前記フオトレジスト層
３８にマスクされないPBS層３７も酸化除去さ
れフオトレジスト層３８下にオーバーハングを
形成する。
３８にマスクされないPBS層３７も酸化除去さ
れフオトレジスト層３８下にオーバーハングを
形成する。
同一真空室内において、連続的に鉛（Pb）、
金（Au）を蒸着して、厚さ4000Åの上部電極
材料層４０を形成する。このとき、該上部電極
材料層４０の厚さが前記PBS層３７とフオトレ
ジスト層３８との合計の厚さよりも薄く、且つ
前述の如くオーバーハングが形成されているた
めに、該上部電極材料層４０は前記ジヨセフソ
ン接合形成予定領域３６上とフオトレジスト層
３８上とに分離して形成される。
金（Au）を蒸着して、厚さ4000Åの上部電極
材料層４０を形成する。このとき、該上部電極
材料層４０の厚さが前記PBS層３７とフオトレ
ジスト層３８との合計の厚さよりも薄く、且つ
前述の如くオーバーハングが形成されているた
めに、該上部電極材料層４０は前記ジヨセフソ
ン接合形成予定領域３６上とフオトレジスト層
３８上とに分離して形成される。
第９図参照
前記フオトレジスト層３８を溶解除去し、該
フオトレジスト層３８上の蒸着膜４０を同時に
除去する（いわゆるリフトオフ）。かかるフオ
トレジスト層３８の除去の際、前記PBS層３７
も除去される。フオトレジスト層３８は例えば
アセトンを用いて除去し得る。
フオトレジスト層３８上の蒸着膜４０を同時に
除去する（いわゆるリフトオフ）。かかるフオ
トレジスト層３８の除去の際、前記PBS層３７
も除去される。フオトレジスト層３８は例えば
アセトンを用いて除去し得る。
この結果、前記ジヨセフソン接合形成予定領
域３６上に選択的に上部電極４１が形成され
る。
域３６上に選択的に上部電極４１が形成され
る。
第１０図参照
前記上部電極４１を覆つて酸化シリコンから
なる第３の層間絶縁膜４２を形成する。
なる第３の層間絶縁膜４２を形成する。
該層間絶縁膜４２上に鉛合金からなる制御線
４３を形成する。
４３を形成する。
このような本発明によるジヨセフソン集積回路
装置の製造方法によれば、上部電極の選択的な形
成工程において、下部電極表面のジヨセフソン接
合形成予定領域はPBS層によつて保護されるため
に、該ジヨセフソン接合形成予定領域の下部電極
の表面状態、組成等が変化しない。
装置の製造方法によれば、上部電極の選択的な形
成工程において、下部電極表面のジヨセフソン接
合形成予定領域はPBS層によつて保護されるため
に、該ジヨセフソン接合形成予定領域の下部電極
の表面状態、組成等が変化しない。
従つて、該ジヨセフソン接合形成予定領域に形
成されるトンネル絶縁膜は、高い再現性をもつて
形成することができる。
成されるトンネル絶縁膜は、高い再現性をもつて
形成することができる。
よつて、当該ジヨセフソン集積回路装置は高い
再現性をもつて形成される。
再現性をもつて形成される。
尚、前記本発明の実施例にあつては、フオトレ
ジスト層の現像液、水がジヨセフソン接合形成予
定領域に接触するのを防止する皮膜として、PBS
膜を掲げたが、本発明は勿論これにかぎられるも
のではなく、耐プラズマエツチング性の低い有機
物皮膜特に高分子材料よりなる皮膜を用いること
ができる。
ジスト層の現像液、水がジヨセフソン接合形成予
定領域に接触するのを防止する皮膜として、PBS
膜を掲げたが、本発明は勿論これにかぎられるも
のではなく、耐プラズマエツチング性の低い有機
物皮膜特に高分子材料よりなる皮膜を用いること
ができる。
発明の効果
以上のような本発明によれば、上部電極の形成
工程において、下部電極表面のジヨセフソン接合
形成予定領域を保護し、その状態を一定に保つこ
とができるため、特性のバラツキのないジヨセフ
ソン集積回路装置を高い製造歩留りをもつて形成
することができる。
工程において、下部電極表面のジヨセフソン接合
形成予定領域を保護し、その状態を一定に保つこ
とができるため、特性のバラツキのないジヨセフ
ソン集積回路装置を高い製造歩留りをもつて形成
することができる。
第１図乃至第４図は、従来のジヨセフソン集積
回路素子の形成工程を示す断面図、第５図乃至第
１０図は、本発明によるジヨセフソン集積回路素
子の形成工程を示す断面図である。 図において、１１，３１……シリコン半導体基
板、１２，３２……接地面、１３，３３……層間
絶縁膜、１４，３４……下部電極、１５，３５…
…層間絶縁膜、１６，３６……ジヨセフソン接合
形成予定領域、１７，３９……トンネル絶縁膜、
１８，４１……上部電極、１９，４２……層間絶
縁膜、２０，４３……制御線、３７……高分子皮
膜、３８……フオトレジスト層。
回路素子の形成工程を示す断面図、第５図乃至第
１０図は、本発明によるジヨセフソン集積回路素
子の形成工程を示す断面図である。 図において、１１，３１……シリコン半導体基
板、１２，３２……接地面、１３，３３……層間
絶縁膜、１４，３４……下部電極、１５，３５…
…層間絶縁膜、１６，３６……ジヨセフソン接合
形成予定領域、１７，３９……トンネル絶縁膜、
１８，４１……上部電極、１９，４２……層間絶
縁膜、２０，４３……制御線、３７……高分子皮
膜、３８……フオトレジスト層。
Claims (1)
- １ 電極上を覆う絶縁層に選択的に第１の開口を
形成する工程、該第１の開口内及び前記絶縁膜上
に高分子有機物皮膜を形成した後、前記高分子皮
膜上にレジスト層を形成し、該レジスト層に前記
第１の開口に対応する第２の開口を形成する工
程、プラズマ中で該レジスト層をマスクにして該
高分子有機物皮膜を選択的に除去した後プラズマ
酸化により前記第１の開口内の下部電極表面に絶
縁膜を形成する工程、前記レジスト層をマスクと
して前記酸化膜上に上部電極を形成する工程を有
することを特徴とするジヨセフソン集積回路装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57177604A JPS5967675A (ja) | 1982-10-12 | 1982-10-12 | ジヨセフソン集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57177604A JPS5967675A (ja) | 1982-10-12 | 1982-10-12 | ジヨセフソン集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5967675A JPS5967675A (ja) | 1984-04-17 |
| JPS6213832B2 true JPS6213832B2 (ja) | 1987-03-28 |
Family
ID=16033899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57177604A Granted JPS5967675A (ja) | 1982-10-12 | 1982-10-12 | ジヨセフソン集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5967675A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0340958U (ja) * | 1989-08-30 | 1991-04-19 | ||
| JPH0343449U (ja) * | 1989-09-06 | 1991-04-23 | ||
| JPH03162247A (ja) * | 1989-11-10 | 1991-07-12 | Seisan Nipponsha Kk | チャック〔登録商標〕付袋体 |
| JPH047441U (ja) * | 1990-05-08 | 1992-01-23 |
-
1982
- 1982-10-12 JP JP57177604A patent/JPS5967675A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0340958U (ja) * | 1989-08-30 | 1991-04-19 | ||
| JPH0343449U (ja) * | 1989-09-06 | 1991-04-23 | ||
| JPH03162247A (ja) * | 1989-11-10 | 1991-07-12 | Seisan Nipponsha Kk | チャック〔登録商標〕付袋体 |
| JPH047441U (ja) * | 1990-05-08 | 1992-01-23 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5967675A (ja) | 1984-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9595656B2 (en) | Double-masking technique for increasing fabrication yield in superconducting electronics | |
| US4440804A (en) | Lift-off process for fabricating self-aligned contacts | |
| JPH0334870B2 (ja) | ||
| US4432134A (en) | Process for in-situ formation of niobium-insulator-niobium Josephson tunnel junction devices | |
| US4299679A (en) | Method of producing Josephson elements of the tunneling junction type | |
| US4654959A (en) | Method for the manufacture of thin film transistors | |
| JPS6213832B2 (ja) | ||
| US5506173A (en) | Process of fabricating a dielectric film for a semiconductor device | |
| JPH0511432B2 (ja) | ||
| JPS6258678B2 (ja) | ||
| JPS61263180A (ja) | ジヨセフソン接合素子の製造方法 | |
| JP3407146B2 (ja) | 半導体装置の製造方法 | |
| JPH08115923A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0367351B2 (ja) | ||
| JPS61245585A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS58125880A (ja) | ジヨセフソン接合素子 | |
| JPS58145177A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH05102160A (ja) | 半導体装置およびその製造方法 | |
| JPS6143488A (ja) | 超伝導コンタクトの製造方法 | |
| JPH06267961A (ja) | 金属配線の形成方法 | |
| JPS60208872A (ja) | 超電導コンタクトの製造方法 | |
| JPH0223029B2 (ja) | ||
| JPH0481356B2 (ja) | ||
| JPS6147679A (ja) | ジヨセフソン接合素子の作製方法 | |
| JPS58201330A (ja) | 導電膜パタ−ンの形成方法 |