JPS5967675A - ジヨセフソン集積回路装置の製造方法 - Google Patents
ジヨセフソン集積回路装置の製造方法Info
- Publication number
- JPS5967675A JPS5967675A JP57177604A JP17760482A JPS5967675A JP S5967675 A JPS5967675 A JP S5967675A JP 57177604 A JP57177604 A JP 57177604A JP 17760482 A JP17760482 A JP 17760482A JP S5967675 A JPS5967675 A JP S5967675A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- film
- lower electrode
- upper electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明はジョセフソン集積回路装置の製造方法に関し、
特に上部電極の形成の際に、−１部電挽の表面に配設さ
れているｌ・ンネル絶縁ｌＩ９の膜質の低１を防止しｉ
ツる上部電極の形成方法に関する。
特に上部電極の形成の際に、−１部電挽の表面に配設さ
れているｌ・ンネル絶縁ｌＩ９の膜質の低１を防止しｉ
ツる上部電極の形成方法に関する。
技術の背景
ＩＩＩＪ報処理技術の発展に伴い、電子計算機をはじめ
とする電子機器の高速化、大容量化が図られている。
とする電子機器の高速化、大容量化が図られている。
このため、かかる電子計算機にあっては機能素子とし°
（従来のシリコン半導体素子にかわり、ジョセフソン素
子の適用が検討されている。
（従来のシリコン半導体素子にかわり、ジョセフソン素
子の適用が検討されている。
従来技術と問題点
かかるジョセフソン素子を用いた論理回路を構成するう
えでは、該ジョセフソン素子を集積化する即らジョセフ
ソン９（積回１／３の形成が必要とされる。
えでは、該ジョセフソン素子を集積化する即らジョセフ
ソン９（積回１／３の形成が必要とされる。
かかるジョセフソン集積回路素子を形成する際には、・
メ１）に、下部電極を構成する鉛合金（Ｐｂ−ＩＩＩ
Ａｕ）の表向を熱酸化法あるいは面周；皮プラズマ酸化
法によっ′ζ酸化して１ｙさ数１０人の酸化ＩＱ（ｐｂ
Ｏ・＋１１２０３ ）を形成し、該酸化膜を１−ンネル
絶縁映として用いている。かかるＩ、ンネル絶１ｔｌＪ
の膜質は、ジョセフソン素子の電気的特性、特に臨界電
流密度に大き（影響する。
メ１）に、下部電極を構成する鉛合金（Ｐｂ−ＩＩＩ
Ａｕ）の表向を熱酸化法あるいは面周；皮プラズマ酸化
法によっ′ζ酸化して１ｙさ数１０人の酸化ＩＱ（ｐｂ
Ｏ・＋１１２０３ ）を形成し、該酸化膜を１−ンネル
絶縁映として用いている。かかるＩ、ンネル絶１ｔｌＪ
の膜質は、ジョセフソン素子の電気的特性、特に臨界電
流密度に大き（影響する。
かかるジー３セフソン集積回路素子の形成には、従来第
１図乃至第４図に示される方法がとられている。
１図乃至第４図に示される方法がとられている。
第１図参照
■ シリコン半導体基板１１の表面に、接地面を構成す
る例えばニオブ（Ｎｂ）層■２を、厚さ３０００人に形
成する。
る例えばニオブ（Ｎｂ）層■２を、厚さ３０００人に形
成する。
■ 該接地面１２の表面に、酸化シリコンからなる第１
の層間絶縁膜１３を介して下部電極を↑Ｒ成する鉛合金
（１’ｂ−Ｉｎ−Ａｕ）層１４を、厚さ２０００人に形
成する。
の層間絶縁膜１３を介して下部電極を↑Ｒ成する鉛合金
（１’ｂ−Ｉｎ−Ａｕ）層１４を、厚さ２０００人に形
成する。
第２図参照
■ フ、ｒ ｌリソグラフィ技術を適用してジョセフソ
ン接合形成予定領域を画定するレジストパターン（図示
ｌず）を形成する。
ン接合形成予定領域を画定するレジストパターン（図示
ｌず）を形成する。
■ 該下部電極層上に酸化シリコンからなる第２の層間
絶縁１１央１５を厚さ３０００人に形成する。
絶縁１１央１５を厚さ３０００人に形成する。
■ リフトオフ技術を適用して前記下部電極１４上の層
間絶縁膜１５を選択的に除去し、ジョセフソン接合を形
成する領域１６を画定する。
間絶縁膜１５を選択的に除去し、ジョセフソン接合を形
成する領域１６を画定する。
第３図参照
■ フォトリソグラフィ技術を適用して上部電極形成相
レジストパターン（図示せず）を形成する。
レジストパターン（図示せず）を形成する。
■ 高周波プラズマ酸化法を適用して、前記領域１６に
表出されていた下部電極の表面を酸化してｌ−ンネル酸
化膜１７を形成する。
表出されていた下部電極の表面を酸化してｌ−ンネル酸
化膜１７を形成する。
■ 該トンネル酸比膜１７および層間絶縁ｌｉ貧１５上
を覆って鉛−金合金（Ｐｂ−＾Ｕ）層からなる上部電極
材料を厚さ４０００人に被着する。
を覆って鉛−金合金（Ｐｂ−＾Ｕ）層からなる上部電極
材料を厚さ４０００人に被着する。
■ リフ１オフ技術を適用して該上部電極材料を選択的
に除去し、上部電極１８を形成する。
に除去し、上部電極１８を形成する。
第４図参照
［相］ 前記上部電極１８を覆って酸化ソリコンからな
る第３の眉間絶縁膜１９を形成する。
る第３の眉間絶縁膜１９を形成する。
■ 該層間絶縁膜１９上に鉛合金からなる制御線２０を
形成する。
形成する。
以上のような製造方法によれば、前記第２図に示す工程
において、下部電極１４の一部を表出して後、上部電極
形成用（リフトオフ用）フズルジスト層のパターニング
の際に、該フォトレジストの現像液及び／或いは洗浄用
水が下部電極１４の露出表面即ちジョセフソン接合形成
予定領域１６に接触する。
において、下部電極１４の一部を表出して後、上部電極
形成用（リフトオフ用）フズルジスト層のパターニング
の際に、該フォトレジストの現像液及び／或いは洗浄用
水が下部電極１４の露出表面即ちジョセフソン接合形成
予定領域１６に接触する。
このため、該下部電極１４を構成している鉛が解り出し
、下部電極１４の表面部分の組成が変化してしまう。
、下部電極１４の表面部分の組成が変化してしまう。
したがって、ここに形成されるＩンネル絶縁膜はその組
成、膜厚等の再現性が低下し、ジョセフソン集積回路素
子としての特性の再現性が低下してしまう。
成、膜厚等の再現性が低下し、ジョセフソン集積回路素
子としての特性の再現性が低下してしまう。
発明の目的
本発明は、このようなジョセフソン集積回路素子の製造
において、上部電極の形成工程中にジョセフソン接合形
成予定領域の汚染１組成の変化等を招来することのない
製造方法を提供しよ・うとするものである。
において、上部電極の形成工程中にジョセフソン接合形
成予定領域の汚染１組成の変化等を招来することのない
製造方法を提供しよ・うとするものである。
発明の構成
このため、本発明によれば、下部電極上を覆う絶縁層に
選択的に第１の開口を形成する工程、該第１の開口内及
び前記絶縁膜上に高分子有機物皮膜を形成する」二程、
前記高分子皮膜上に前記第１の開口に対応する第２の開
口を有するレジスＩ層を形成する工程、プラズマ酸化に
より前記第１の開口内の下部電極表面に酸化膜を形成す
る工程。
選択的に第１の開口を形成する工程、該第１の開口内及
び前記絶縁膜上に高分子有機物皮膜を形成する」二程、
前記高分子皮膜上に前記第１の開口に対応する第２の開
口を有するレジスＩ層を形成する工程、プラズマ酸化に
より前記第１の開口内の下部電極表面に酸化膜を形成す
る工程。
前記レジスｉ・層をマスクとして前記酸化成上に上部電
極を形成する」１程を有するジョセフソン集積回路装置
の製造方法が提供される。
極を形成する」１程を有するジョセフソン集積回路装置
の製造方法が提供される。
１１１１ら、本発明にあっては、上部電極形成用フォト
レジスト層下に該フォー・レタス１層の現像液が下部電
極に接触するのを防止する皮膜である面分！−有機物皮
膜を配設して後、該フォー・レジスト層のパターニング
を行う。従ってかかるフォトレジス１一層の現像の際、
下部電極の露出表面の汚染。
レジスト層下に該フォー・レタス１層の現像液が下部電
極に接触するのを防止する皮膜である面分！−有機物皮
膜を配設して後、該フォー・レジスト層のパターニング
を行う。従ってかかるフォトレジス１一層の現像の際、
下部電極の露出表面の汚染。
組成の変化を招く恐れがない。
以下本発明を実施例をもって詳細に説明する。
＼
発明の実施例
図面第５図乃至第１θ図は、本発明に係るジョセフソン
集積回路装置の製造工程を示す。
集積回路装置の製造工程を示す。
第５図参照
■ シリコン半導体基板３１の表面に、接地面を構成す
る例えばニオブ（Ｎｂ）層３２を、厚さ３０００人に形
成する。
る例えばニオブ（Ｎｂ）層３２を、厚さ３０００人に形
成する。
■ 該接地面３２の表面に、酸化シリコンからなるｆｆ
５１の層間絶縁膜３３を介して下部電極を構成すル鉛合
金＜Ｐｂ−Ｉｎ−Ａｕ） ＴＦＩ３４を、厚さ２０００
人に形成する。
５１の層間絶縁膜３３を介して下部電極を構成すル鉛合
金＜Ｐｂ−Ｉｎ−Ａｕ） ＴＦＩ３４を、厚さ２０００
人に形成する。
■ フォ１リソグラフィ技術を適用してジョセフソン接
合形成予定領域を画定すイルシストパターン（図示せず
）を形成する。
合形成予定領域を画定すイルシストパターン（図示せず
）を形成する。
■ 該下ａ１１極層３４上に酸化シリコンからなる第２
の眉間絶縁膜３５を厚さ３０００人に形成する。
の眉間絶縁膜３５を厚さ３０００人に形成する。
■ リフトオフ技ｔ＊Ｆｉ−ｔ−適用して前記下部電極
３４上の眉間絶縁膜３５を選択的に除去し、ジョセフソ
ン接合を形成する領域３６を画定する。
３４上の眉間絶縁膜３５を選択的に除去し、ジョセフソ
ン接合を形成する領域３６を画定する。
第６図参照
■ 前記ジョセフソン接合を形成する領域３６及び層間
絶縁膜３５の表面を榎って有機絶縁膜例えばＰｌｕｓ
（ポリ （ブテン−１スルボン））層３７を厚さ６００
０人に形成し、更にフメルジスト例えばＡ Ｚ Ｌ／シ
スト層３Ｂを厚さ５０００人に形成する。
絶縁膜３５の表面を榎って有機絶縁膜例えばＰｌｕｓ
（ポリ （ブテン−１スルボン））層３７を厚さ６００
０人に形成し、更にフメルジスト例えばＡ Ｚ Ｌ／シ
スト層３Ｂを厚さ５０００人に形成する。
かかる皮膜３７，３Ｂは通常の塗４」、ベーキングによ
って形成される。
って形成される。
第７図参照
■ 通常のシストリソグラフィ技術を適用して前記フォ
トレジストＪＲ３Ｂに露光、現像処理を施し上部Ｎ極形
成用パターンを形成する。
トレジストＪＲ３Ｂに露光、現像処理を施し上部Ｎ極形
成用パターンを形成する。
第８図参照
■ 高周波プラズマ酸化法により、前記ジョセフソン接
合形成予定領域３６の下部電極表面に１ン名ル絶縁１ｆ
！３９を形成する。
合形成予定領域３６の下部電極表面に１ン名ル絶縁１ｆ
！３９を形成する。
かかる酸化は、例えば圧力０．０１Ｔｏｒｒ、高周波ｉ
ｕ力１３ 、５６ＨＩｌｚ、５Ｗの条件により行われる
。
ｕ力１３ 、５６ＨＩｌｚ、５Ｗの条件により行われる
。
かかる工程において、前記フォトレジス１屓３８にマス
クされないＰｆ３ＳＩＮ３１も酸１Ｌ除去されフメルソ
ス）・層３８下にオーバーハングを形成する。
クされないＰｆ３ＳＩＮ３１も酸１Ｌ除去されフメルソ
ス）・層３８下にオーバーハングを形成する。
■ 同一真空室内において、連続的に釦（Ｐｂ） 。
金（篩）を蒸着して、厚さ４０００人の上部電極材料層
４０を形成する。このとき、該上部電極材料層４０の厚
さが前記ＰＢＳＪＷ３７とフォトレジスト層３８との合
計の厚さよりも薄く、且つ前述の如くオーバーハングが
形成されているために、該上部電極材料層４０は前記ジ
ョセフソン接合形成予定領域３６上とフメトレジス１層
３８上とに分離して形成される。
４０を形成する。このとき、該上部電極材料層４０の厚
さが前記ＰＢＳＪＷ３７とフォトレジスト層３８との合
計の厚さよりも薄く、且つ前述の如くオーバーハングが
形成されているために、該上部電極材料層４０は前記ジ
ョセフソン接合形成予定領域３６上とフメトレジス１層
３８上とに分離して形成される。
第９図参照
［相］ 前記フォｌ−レジスト層３８を熔解除去し、該
フォトレジス１一層３８上の蒸着膜４０を開時に除去す
る（いわゆるリフ１−オフ）。かかるフメトレジス１Ｍ
３Ｂの除去の際、前記Ｐ １３ Ｓ闇３７も除去される
。フォトレジスト 用いて除去し得る。
フォトレジス１一層３８上の蒸着膜４０を開時に除去す
る（いわゆるリフ１−オフ）。かかるフメトレジス１Ｍ
３Ｂの除去の際、前記Ｐ １３ Ｓ闇３７も除去される
。フォトレジスト 用いて除去し得る。
この結果、前記ジョセフソン接合形成予定領域３６上に
選択的に上部電極４１が形成される。
選択的に上部電極４１が形成される。
第１０図参照
■ 前記上部電極４１を覆って酸化シリコンからなる第
３の層間絶縁膜４２を形成する ＠ 該眉間絶縁膜４２上に鉛合金からなる制御線４３を
形成する。
３の層間絶縁膜４２を形成する ＠ 該眉間絶縁膜４２上に鉛合金からなる制御線４３を
形成する。
このような本発明によるジョセフソン４ＪＳ積回路装置
の製造方法によれば、上部電極の選択的な形成工程にお
いて、下部電極表面のジョセフソン接合形成予定領域は
ＰＢＳ層によって保護されるために、該ジョセフソン接
合形成予定領域の下部電極の表面状態，組成等が変化し
ない。
の製造方法によれば、上部電極の選択的な形成工程にお
いて、下部電極表面のジョセフソン接合形成予定領域は
ＰＢＳ層によって保護されるために、該ジョセフソン接
合形成予定領域の下部電極の表面状態，組成等が変化し
ない。
従って、該ジョセフソン接合形成予定領域に形成される
Ｉ−ン不ル絶縁映は、商い再現性をもって形成すること
ができる。
Ｉ−ン不ル絶縁映は、商い再現性をもって形成すること
ができる。
よって、当該ジョセフソン集積回路装置は高いｉｔ１′
現性をもっ”ζ形成される。
現性をもっ”ζ形成される。
尚、前記本発明の実施例にあっては、フォトレジスト層
の現像液，水がジョセフソン接合形成予定領域に接触す
るのを防止する皮膜として、ＰＩｌＳ腟を掲げたが、本
発明は勿論これにかぎられるものではなく、耐プラスマ
エソチング性の低い有機物皮膜特に高分子材料よりなる
皮膜を用いることができる。
の現像液，水がジョセフソン接合形成予定領域に接触す
るのを防止する皮膜として、ＰＩｌＳ腟を掲げたが、本
発明は勿論これにかぎられるものではなく、耐プラスマ
エソチング性の低い有機物皮膜特に高分子材料よりなる
皮膜を用いることができる。
発明の効果
以上のような本発明によれば、上部電極の形成工程にお
いて、下部電極表面のジョセフソン接合形成予定領域を
保護し、その状態を一定に保つことができるため、特性
のバラツキのないジョセフソン集積回路装置を高い製造
歩留りをもって形成することができる。
いて、下部電極表面のジョセフソン接合形成予定領域を
保護し、その状態を一定に保つことができるため、特性
のバラツキのないジョセフソン集積回路装置を高い製造
歩留りをもって形成することができる。
第１図乃至第４図は、従来のジョセフソン集積回路素子
の形成工程を示す断面図、第５図乃至第１Ｏ図は、本発
明によるジョセフソン集積回路素子の形成工程を示す断
面図である。 図において、 １１．３１− ・ シリコン半導体基板１２．３２
接地面 １３．３３−−−一層間！＠縁膜 １４．３４−− −−下部電極 １５．３５ − 層間絶縁膜 １（３，３６−ジョセフソン接合形成予定領域１７．３
９ −− トンネル絶縁膜 １８．４１−−−−一〜上部電極 １９、４２−−−一層間絶縁膜 ２０．４３ −−一制御線 ３７−−−−−−−高分子皮膜 ３８− フメトレジスト層 一４１ 〜３１
の形成工程を示す断面図、第５図乃至第１Ｏ図は、本発
明によるジョセフソン集積回路素子の形成工程を示す断
面図である。 図において、 １１．３１− ・ シリコン半導体基板１２．３２
接地面 １３．３３−−−一層間！＠縁膜 １４．３４−− −−下部電極 １５．３５ − 層間絶縁膜 １（３，３６−ジョセフソン接合形成予定領域１７．３
９ −− トンネル絶縁膜 １８．４１−−−−一〜上部電極 １９、４２−−−一層間絶縁膜 ２０．４３ −−一制御線 ３７−−−−−−−高分子皮膜 ３８− フメトレジスト層 一４１ 〜３１
Claims (1)
- 下部電極上を覆う絶縁層に選択的に第１の開口を形成す
る工程、該第１の開口内及び前記絶縁股上に高分子有機
物皮膜を形成する工程、前記高分子皮１９上に前記第１
の開口に対応する第２の開口を有するレジスト層を形成
する工程、プラズマ酸化により前記第１の開口内の下部
電極表面に絶縁膜を形成する工程、前記レジスＩ・層を
マスクとし°ζ前記酸化映上ば下部電極を形成する工程
を有することを特徴とするジョセフソン集積回路装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57177604A JPS5967675A (ja) | 1982-10-12 | 1982-10-12 | ジヨセフソン集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57177604A JPS5967675A (ja) | 1982-10-12 | 1982-10-12 | ジヨセフソン集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5967675A true JPS5967675A (ja) | 1984-04-17 |
| JPS6213832B2 JPS6213832B2 (ja) | 1987-03-28 |
Family
ID=16033899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57177604A Granted JPS5967675A (ja) | 1982-10-12 | 1982-10-12 | ジヨセフソン集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5967675A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0340958U (ja) * | 1989-08-30 | 1991-04-19 | ||
| JPH0343449U (ja) * | 1989-09-06 | 1991-04-23 | ||
| JPH03162247A (ja) * | 1989-11-10 | 1991-07-12 | Seisan Nipponsha Kk | チャック〔登録商標〕付袋体 |
| JPH047441U (ja) * | 1990-05-08 | 1992-01-23 |
-
1982
- 1982-10-12 JP JP57177604A patent/JPS5967675A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6213832B2 (ja) | 1987-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4299679A (en) | Method of producing Josephson elements of the tunneling junction type | |
| JPS5967675A (ja) | ジヨセフソン集積回路装置の製造方法 | |
| JPH05145132A (ja) | 接合領域を正確に制御するジヨセフソン・トンネル接合の製作方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JP2682136B2 (ja) | ジョセフソン素子の製造方法 | |
| JPS61263179A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH02277242A (ja) | 半導体装置の製造方法 | |
| JPS6258678B2 (ja) | ||
| JPS61144892A (ja) | シヨセフソン集積回路の製造方法 | |
| JPS63202953A (ja) | 半導体装置の製造方法 | |
| JPS61245585A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS58125880A (ja) | ジヨセフソン接合素子 | |
| JPS63224273A (ja) | ジヨセフソン接合素子とその作製方法 | |
| JPS61263180A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH05218212A (ja) | 半導体装置の製造方法 | |
| JPS62250674A (ja) | 半導体装置の製造方法 | |
| JPH01200656A (ja) | 半導体装置の製造方法 | |
| JPH02138751A (ja) | 半導体装置の製造方法 | |
| JPH04324681A (ja) | 半導体装置及びその製造方法 | |
| JPH0367351B2 (ja) | ||
| JPH02156633A (ja) | 半導体装置の製造方法 | |
| JPS6147679A (ja) | ジヨセフソン接合素子の作製方法 | |
| JPS5842253A (ja) | 半導体装置の製造方法 | |
| JPH06302870A (ja) | 薄膜素子およびその製造方法 | |
| JPS62183577A (ja) | ジヨセフソン素子の製造方法 |