JPS61263180A - ジヨセフソン接合素子の製造方法 - Google Patents

ジヨセフソン接合素子の製造方法

Info

Publication number
JPS61263180A
JPS61263180A JP60102700A JP10270085A JPS61263180A JP S61263180 A JPS61263180 A JP S61263180A JP 60102700 A JP60102700 A JP 60102700A JP 10270085 A JP10270085 A JP 10270085A JP S61263180 A JPS61263180 A JP S61263180A
Authority
JP
Japan
Prior art keywords
layer
superconductor layer
superconductor
etching
etching mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60102700A
Other languages
English (en)
Other versions
JPH0312787B2 (ja
Inventor
Takukatsu Yoshida
吉田 卓克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP60102700A priority Critical patent/JPS61263180A/ja
Publication of JPS61263180A publication Critical patent/JPS61263180A/ja
Publication of JPH0312787B2 publication Critical patent/JPH0312787B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、論理回路や記憶装置を構成するスイッチング
素子等に用いられるジョセフソン接合素子の製造方法に
関し、さらに詳しくは、微細な接合の作製に適したジョ
セフソン接合素子の製造方法に関するものである。
(従来技術とその問題点) 従来、ジョセフソン接合素子の製造方法として、柘植久
尚らによって提案された方法がある。
(特開58−209176 Fジョセフソン接合素子の
製造方法」)第3図(a)〜(d)は従来のジョセフソ
ン接合素子の製造方法を説明するための、工程順に示し
た断面図である。まず、第3図(a)に示すように、絶
縁体基板31上に第1の超伝導体電極32.トンネル障
壁層33゜第2の超伝導体電極34の三層膜からなる接
合構成層を所望のパターンに形成する。次に、第3図(
b)に示すように、第2の超伝導体層34上のジョセフ
ソン接合部となる領域に通常のホトレジスト工程でホト
レジストからなるエツチングマスク35を形成した後、
第3図(c)に示すように反応性スパッタエツチング法
あるいはイオンビームエツチング法によって少なくとも
第2の超伝導体層34のエツチングマスクi5から露出
した領域を完全にエツチング除去することで接合領域を
規定する。第3図(e)ではトンネル障壁層までエツチ
ング除去しているが、少なくとも第2の超伝導体層を除
去すれば接合領域は規定で−きる。次に、第3図(d)
に示すように、エツチング加工り35を用いたリフトオ
フ法によって絶縁体層36を形成し、さらに第4の超伝
導体層よりなる配線37を形成することでジョセフソン
接合素子を得る。
ジョセフソン接合素子を用いた集積回路の製造において
は、多数のジョセフソン接合の臨界電流を設計値どおり
にかつ一様に形成することが最も要求されており、その
ためにはジョセフソン接合領域を設計値どおりの寸法に
規定する技術が重要である。従って、前述した製造方法
においては、接合規定のためのエツチングマスク35を
設計値どおりに形成することが重要となる。前述した製
造方法においては、ホトレジストからなるエツチングマ
スク35は、第3図(a)に示した所望のパターンを有
する接合構成層を形成した基板上に例えばポジ型のホト
レジスト層を塗布、乾燥し、接合部となる領域以外のホ
トレジスト層を露光し現像することで得られる。ここで
接合領域は、接合構成層上にあり、エツチングマスク3
5は第2の超伝導体層34の上に形成されることになる
。ところが、第2の超伝導体層34としては鉛合金等が
用いられ、−酸化硅素(Sin)や二酸化硅素(SiO
2)からなる基板31の表面に較べてホトレジストを露
光する光の反射率が高く、さらに段差のために基板31
上のホトレジスト層の膜厚は第2の超伝導体層上のホト
レジスト層の膜厚に較べて厚く形成されることになる。
従って第2の超伝導体層34上のホトレジスト層が適正
露光になるような条件で露光すれば基板31上のホトレ
ジストが不足露光となってエツチングマスク35のパタ
ーン形成に適正な条件で現像すれば基板31上゛にレジ
ストの一部が残ることがある。このレジスト残りによっ
て絶縁体層36に剥離や突起などの欠陥が生じることが
あり、接合素子の歩留りや信頼性を低下させるという欠
点があった。
また、基板31上のホトレジスト層を確実に現像によっ
て除去できる条件で露光・現像すれば第2の超伝導体層
34上のホトレジスト層が過露光・過現像となりエツチ
ングマスク35が設計値よりも小さくなり、エツチング
マスクのコーナ一部の形状の変化もおきる。このような
、エツチングマスクの設計値からのずれは接合寸法が微
細になるほど影響が大きくなり、ジョセフソン集積回路
の微細化大集積化の妨げとなるという欠点があった。
(発明の目的) 本発明は、このような従来の欠点を取り除いたジョセフ
ソン接合素子の製造方法を提供することにある。
(発明の構成) 本発明によれば、基板上に第1の超伝導体層、この第1
の超伝導体層上にトンネル障壁層、このトンネル障壁層
上に第2の超伝導体層を連続形成する工程と、前記第1
の超伝導体層、前記トンネル障壁層および前記第2の超
伝導体層からなる接合構成層を所望のパターンにエツチ
ング加工する工程と、前記接合構成層をエツチング除去
した領域の基板上に前記第2の超伝導体層と同じ材料か
らなる第3の超伝導体層を形成する工程と、前記第2の
超伝導体層上のジョセフソン接合となる領域にエツチン
グマスクを形成する工程と、少なくとも前記エツチング
マスクから露出した領域の前記第2の超伝導体“層およ
び第3の超伝導体層を完全にエツチング除去する工程と
を含むことを特徴とするジョセフソン接合素子の製造方
法が得られ、さらに、基板上に第1の超伝導体層、この
第1の超伝導体層上にトンネル障壁層、このトンネル障
壁層上に第2の超伝導体層を連続形成する工程と、前記
第1の超伝導体層、前記トンネル障壁層および前記第2
の超伝導体層よりなる接合構成層を所望のパターンにエ
ツチング加工する工程と、前記接合構成層をエツチング
除去した領域の基板上に絶縁体層を形成し、前′  配
給縁体層上に第2の超伝導体層と同じ材料からなる第3
の超伝導体層を形成する工程と、前記第2の超伝導体層
上のジョセフソン接合となる領域に、エツチングマスク
を形成する工程と、少くとも前記エツチングマスクから
露出した領域の前記第2の超伝導体層および第3の超伝
導体層を完全にエツチング除去する工程とを含むことを
特徴とするジョセフソン接合素子の製造方法が得られる
(第1の発明の構成の詳細な説明) 以下、第1の発明の詳細を実施例を示す図面に従って説
明する。第1図(a)〜(Oは第1の発明の一実施例を
工程順に示した図である。
まず、第1図(a)に示すように、絶縁体基板あるいは
表面に絶縁体層を有する基板11上に連続形成した第1
の超伝導体層12.トンネル障壁層13.第2の超伝導
体層14の三層膜よりなる接合構成層上に第1のエツチ
ングマスク15を形成し、前記接合構成層を所望の電極
パターンにエツチング加工する。続いて第1図(b)に
示すように第2の超伝導体層14と同じ材料からなる第
3の超伝導体層16を第2の超伝導体層14と同等の厚
さに形成する。次に第1図(c)に示すように、第1の
エツチングマスク15を有機溶剤中で溶解除去すること
によって第1のエツチングマスク15上の第3の超伝導
体層16をリフトオフ除去し、前記接合構成層をエツチ
ング除去した領域の基板11の上のみに選択的に第3の
超伝導体層16を残す。
次に第1図(d)に示すように、通常のホトレジスト工
程でホトレジストからなる第2のエツチングマスク17
を形成する。このとき、従来の製造方法の工程と異なっ
て、ホトレジスト層を形成する基板表面は全面にわたっ
て第2の超伝導体層14、または第・−1゛ト・、ンネ
ル陣壁層13の膜厚の和だけに抑えられる。
−こ□の二つの効果によって全面にわたって適正な露、
□1 設計寸法どおりのエツチングマスク17が得られる。続
いて、第1図(e)に示すように第2のエツチングマス
ク17をマスクとして少なくとも第2の超伝導体14の
露出領域および第3の超伝導体層16を完全にエツチン
グ除去することで接合領域を規定する。
このとき、第3の超伝導体層16は第2の超伝導体層1
4と同じ材料で形成されているため同時にエツチングす
ることができ、さらに膜厚も同等の厚さであるため、第
2の超伝導体層14をエツチング除去するために必要な
エツチング時間あるいはそれよりわずかに長いエツチン
グ時間で第3の超伝導体層16を完全に除去することが
できる。従って、別のエツチング工程を追加したり長時
間のエツチングを加える必要がないのでサイドエツチン
グや側壁への再付着のような接合領域規定の悪影響は問
題になってこない。さらに基板11の表面がエラチンて
絶縁体層18を形成し、さらに第4の超伝導体層よりな
る配線19を形成することでジョセフソン接合素子を得
る。このようにして製造されたジョセフソン接合素子で
は接合の寸法形状が設計どおりに規定できるため接合の
臨界電流値も設計どおりとなり、さらに、露光不足や現
像不足によるレジスト残りもなくなるためこのレジスト
残りが原因となって絶縁体層18に生じた欠陥も完全に
防止することができるため、接合素子の歩留りや信頼性
もパ−゛、大幅に向上する。
(第1の発明の実施例) 1゛i以下に、第1の発明の一実施例について説明す・
−一゛′−る。
まず、第1図(a)に示すように、表面を熱酸化5i0
2で被覆したシリコン(Si)基板11上に、第1の超
伝導体層12としてニオブ(Nb)膜200OAをスパ
ッタ法あるいは蒸着法によって形成し、続いてトンネル
障壁層13として酸化ニオブ(Nb205)膜数1OA
を第1の超伝導体層12であるNb膜の表面を熱酸化す
ることで形成する。続いて、第2の超伝導体層14とし
て鉛合金膜(例えばインジウム12重量パーセント、金
4重1のエツチングマスク15を通常のホトレジスト工
程で形成し、第2の超伝導体層14である鉛合金膜の第
1のエツチングマスク15からの露出部をアルゴン(A
r)のイオンビームエツチング法で完全にエツチング除
去し、引続いてトンネル障壁層13である導体層16で
ある第2の超伝導体層14と同じ組成の鉛合金1500
人を蒸着法で形成し、続いて、第1図(c)に示すよう
に、第1のエツチングマスク15を有機溶剤中で溶解除
去する。このとき、第1のエツチングマスク15の上に
形成された鉛合金膜も除去され、接合構成層をエツチン
グ除去した基板11上のみに第3の超伝導体層16が残
る。次に、第1図(d)に示すように第2のエツチング
マスク17を通常のホトレジスト工程で形成する。この
とき、ホトレジスト層を形成した基板表面は全面にわた
って鉛合金で覆われており、さらに段差も従来の製造方
法によれば約3500人あるが本発明の製造方法によれ
ば約200OAに減少している。従って、全面にわたっ
て適正な露光現像条件で第2のエツチングマスク17を
形成できるために不要なレジスト残りのない状態で第2
のエツチングマスク17を設計どおりの寸法にできる。
次に、第1図(e)に示すように第2のエツチングマス
ク17を用いて1.緒イオンビームエツチング法で鉛合
金膜の露出領域を完全にエツチング除去することで接合
領域を規定する。このとき、第2のることが可能となり
、特に微細な寸法のジョセフソン接合素子を用いた集積
回路の特性向上および歩留り向上に顕著な効果が得られ
る。しかも、工程は超伝導体層形成工程が一工程増える
だけである。続いて、第1図(f)に示すように、厚さ
約3000人のSiO膜よりなる絶縁体層18を蒸着法
とエツチングマスク17を用いたリフトオフ法で形成し
、さらに第4の超伝導体層である厚さ約6000人の鉛
合金膜よりなる配線19を蒸着法とエツチング法または
リフトオフ法で形成することでジョセフソン接合素子を
得る。
このようにして製造された接合素子では、露光不足ある
いは現像不足によるレジスト残りを生じることなくエツ
チングマスク17を設計どおりに規定できるため、絶縁
体層18であるSiO膜に剥離や突起のような欠陥を生
じることがなく、かつ臨界電流も設計値どおりにするこ
とができる。このため接合素子の歩留りや信頼性の大幅
な向上が得られる。
(第1の発明の効果) 以上説明したように、第1の発明によれば、接合領域規
定のための第2のエツチングマスクを露光現像するとき
の下地は全領域にわたって同じ超伝導体であるため反射
率が均一になる。さらに接合構成層の領域と接合構成層
をエツチング除去した領域との段差も減少する。そのた
め、第2のエラチンに、その上に形成する絶縁体層に欠
陥が生じるこ・  ともない。
(第2の発明の構成の詳細な説明) 1以下、第2の発明の詳細を実施例を示す図面に2、−
・従って説明する。第2図(a)〜(0は、第2の発明
の一実施例を工程順に示した図である。
まず、第2図(a)に示すように、絶縁体基板あるいは
表面に絶縁体層を有する基板21上に連続形成した第1
の超伝導体層22.トンネル障壁層23.第2の超伝導
体層24の三層膜よりなる接合構成層上に第1のエツチ
ングマスク25を形成し、前記接合構成層を所望の電極
パターンにエツチング加工する。続いて第2図(b)に
示すように第2の絶縁体層26を第1の超伝導体層22
と同等の厚さに形成し、続いて第2の超伝導体層24と
同じ材料からなる第3の超伝導体層27を第2の超伝導
体層24と同等の厚さに形成する。
次に第2図(c)に示すように、第1のエツチングマス
ク25を有機溶剤中で溶解除去することで第1のエツチ
ングマスク25上の第2の絶縁体層26と第3の超伝導
体層27をリフトオフ除去して、前記接合構成層をエツ
チング除去した領域の基板11の上のみに第と異なって
、ホトレジスト層を形成する基板表面は全面にわたって
第2の超伝導体層24または第2の超伝導体層24と同
じ材料からなる第3の超伝導体層27によって覆われて
いるため露光時の基板からの反射は均一になっている。
さらに、接合構成層の領域とそれ以外の領域との境界で
の段差は、前述したように第1の超伝導体層22と同等
の膜厚を有する第2の絶縁体層26および第2の超伝導
体層24と同等の膜厚を有する第3の超伝導体層27を
接合構成層をエツチング除去した領域の全域に形成した
こと ・によって、はとんど解消されている。一般にト
ンネル障壁層23の膜厚は数10人程度にすぎず問題と
ならない。従って、第2のエツチングマスク28を形成
するためのホトレジスト層はほぼ平面の上に形成される
ため膜厚も均ニなものとなる。この二つの効果によって
全面にわたって適正な露光現像条件で第2のエツチング
マスク28を形成することができるため部分的なレジス
ト残りを生じることなく、設計寸法どおりのエツチング
マスク28が得られる。続いて、第2図(e)に示すよ
うに第2のエラチン料で形成されているため同時にエツ
チングするこなエツチング時間あるいはそれよりわずか
に長いエツチング時間で第3の超伝導体層27を完全に
除去することができる。従って、別のエツチング工程を
追加したり長時間のエツチングを加える必要がないので
サイドエツチングや側壁への再付着のような接合領域規
定への悪影響は問題になってこない。
1また、本発明では、前述したように接合構成層をエツ
チング除去した領域に第1の超伝導体層22と同等の膜
厚を有する第2の絶縁体層26および第2の超伝導体層
24と同等の膜厚を有する第3の超伝導体層27からな
る二層膜を形成することで段差を解消している。この段
差解消を前記接合構成層と同等の膜厚を有する第3の超
伝導体層27一層のみで行う場合には、第3の超伝導体
層27を完全に除去するために長時間のエツチングを加
える必要があるため除去に長時間の追加エツチングは不
要であり、さらに第2の絶縁体層26は電気的短絡を生
じることがないため除去する必要がないだけでなく、残
しておけば第2図(e)に示すように第1の超伝導体層
22の示す。
続いて、第2図(Dに示すように、第2図(e)の第2
のエツチングマスク28を用いたリフトオフ法によって
第1の絶縁体層29を形成し、さらに第4の超伝導体層
よりなる配線30を形成することでジョセフソン接合素
子を得る。
このようにして製造されたジョセフソン接合素子では接
合の寸法形状が設計どおりに規定できるため接合の臨界
電流値も設計どおりとなり、さらにレジスト残りが原因
となって第1の絶縁体層29に生じた欠陥も完全に防止
することができるため接合素子の歩留りや信頼性も大幅
に向上する。本発明は第1の超伝導体層22の膜厚が厚
いときに特に効果が大きい。
(第2の発明の実施例) 以下に、第2の発明の一実施例について説明する。
まず、第2図(a)に示すように、表面を熱酸化8i0
2で被覆したシリコン(Si)基板21上に、第1の超
伝導体層22としてニオブ(Nb)膜3000Aをスパ
ッタ法で形成する。続いて、第2の超伝導体層24とし
て鉛゛′合金膜(例えばインジウム12重量パーセント
、金4重量パーセント含有)1500人を蒸着法によっ
て形成する。次に、第2の超伝導体層24の上にホトレ
ジスト工程申 よりなる第1のエツチングマスク25を通常のホトレジ
スト工程で形成し、第2の超伝導体層14である鉛合金
膜の第1のエツチングマスク25からの露出部をアルゴ
ン(Ar)のイオンビームエツチング法で完全にエツチ
ング除去し、引続いてトンネル障壁層23であるNb2
O5膜および第1の超伝導体層22であるNb膜を4フ
ツ化炭素(CF4)をエツチングガスとして用いた反応
性スパッタエツチング法で完全にエツチング除去する。
次に、第2図(b)に示すように、第2の絶縁体層26
であるSiOを約100人蒸着し、続いて第3の超伝導
体層27である第2の超伝導体層24と同じ組成の鉛合
金約1500人を蒸着法で形成し、続いて、第2図(C
)に示すように、第1のエツチングマスク25を有機溶
剤中で溶解除去する。このとき、第1のエツチングマス
ク25の上に形成された第2の絶縁体層26および鉛合
金膜27も除去され、接合構成層をエツチング除去した
基板11上のみに第2の絶縁体層前記鉛合金膜で覆われ
ており、さらに段差も従来め製造方法によれば約450
0人あるが本発明の製造方゛法によれば数10A以下に
減少している。従って、レジスト層の下地の反射率もレ
ジスト層の膜厚も均一なものとなり、全面にわたって適
正な露光現像条件で第2のエツチングマスク28を形成
できる。次に、第2図(e)に示すように、第2のエツ
チングマスク28を用いて、鉛合金膜24および27の
露出領域をArイオンビームエツチング法で完全にエツ
チング除去することで接合領域を規定する。このとき、
第2の超伝導体層24と第3の超伝導体層27は同じ材
料で、かつ、同じ膜厚をもつため同じエツチング条件で
同時に完全に除去できる。続いて、第2図(f)に示す
ように、厚さ約4000人のSiO膜よりなる第1の絶
縁体層29を蒸着法とエツチングマスク28を用いたり
フトオフ法で形成し、さらに第4の超伝導体層である厚
さ約600OAの鉛合金膜よりなる配線19を蒸着法と
エツチング法またはリフトオフ法で形成することでジョ
セフソン接合素子を得る。
おりに形成する露光現像条件によって不要なレジスト残
りを生じることがない。そのため、第1の絶縁体層29
であるSiO膜にレジスト残りが原因となった欠陥が生
じることがなくなる。従って、設計どおりの臨界電流を
有する接合素子の歩留りゃ信頼性が大幅に向上する。さ
らに第2の絶縁体層26によって接合素子の段差解消も
行うことができる。
なお、本実施例では第1の超伝導体層22にはNb。
トンネル障壁層23にはNb2O5,第2の超伝導体層
24および第3の超伝導体層27には鉛合金を用いたが
この組合せに限るものではない。
(第2の発明の効果) 以上説明したように、水弟2の発明によれば、接合構成
層の領域と接合構成層をエツチング除去した領域との表
面の段差はほとんど解消されているため第2のエツチン
グマスクを形成するためのホトレジスト層の厚さは全域
にわたって均一になっている。またホトレジスト層の下
地も全域にわたって同一の材料で覆われているため下地
の反射率も均一になっている。そのため、第2のエツチ
ングマスクが設計どおりの寸法形状となるような条件で
露光現像したときに露光不足あるいは現像不足による不
要なレジスト残りが生じなくなるので、レジスト残りが
原因で生じた第1の絶縁体層の欠陥もなくなる。
従って、設計値どおりの寸法形状を有する接合素子を歩
留りよく製造することが可能となり、特に微細な寸法の
ジョセフソン接合素子を用いた集積回路の特性向上およ
び歩留り向上に顕著な効果が得られる。
本発明は第1の超伝導体層の膜厚が厚い場合に特に効果
が大である。
【図面の簡単な説明】
第1図(a)〜(f)は第1の発明のジョセフソン接合
素子の製造方法を説明するための主要工程における素子
の断面図、第2図(a)〜(0は第2の発明のジョセフ
ソン接合素子の製造方法を説明するための主要工程にお
ける素子の断面図、第3図(a)〜(d)は従来のジョ
セフソン接合素子の製造方法を説明するための主要工程
における素子の断面図で、図において、11.21.3
1は基板、12.22.32は第1の超伝導体層、13
.23.33はトンネル障壁層、14.24.34は第
2の超伝導体層、15.25.35.17.28はエツ
チングマスタ、16.27は第3の超伝導体層、18.
26.29は絶縁体層、19.30は配線である。 工譚二技術院長 箒  1  図 半  2   図 (Cン 箒  2   起

Claims (2)

    【特許請求の範囲】
  1. (1)基板上に第1の超伝導体層、この第1の超伝導体
    層上にトンネル障壁層、このトンネル障壁層上に第2の
    超伝導体層を連続形成する工程と、前記第1の超伝導体
    層、前記トンネル障壁層および前記第2の超伝導体層か
    らなる接合構成層を所望のパターンにエッチング加工す
    る工程と、前記接合構成層をエッチング除去した領域の
    基板上に前記第2の超伝導体層と同じ材料からなる第3
    の超伝導体層を形成する工程と、前記第2の超伝導体層
    上のジョセフソン接合となる領域にエッチングマスクを
    形成する工程と、少なくとも前記エッチングマスクから
    露出した領域の前記第2の超伝導体層および第3の超伝
    導体層を完全にエッチング除去する工程とを含むことを
    特徴とするジョセフソン接合素子の製造方法。
  2. (2)基板上に第1の超伝導体層、この第1の超伝導体
    層上にトンネル障壁層、このトンネル障壁層上に第2の
    超伝導体層を連続形成する工程と、前記第1の超伝導体
    層、前記トンネル障壁層および前記第2の超伝導体層よ
    りなる接合構成層を所望のパターンにエッチング加工す
    る工程と、前記接合構成層をエッチング除去した領域の
    基板上に絶縁体層を形成し、前記絶縁体層上に第2の超
    伝導体層と同じ材料からなる第3の超伝導体層を形成す
    る工程と、前記第2の超伝導体層上のジョセフソン接合
    となる領域にエッチングマスクを形成する工程と、少く
    とも前記エッチングマスクから露出した領域の前記第2
    の超伝導体層および第3の超伝導体層を完全にエッチン
    グ除去する工程とを含むことを特徴とするジョセフソン
    接合素子の製造方法。
JP60102700A 1985-05-16 1985-05-16 ジヨセフソン接合素子の製造方法 Granted JPS61263180A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60102700A JPS61263180A (ja) 1985-05-16 1985-05-16 ジヨセフソン接合素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60102700A JPS61263180A (ja) 1985-05-16 1985-05-16 ジヨセフソン接合素子の製造方法

Publications (2)

Publication Number Publication Date
JPS61263180A true JPS61263180A (ja) 1986-11-21
JPH0312787B2 JPH0312787B2 (ja) 1991-02-21

Family

ID=14334534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60102700A Granted JPS61263180A (ja) 1985-05-16 1985-05-16 ジヨセフソン接合素子の製造方法

Country Status (1)

Country Link
JP (1) JPS61263180A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63205974A (ja) * 1987-02-23 1988-08-25 Agency Of Ind Science & Technol ジヨセフソン接合の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63205974A (ja) * 1987-02-23 1988-08-25 Agency Of Ind Science & Technol ジヨセフソン接合の製造方法
JPH0523510B2 (ja) * 1987-02-23 1993-04-02 Kogyo Gijutsuin

Also Published As

Publication number Publication date
JPH0312787B2 (ja) 1991-02-21

Similar Documents

Publication Publication Date Title
US8383426B1 (en) Double-masking technique for increasing fabrication yield in superconducting electronics
JP2000101156A (ja) 改良された平滑度を持つ窒化ニオブのグラウンドプレ―ンを有するように超伝導体集積回路の表面粗さを低減する方法
JPS59138390A (ja) 超電導スイツチング装置
JPS61263180A (ja) ジヨセフソン接合素子の製造方法
JPS6146081A (ja) ジヨセフソン接合素子の製造方法
JPH05145132A (ja) 接合領域を正確に制御するジヨセフソン・トンネル接合の製作方法
US20040191697A1 (en) Method for processing a niobium type thin film and method for manufacturing a superconducting integrated circuit
JPS6213832B2 (ja)
JPS5979585A (ja) ジヨセフソン接合素子とその製造方法
JPS61263179A (ja) ジヨセフソン接合素子の製造方法
JPS58145177A (ja) ジヨセフソン接合素子の製造方法
JPS6257263A (ja) ジヨセフソン集積回路の製造方法
JPS61245585A (ja) ジヨセフソン接合素子の製造方法
JPS61278181A (ja) ジヨゼフソン素子の作成方法
JPH0532915B2 (ja)
JPS61144892A (ja) シヨセフソン集積回路の製造方法
JPS6258678B2 (ja)
JPS58125880A (ja) ジヨセフソン接合素子
JPH0481356B2 (ja)
JPH01152775A (ja) ジョセフソン接合素子のパターン形成方法
JPS6147679A (ja) ジヨセフソン接合素子の作製方法
JPS6143488A (ja) 超伝導コンタクトの製造方法
JPS60208876A (ja) ジヨセフソン接合素子の製造方法
JPS6257264A (ja) 超伝導集積回路の製造方法
JPS60227440A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term