JPS60208876A - ジヨセフソン接合素子の製造方法 - Google Patents
ジヨセフソン接合素子の製造方法Info
- Publication number
- JPS60208876A JPS60208876A JP59066304A JP6630484A JPS60208876A JP S60208876 A JPS60208876 A JP S60208876A JP 59066304 A JP59066304 A JP 59066304A JP 6630484 A JP6630484 A JP 6630484A JP S60208876 A JPS60208876 A JP S60208876A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- josephson junction
- resist
- insulator
- superconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は論理回路や記憶装置を構成するスイッチング素
子などに用いられるジョセフソン接合素子の製造方法に
関する。
子などに用いられるジョセフソン接合素子の製造方法に
関する。
（従来技術とその問題点）
従来開発されてきたジョセフソン接合素子は、超伝導体
として鉛合金、ニオブ、ニオブ化合物などの種々の超伝
導体が用いられており、主にリフトオフ技術により超伝
導体と絶縁体とをパターニングして製造されている。通
常、このリフトオフ技術によってパターニングを行う場
合、リフトオフを容易にするためにレジストの断面形状
が逆台形に形成されている。このようにレジストの断面
形状を逆台形とすると、レジスト上に目的の超伝導体ま
たは絶縁体層とする薄膜を蒸着技術やスパッタ技術を用
いて成膜するとき、成膜している物質が逆台形のレジス
トの傘の下にまわり込むという問題がある。このまわり
込み量は場合によっては１μｍ＠度に達し、゛パターン
の設計を著しく困難にしていた。特に、ジョセフソン接
合素子°の形成においては、接合の面積が直接ジョセフ
ソン接合素子の電気的な特性に影響するため、ジョセフ
ソン接合素子を用いた論理回路や記憶回路の設計を著し
く困難にしていた。
として鉛合金、ニオブ、ニオブ化合物などの種々の超伝
導体が用いられており、主にリフトオフ技術により超伝
導体と絶縁体とをパターニングして製造されている。通
常、このリフトオフ技術によってパターニングを行う場
合、リフトオフを容易にするためにレジストの断面形状
が逆台形に形成されている。このようにレジストの断面
形状を逆台形とすると、レジスト上に目的の超伝導体ま
たは絶縁体層とする薄膜を蒸着技術やスパッタ技術を用
いて成膜するとき、成膜している物質が逆台形のレジス
トの傘の下にまわり込むという問題がある。このまわり
込み量は場合によっては１μｍ＠度に達し、゛パターン
の設計を著しく困難にしていた。特に、ジョセフソン接
合素子°の形成においては、接合の面積が直接ジョセフ
ソン接合素子の電気的な特性に影響するため、ジョセフ
ソン接合素子を用いた論理回路や記憶回路の設計を著し
く困難にしていた。
第１図はこのジョセフソン接合素子の絶縁層が逆台形の
レジストの傘の下にまわり込むことを説′朋する断面図
で、接合層を形成する開口部をリントオフによって作る
時のレジストと絶縁体層との部分について示している。
レジストの傘の下にまわり込むことを説′朋する断面図
で、接合層を形成する開口部をリントオフによって作る
時のレジストと絶縁体層との部分について示している。
図において、シリコンウェー八等に表面処理を行った基
板１１上に第１の超伝導体１２を形成し、フォトレジス
ト工程によって接合層を形成する開口部を形成するため
の逆台形の形状のレジスト１３をバターニングし、・
−酸化シリコン（Ｓｉｎ）等の絶縁体層ｆ４．ｘｓを蒸
着する技術などで成膜した状態を示している。
板１１上に第１の超伝導体１２を形成し、フォトレジス
ト工程によって接合層を形成する開口部を形成するため
の逆台形の形状のレジスト１３をバターニングし、・
−酸化シリコン（Ｓｉｎ）等の絶縁体層ｆ４．ｘｓを蒸
着する技術などで成膜した状態を示している。
これら絶縁体層１４．１５を成膜している間に逆台形の
レジスト１３の傘の下に絶縁体層１４が図に示すように
薄層１６となってまわり込んでくる。
レジスト１３の傘の下に絶縁体層１４が図に示すように
薄層１６となってまわり込んでくる。
この逆台形レジスト１３の屋根寸法Ｌ１はマスクの形状
寸法とほぼ同一寸法に設定できるが、原寸法Ｌｔは逆台
形Ｖジス）１３の加工方法に依存して大きく変動するの
で、この原寸法Ｌ２を正確に設定することは、非ｎに困
駆であるという問題があった。
寸法とほぼ同一寸法に設定できるが、原寸法Ｌｔは逆台
形Ｖジス）１３の加工方法に依存して大きく変動するの
で、この原寸法Ｌ２を正確に設定することは、非ｎに困
駆であるという問題があった。
この問題の対策の一つとして、絶縁体１’！１４を形成
した後でレジスト１３の傘の下にまわり込んだ薄層１６
をイオンミリング技術、またはＣＦ、などを用いたイオ
ンエツチング技術やプラズマエツチング技術によりミリ
ングまたはエツチングして取除き、その後接合バリア層
を形成することを、本発明の発明者らが特１５１昭５８
−１４５１７７において提案している。しかしながら、
この方法でｔｊ［ｒＲ）１６を除去する際に開口部に露
出している第１の超伝導体１２０表面もイメンビームや
エッチンクガスにさらされてミリングまたはエツチング
されて、汚染や欠陥を生じたり薄ＡＪ１６の下にあった
第１の超伏等体層１２の表面に対して断差を生じたり、
表面の状態に差を生じる。このため接合部分の電気的特
性はｆｖ層のまわり込みの影響を十分に解消できないと
伝う欠点があった。
した後でレジスト１３の傘の下にまわり込んだ薄層１６
をイオンミリング技術、またはＣＦ、などを用いたイオ
ンエツチング技術やプラズマエツチング技術によりミリ
ングまたはエツチングして取除き、その後接合バリア層
を形成することを、本発明の発明者らが特１５１昭５８
−１４５１７７において提案している。しかしながら、
この方法でｔｊ［ｒＲ）１６を除去する際に開口部に露
出している第１の超伝導体１２０表面もイメンビームや
エッチンクガスにさらされてミリングまたはエツチング
されて、汚染や欠陥を生じたり薄ＡＪ１６の下にあった
第１の超伏等体層１２の表面に対して断差を生じたり、
表面の状態に差を生じる。このため接合部分の電気的特
性はｆｖ層のまわり込みの影響を十分に解消できないと
伝う欠点があった。
（発明の目的）
本発明の目的は、このような欠点を除き、ジョセフソン
接合素子における絶縁体層が接合層を形成する開口部に
まわり込むことによる接合の形状の変動をなくし、設計
値からの寸法ずれを極めて小さくした接合を形成できる
ジョセフソン接合素子の製造方法を提供することにある
。
接合素子における絶縁体層が接合層を形成する開口部に
まわり込むことによる接合の形状の変動をなくし、設計
値からの寸法ずれを極めて小さくした接合を形成できる
ジョセフソン接合素子の製造方法を提供することにある
。
（発明の構成）
本発明のジョセフソン接合素子の製造方法は、基板上に
第１の超電導体層および薄いカーボン層を順に形成する
第１の工程と、前記第１の超電導体層との接合部となる
開口部にレジストを設けて前記カーボン層上に絶縁体層
を形成しそのレジストを除去する第２の工程と、前記開
口部領域にまわり込んだ前記絶縁体の薄層を第１のエツ
チングにより除去する第３の工程と、続いて前記開口部
内のカーボン層を第２のエツチングにより除去する第４
の工程と、前記カーボン層の除去された前記開口部内の
前記第１の超電導体層上にトンネルバリア層を形成する
第５の工程と、前記開口部内の前記トンネルバリア層お
よび前記絶縁体層上に第２の超電導体層を形成する第６
の工程とを含み構成される。
第１の超電導体層および薄いカーボン層を順に形成する
第１の工程と、前記第１の超電導体層との接合部となる
開口部にレジストを設けて前記カーボン層上に絶縁体層
を形成しそのレジストを除去する第２の工程と、前記開
口部領域にまわり込んだ前記絶縁体の薄層を第１のエツ
チングにより除去する第３の工程と、続いて前記開口部
内のカーボン層を第２のエツチングにより除去する第４
の工程と、前記カーボン層の除去された前記開口部内の
前記第１の超電導体層上にトンネルバリア層を形成する
第５の工程と、前記開口部内の前記トンネルバリア層お
よび前記絶縁体層上に第２の超電導体層を形成する第６
の工程とを含み構成される。
本発明によれば、接合部分となる開口部内の第１の超伝
導体の表面状態の均一性にほとんど影響を与えずに設計
値との寸法ずれの小争い接合部を形成することができ、
ジョセフソン接合素子の電気的特性の設計値からのずれ
を少なくし、かつ論理回路、記憶回路等の設計がきわめ
て容易になる。
導体の表面状態の均一性にほとんど影響を与えずに設計
値との寸法ずれの小争い接合部を形成することができ、
ジョセフソン接合素子の電気的特性の設計値からのずれ
を少なくし、かつ論理回路、記憶回路等の設計がきわめ
て容易になる。
（実施例）
以下図面により本発明の詳細な説明する。
第２図（ａ）、［有］）、 （ｃ） 、 （ｄ）は本発
明の一実施例を説明する素子の断面図である。この図は
、ジョセフソン接合素子の接合部の構成のみに注目して
基本構造のみを示し、ジョセフソン接合素子を用いた回
路で通常用いられるアース面、制御線などの部分は省略
しである。
明の一実施例を説明する素子の断面図である。この図は
、ジョセフソン接合素子の接合部の構成のみに注目して
基本構造のみを示し、ジョセフソン接合素子を用いた回
路で通常用いられるアース面、制御線などの部分は省略
しである。
し、続いてカーボン層２１をスパッタ法で形成する。次
に、このカーボン層２１の上に逆台形レジスト（１３）
を用いたリフトオフ法によってＳｉＯかうなる絶縁体層
１４を形成する。ここでレジスト（１３）の下に出来た
絶縁体の薄層（１６）を、例えばＣＣもを用いた反応性
スパッタエツチングで除去する。この際８ｉ０（１６）
はカーボン（２１）より３倍以上のレイトでエツチング
されるため、約１０ＯＡの薄層１５が除去されたときで
もカーボン膜２１には３０Ａ以下の段邦しか生じない（
組２図（ｂ））。また、絶縁体ｒｆ＆１４も同時にエツ
チングされるがこの絶縁体層１４は薄層１５の厚さに対
して十分厚いので、厚さの変化は問題にならない。
に、このカーボン層２１の上に逆台形レジスト（１３）
を用いたリフトオフ法によってＳｉＯかうなる絶縁体層
１４を形成する。ここでレジスト（１３）の下に出来た
絶縁体の薄層（１６）を、例えばＣＣもを用いた反応性
スパッタエツチングで除去する。この際８ｉ０（１６）
はカーボン（２１）より３倍以上のレイトでエツチング
されるため、約１０ＯＡの薄層１５が除去されたときで
もカーボン膜２１には３０Ａ以下の段邦しか生じない（
組２図（ｂ））。また、絶縁体ｒｆ＆１４も同時にエツ
チングされるがこの絶縁体層１４は薄層１５の厚さに対
して十分厚いので、厚さの変化は問題にならない。
次に、第２図（Ｃ）に示すように、酸素ガスによるスパ
ッタエツチングでカーボン層２１除去し、従来法と同様
にプラズマ酸化技術などでトンネルバリア＠２２を形成
する。このときカーボン層２１を除去するための酸素エ
ツチングの条件を適当に選ぶことにより、カーボン層２
１除去後の第１の超伝導体１２の表面の酸化膜の成長を
抑えることができるので、カーボン層２１の除去の不均
一性による影響はほとんど無視できる。また、カーボン
層２１は１００Ａ以下で十分であり、異方性の酸素スパ
ッタエツチングによりサイドエツチング量はきわめてＩ
シ寵い。
ッタエツチングでカーボン層２１除去し、従来法と同様
にプラズマ酸化技術などでトンネルバリア＠２２を形成
する。このときカーボン層２１を除去するための酸素エ
ツチングの条件を適当に選ぶことにより、カーボン層２
１除去後の第１の超伝導体１２の表面の酸化膜の成長を
抑えることができるので、カーボン層２１の除去の不均
一性による影響はほとんど無視できる。また、カーボン
層２１は１００Ａ以下で十分であり、異方性の酸素スパ
ッタエツチングによりサイドエツチング量はきわめてＩ
シ寵い。
次に、第２図（ｄｌに示すように、鉛合金などの第２の
超伝導体２３を蒸着技術などで形成することにより、ジ
ョセフソン接合素子が得られる。
超伝導体２３を蒸着技術などで形成することにより、ジ
ョセフソン接合素子が得られる。
従って、本発明により製造されたジョセフソン接合素子
のトンネルバリア層２２の寸法は、設計で規定できる逆
台形のレジストの屋根寸法り、によって定まる接合バリ
ア層の開口部の寸法とほば同じ寸法とできる。このため
、ジョセフソン接合素子の電気的な特性を規定するトン
ネルバリア層の大きさは、設計で規定される逆台形のレ
ジストの屋根寸法Ｌ１に対応する絶縁体層１４の開口部
の寸法によって高精度に決められる。従って、本発明に
よるジョセフソン接合素子の電気的な特性は、マスクパ
ターンの設計に対応して容易にかつ正確に定めることが
でき、このジロセンンン接合 °−素子を用いた論理回
路や記憶装置の設計が容易になる。
のトンネルバリア層２２の寸法は、設計で規定できる逆
台形のレジストの屋根寸法り、によって定まる接合バリ
ア層の開口部の寸法とほば同じ寸法とできる。このため
、ジョセフソン接合素子の電気的な特性を規定するトン
ネルバリア層の大きさは、設計で規定される逆台形のレ
ジストの屋根寸法Ｌ１に対応する絶縁体層１４の開口部
の寸法によって高精度に決められる。従って、本発明に
よるジョセフソン接合素子の電気的な特性は、マスクパ
ターンの設計に対応して容易にかつ正確に定めることが
でき、このジロセンンン接合 °−素子を用いた論理回
路や記憶装置の設計が容易になる。
以上の説明において、実際のジョセフソン接合素子を用
いて回路を構成する場合に必須であるアース面や、ジョ
セフソン接合素子をスイッチさせるだめの制御線や負荷
抵抗などについて説明を加えなかったが、これらの機能
素子や機能部は、従来のジョセフソン接合素子と全く同
様の方法により製造できる。なお、図の各部の大きさや
厚さは模式的に示したもので実際の寸法に対するもので
はない。
いて回路を構成する場合に必須であるアース面や、ジョ
セフソン接合素子をスイッチさせるだめの制御線や負荷
抵抗などについて説明を加えなかったが、これらの機能
素子や機能部は、従来のジョセフソン接合素子と全く同
様の方法により製造できる。なお、図の各部の大きさや
厚さは模式的に示したもので実際の寸法に対するもので
はない。
（発明の効果）
以上説明したように、本発明によれば、設計値からの寸
法ずれを最小としたトンネルバリア層をもつジョセフソ
ン接合素子が実現でき、このジョセフソン接合素子にお
ける電気的特性の設計値からのずれが最小となり、論理
回路や記憶装置の設計を容易にすることができる。
法ずれを最小としたトンネルバリア層をもつジョセフソ
ン接合素子が実現でき、このジョセフソン接合素子にお
ける電気的特性の設計値からのずれが最小となり、論理
回路や記憶装置の設計を容易にすることができる。
第１図は従来のジョセフソン接合素子における絶縁層が
逆台形のレジストの傘下にまわり込むことを説明するレ
ジスト絶縁体層の断面図、第２図（ａ）、ら） 、 （
ｃｌ 、 （ｄ）は本発明の一実施例を工程順に説明す
る素子の断面図である。図において１１・・・・・・基
板、１２・・・・・・第１の超伝導体、１３・・・・・
・逆台形の断面形状のレジス）、１４．１５・・・絶縁
体層、１６・・・・・・開口部の領域にまわり込んだ絶
縁体の薄層、２１・・・・・・カーボン層、２２・旧・
・トンネルバリア層、２３・・・・・・第２の超伝導体
層である。 、／
逆台形のレジストの傘下にまわり込むことを説明するレ
ジスト絶縁体層の断面図、第２図（ａ）、ら） 、 （
ｃｌ 、 （ｄ）は本発明の一実施例を工程順に説明す
る素子の断面図である。図において１１・・・・・・基
板、１２・・・・・・第１の超伝導体、１３・・・・・
・逆台形の断面形状のレジス）、１４．１５・・・絶縁
体層、１６・・・・・・開口部の領域にまわり込んだ絶
縁体の薄層、２１・・・・・・カーボン層、２２・旧・
・トンネルバリア層、２３・・・・・・第２の超伝導体
層である。 、／
Claims (1)
- 基板上に第１の超電導体層および薄いカーボン層を順に
形成する第１の工程と、前記第１の超電導体層との接合
部となる開口部にレジストを設けて前記カーボン層上に
絶縁体層を形成しそのレジストを除去する第２の工程と
、前記開口部領域にまわり込んだ前記絶縁体の薄層を第
１のエツチングにより除去する第３の工程と、続いて前
記開口部内のカーボン層を第２のエツチングにより除去
する第４の工程と、前記カーボン層の除去された前記開
口部内の前記第１の超電導体層上にトンネルバリア層を
形成する第５の工程と、前記開口部内の前記トンネルバ
リア層および前記絶縁体層上に第２の超電導体層を形成
する第６の工程とを含むジョセフソン接合素子の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59066304A JPS60208876A (ja) | 1984-04-03 | 1984-04-03 | ジヨセフソン接合素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59066304A JPS60208876A (ja) | 1984-04-03 | 1984-04-03 | ジヨセフソン接合素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60208876A true JPS60208876A (ja) | 1985-10-21 |
Family
ID=13311932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59066304A Pending JPS60208876A (ja) | 1984-04-03 | 1984-04-03 | ジヨセフソン接合素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60208876A (ja) |
-
1984
- 1984-04-03 JP JP59066304A patent/JPS60208876A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4432134A (en) | Process for in-situ formation of niobium-insulator-niobium Josephson tunnel junction devices | |
| CN108539004B (zh) | 亚微米约瑟夫森隧道结及其制备方法 | |
| US5068694A (en) | Josephson integrated circuit having a resistance element | |
| EP0725449A1 (en) | A method for fabricating a Josephson device | |
| JPS60208876A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS5979585A (ja) | ジヨセフソン接合素子とその製造方法 | |
| JPS60208873A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS61263179A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS58145177A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS61144083A (ja) | ジヨセフソン接合素子の形成方法 | |
| JPS61263180A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS6147679A (ja) | ジヨセフソン接合素子の作製方法 | |
| JPS58145172A (ja) | ジヨセフソン接合素子 | |
| JPS61144892A (ja) | シヨセフソン集積回路の製造方法 | |
| JPH07142776A (ja) | パターンの形成方法 | |
| JPS60210887A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS61144084A (ja) | ジョセフソン接合素子の形成方法 | |
| JPS62173776A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS58209184A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS61110479A (ja) | 超電導トランジスタの構造 | |
| JPH06252462A (ja) | ジョセフソン接合素子の製造方法 | |
| JPS58209179A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH0828538B2 (ja) | 超電導薄膜パタンの形成方法 | |
| JPS5877268A (ja) | トンネル型ジヨセフソン接合素子の製造方法 | |
| JPS60208874A (ja) | ジヨセフソン接合素子の製造方法 |