JPS61144084A - ジョセフソン接合素子の形成方法 - Google Patents
ジョセフソン接合素子の形成方法Info
- Publication number
- JPS61144084A JPS61144084A JP59265456A JP26545684A JPS61144084A JP S61144084 A JPS61144084 A JP S61144084A JP 59265456 A JP59265456 A JP 59265456A JP 26545684 A JP26545684 A JP 26545684A JP S61144084 A JPS61144084 A JP S61144084A
- Authority
- JP
- Japan
- Prior art keywords
- superconductor electrode
- tunnel barrier
- superconductor
- electrode
- resist mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はジョセフソン接合素子の形成方法に関し、さら
に詳しくは微細な接合の作製に適したジョセフソン接合
素子の形成方法に関するものであるつ (従来技術の問題点) 従来、ジョセフソン接合素子で構成される集積回路の製
造では、接合特性の制御に最も重要なトンネル障壁部を
規定する主な技術はす7トオフ法であった。この−例と
して、アール・エフ・ブルーA (R,F、Broom
)らKよって1980年10月に発表されたアイ・イ
ー・イー・イー・トランズアクションズ・オン・エレク
トロン・テハイシーズ(IEEE Transactl
ona on Electron Devices )
の@ED−27巻第10号1998〜2008頁の論文
がある。この方法を第2図(a)〜(c)を用いて工程
順に説明する。第2図(a)に示すように、絶縁体基板
21上に形成された第1の超伝導体電極22上の′亡も
つトンネル障壁部が形成される。この方法は、1!、マ
スク寸法やマスク形状はレジストのプリベーク条件や有
機溶剤の液温、ディップ時間などの影響を受けやすい。
に詳しくは微細な接合の作製に適したジョセフソン接合
素子の形成方法に関するものであるつ (従来技術の問題点) 従来、ジョセフソン接合素子で構成される集積回路の製
造では、接合特性の制御に最も重要なトンネル障壁部を
規定する主な技術はす7トオフ法であった。この−例と
して、アール・エフ・ブルーA (R,F、Broom
)らKよって1980年10月に発表されたアイ・イ
ー・イー・イー・トランズアクションズ・オン・エレク
トロン・テハイシーズ(IEEE Transactl
ona on Electron Devices )
の@ED−27巻第10号1998〜2008頁の論文
がある。この方法を第2図(a)〜(c)を用いて工程
順に説明する。第2図(a)に示すように、絶縁体基板
21上に形成された第1の超伝導体電極22上の′亡も
つトンネル障壁部が形成される。この方法は、1!、マ
スク寸法やマスク形状はレジストのプリベーク条件や有
機溶剤の液温、ディップ時間などの影響を受けやすい。
特に、トンネル障壁部の有効面積を規定するレジストマ
スク23下部の寸法を精度よく得る仁とは非常に難しい
。また、トンネル障壁部がこの形成過程で直接大気にさ
らされたシ、レジスト処理を受けることによ)汚染され
るという問題もある。
スク23下部の寸法を精度よく得る仁とは非常に難しい
。また、トンネル障壁部がこの形成過程で直接大気にさ
らされたシ、レジスト処理を受けることによ)汚染され
るという問題もある。
一方、上記問題点を解決する方法として、エツチング法
でトンネル障壁部を規定する方法がある。
でトンネル障壁部を規定する方法がある。
たとえば、東海林彰らによって発表されたアプライド・
フィツクス・シャープ(Appl、 Phys、 Le
tt、)第41巻、 1982年、 1097〜109
9頁の論文がある。この方法の工程を第3図(s=)〜
(c)に示す。第3図(a)のように、絶縁体基板31
上にMlの超伝導体電極32、トンネル障壁層33、第
2の超伝導体電極34の3層膜から成る接合構成層を形
成−−シ。
フィツクス・シャープ(Appl、 Phys、 Le
tt、)第41巻、 1982年、 1097〜109
9頁の論文がある。この方法の工程を第3図(s=)〜
(c)に示す。第3図(a)のように、絶縁体基板31
上にMlの超伝導体電極32、トンネル障壁層33、第
2の超伝導体電極34の3層膜から成る接合構成層を形
成−−シ。
+I常:のホトレジスト工程でレジストマスク35を形
;1 −) ′°°゛成した後、第3図(e)のように反応性スバッ
タエッ7、、チング法によシ第2の超伝導体電極34の
レジスト処理:I シ:i )マスク以外の箇所を選択的にエツチング除去
し;( °1jてトンネル障壁部を形成する。この方法では、す
(! 一゛フトオフ法のようにレジストマスクをアンダーカッ
ト形状にする必要がないため、比較的精度の良いレジス
トマスクを用いることができ、トンネル障壁部の寸法精
度も向上する。しかしながら、上記レジストマスクでも
パターン寸法が1〜2μm程度まで微細化されると、レ
ジストマスクコ−f一部の解像性、再現性の問題がクロ
ーズアップされる。特忙、ジミセフソン接合素子では、
トンネル障壁部の面積が接合特性に大きく影響するため
、これは重要な問題となる。
;1 −) ′°°゛成した後、第3図(e)のように反応性スバッ
タエッ7、、チング法によシ第2の超伝導体電極34の
レジスト処理:I シ:i )マスク以外の箇所を選択的にエツチング除去
し;( °1jてトンネル障壁部を形成する。この方法では、す
(! 一゛フトオフ法のようにレジストマスクをアンダーカッ
ト形状にする必要がないため、比較的精度の良いレジス
トマスクを用いることができ、トンネル障壁部の寸法精
度も向上する。しかしながら、上記レジストマスクでも
パターン寸法が1〜2μm程度まで微細化されると、レ
ジストマスクコ−f一部の解像性、再現性の問題がクロ
ーズアップされる。特忙、ジミセフソン接合素子では、
トンネル障壁部の面積が接合特性に大きく影響するため
、これは重要な問題となる。
(発明の目的)
本発明は、とのような従来の欠点を取シ除いたジ1セフ
ノン接合素子の形成方法を提供することにある。
ノン接合素子の形成方法を提供することにある。
(発明の構成)
本発明によれば、基板上に第1の超伝導体電極の一表面
上のトンネル障壁層、およびこのトンネ障壁層、このト
ンネル障壁層上に第2の超伝導体電極を連続形成する工
程、前記第2の超伝導体電極上にストライプ状のエツチ
ングマスクを形成し、前記第2の超伝導体電極の前記エ
ツチングマスク以外の箇所を選択的にエツチングし、前
記エツチングマスクを剥離した後、前記第2の超伝導体
重 〜′極と交差するストライプ状のエツチングマスク
を形成し、前記第2の超伝導体電極の露出箇所を完全に
エツチングしてトンネル障壁部を規定する工程を含むこ
とを特徴とするジlセフンン接合素子の形成方法が得ら
れる。
上のトンネル障壁層、およびこのトンネ障壁層、このト
ンネル障壁層上に第2の超伝導体電極を連続形成する工
程、前記第2の超伝導体電極上にストライプ状のエツチ
ングマスクを形成し、前記第2の超伝導体電極の前記エ
ツチングマスク以外の箇所を選択的にエツチングし、前
記エツチングマスクを剥離した後、前記第2の超伝導体
重 〜′極と交差するストライプ状のエツチングマスク
を形成し、前記第2の超伝導体電極の露出箇所を完全に
エツチングしてトンネル障壁部を規定する工程を含むこ
とを特徴とするジlセフンン接合素子の形成方法が得ら
れる。
(構成の詳細な説明)
本発明では、互いに交差する複数のストライプ状のエツ
チングマスクによシトンネル障壁部を規定するため、シ
ャープなコーナ一部をもつ高精度のトンネル障壁部パー
ターンの形成が可能となる。
チングマスクによシトンネル障壁部を規定するため、シ
ャープなコーナ一部をもつ高精度のトンネル障壁部パー
ターンの形成が可能となる。
(実施例)
次に本発明を実施例を参照して詳細に説明する。
第1図(alに示すように、絶縁体基板ll上に第1の
超伝導体電極12、トンネル障壁層13、第、ミニラム
(AI)膜約2OAを連続被着した後、A1膜を熱酸化
して酸化膜を形成し、引き続きNb膜2000Xをスパ
ッタ蒸着する。この験上に、通常のホトレジスト工程で
レジストマスクを形成し、フロン13(CF4)をエツ
チングガスとして用いた反応性スパッタエツチング法で
Nb/Al酸化物/′Nbを完全にエツチングし、3層
膜からなる接合−成層を形成する。次に、第1図(b)
K示すように、3層股上に形成したストライプ状のレ
ジストマスク15を通して、たとえばCF4を用いた反
応性スパッタエツチング法で第2の超伝導体電極14を
選択的にエツチングする。レジストマスク15を剥離し
た後、第1図(c)に示すように、第2の超伝導体電極
14パターンと交差するようにストライプ状のレジスト
マスク15′を形成し、第1図(b)と同様な方法で第
2の超伝導体電極14の露出部分を選択エツチングし、
第1図(d)に示すようなトンネル障壁部を形成する。
超伝導体電極12、トンネル障壁層13、第、ミニラム
(AI)膜約2OAを連続被着した後、A1膜を熱酸化
して酸化膜を形成し、引き続きNb膜2000Xをスパ
ッタ蒸着する。この験上に、通常のホトレジスト工程で
レジストマスクを形成し、フロン13(CF4)をエツ
チングガスとして用いた反応性スパッタエツチング法で
Nb/Al酸化物/′Nbを完全にエツチングし、3層
膜からなる接合−成層を形成する。次に、第1図(b)
K示すように、3層股上に形成したストライプ状のレ
ジストマスク15を通して、たとえばCF4を用いた反
応性スパッタエツチング法で第2の超伝導体電極14を
選択的にエツチングする。レジストマスク15を剥離し
た後、第1図(c)に示すように、第2の超伝導体電極
14パターンと交差するようにストライプ状のレジスト
マスク15′を形成し、第1図(b)と同様な方法で第
2の超伝導体電極14の露出部分を選択エツチングし、
第1図(d)に示すようなトンネル障壁部を形成する。
AI−?A1酸化物に対するNbのエツチング速度比と
して100程度が得られるため、A1/Al酸化物上の
Nbの選択エツチングが可能である。本プロセスで形成
したトンネル障壁部の寸法精度は単一のレジストマスク
を用いた場合に比べ大幅に改善された。これは、主とし
て第2の超伝導体電極14パターンのコーナ一部の解像
性が向上した仁とによる。また、ストライプ状のレジス
トマスクを用いることによル、現像時にレジストマスク
がよ多安定に保持された。
して100程度が得られるため、A1/Al酸化物上の
Nbの選択エツチングが可能である。本プロセスで形成
したトンネル障壁部の寸法精度は単一のレジストマスク
を用いた場合に比べ大幅に改善された。これは、主とし
て第2の超伝導体電極14パターンのコーナ一部の解像
性が向上した仁とによる。また、ストライプ状のレジス
トマスクを用いることによル、現像時にレジストマスク
がよ多安定に保持された。
上記工程はトンネル障壁部を規定する工程であるが、ジ
ョセフソン接合素子を作製するためには1、さらに−例
として次に示すような上部電極配線を形成する工程が必
要である。レジストマスクを剥離した後、シラン(st
a4)と亜酸化窒素(N13)の混合ガスを用い九プラ
ズマCVD法でS 10.膜3000Aを被着する。引
き続き有機物(AZ1350J)8000Aをスピン塗
布し、窒素雰囲気中200℃でベーク処理する。次に、
上記S10.と有機物のエツチング速度が等しくなるよ
うにビーム入射角を設定したイオンミリング法によシ、
上層Nb表面まで有機物、S tO,をエツチングする
。露出したNb 表7IをArでスパッタクリーニング
した後、Nb膜3000^をスパッタ蒸着し、下部電極
配線の形成と同様な方法で上部電極配線を形成する。
ョセフソン接合素子を作製するためには1、さらに−例
として次に示すような上部電極配線を形成する工程が必
要である。レジストマスクを剥離した後、シラン(st
a4)と亜酸化窒素(N13)の混合ガスを用い九プラ
ズマCVD法でS 10.膜3000Aを被着する。引
き続き有機物(AZ1350J)8000Aをスピン塗
布し、窒素雰囲気中200℃でベーク処理する。次に、
上記S10.と有機物のエツチング速度が等しくなるよ
うにビーム入射角を設定したイオンミリング法によシ、
上層Nb表面まで有機物、S tO,をエツチングする
。露出したNb 表7IをArでスパッタクリーニング
した後、Nb膜3000^をスパッタ蒸着し、下部電極
配線の形成と同様な方法で上部電極配線を形成する。
本実施例では、接合構成層としてNb/Al酸化物/N
bを用いた場合について説明したが、第2の超伝導体電
極が第1の超伝導体電極あるいはトンネル障壁層に対し
て選択的にエツチングされるならば、任意の接合構成層
の組合せが適用できる。
bを用いた場合について説明したが、第2の超伝導体電
極が第1の超伝導体電極あるいはトンネル障壁層に対し
て選択的にエツチングされるならば、任意の接合構成層
の組合せが適用できる。
超伝導体電極の加工法としては、反応性スパッタエツチ
ング法以外にも、接合構成層の組合せに応、してイオン
ミリング法などの他の方法も使用できる。また、エツチ
ングマスクには、有機レジスト、−機レジスト、さらに
はこれらのレジストの転写によシ形成した、よシエッチ
ング耐性のある金属マスクなども用いることができる。
ング法以外にも、接合構成層の組合せに応、してイオン
ミリング法などの他の方法も使用できる。また、エツチ
ングマスクには、有機レジスト、−機レジスト、さらに
はこれらのレジストの転写によシ形成した、よシエッチ
ング耐性のある金属マスクなども用いることができる。
(発明の効果)
以上説明したように本発明によれば、解像性や再現性の
良いパターン形成が可能なため、微細で寸法精度の優れ
たトンネル障壁部をもつジョセフノン接合素子を形成す
ることができる。
良いパターン形成が可能なため、微細で寸法精度の優れ
たトンネル障壁部をもつジョセフノン接合素子を形成す
ることができる。
第1図(a)〜(4)は本発明のジョセフソン接合素子
の形成方法を説明するための主要工程における素子の斜
視図、第2図(a)〜(c)、第3図(a)〜(clは
従来のジ冒セ7ソン接合素子の形成方法を工程順に説明
するための断面図である。 図において、11,21.31を基板、12.22゜3
2は第1の超伝導体電極、13.33はトンネル障壁層
、14.34は第2の超伝導体電極、15゜15’ 、
23.35はレジストマスク、24は絶縁体層である。 工業技術院長 第1図 第2図
の形成方法を説明するための主要工程における素子の斜
視図、第2図(a)〜(c)、第3図(a)〜(clは
従来のジ冒セ7ソン接合素子の形成方法を工程順に説明
するための断面図である。 図において、11,21.31を基板、12.22゜3
2は第1の超伝導体電極、13.33はトンネル障壁層
、14.34は第2の超伝導体電極、15゜15’ 、
23.35はレジストマスク、24は絶縁体層である。 工業技術院長 第1図 第2図
Claims (1)
- 基板上に第1の超伝導体電極とこの第1の超伝導体電極
の一表面上のトンネル障壁層、およびこのトンネル障壁
層を介して前記第1の超伝導体電極に対向する第2の超
伝導体電極を有するジョセフソン接合素子の形成方法に
おいて、基板上に第1の超伝導体電極、この第1の超伝
導体電極上にトンネル障壁層、このトンネル障壁層上に
第2の超伝導体電極を連続形成する工程、前記第2の超
伝導体電極上にストライプ状のエッチングマスクを形成
し、前記第2の超伝導体電極の前記エッチングマスク以
外の箇所を選択的にエッチングし、前記エッチングマス
クを剥離した後、前記第2の超伝導体電極と交差するス
トライプ状のエッチングマスクを形成し、前記第2の超
伝導体電極の露出箇所を完全にエッチングして、トンネ
ル障壁部を規定する工程を含むことを特徴とするジョセ
フソン接合素子の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59265456A JPS61144084A (ja) | 1984-12-18 | 1984-12-18 | ジョセフソン接合素子の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59265456A JPS61144084A (ja) | 1984-12-18 | 1984-12-18 | ジョセフソン接合素子の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61144084A true JPS61144084A (ja) | 1986-07-01 |
JPH0481876B2 JPH0481876B2 (ja) | 1992-12-25 |
Family
ID=17417416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59265456A Granted JPS61144084A (ja) | 1984-12-18 | 1984-12-18 | ジョセフソン接合素子の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61144084A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6394692A (ja) * | 1986-10-09 | 1988-04-25 | Agency Of Ind Science & Technol | ジヨセフソン接合素子の製造方法 |
JP2015192071A (ja) * | 2014-03-28 | 2015-11-02 | 住友重機械工業株式会社 | Sns型ジョセフソン接合素子の製造方法及びsns型ジョセフソン接合素子製造装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58175830A (ja) * | 1982-04-08 | 1983-10-15 | Matsushita Electric Ind Co Ltd | パタ−ン形成方法 |
JPS58200586A (ja) * | 1982-05-10 | 1983-11-22 | ロツクウエル・インタ−ナシヨナル・コ−ポレ−シヨン | ニオブ−絶縁体−ニオブのジヨセフソンのトンネル接合デバイスのその場製造の方法 |
-
1984
- 1984-12-18 JP JP59265456A patent/JPS61144084A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58175830A (ja) * | 1982-04-08 | 1983-10-15 | Matsushita Electric Ind Co Ltd | パタ−ン形成方法 |
JPS58200586A (ja) * | 1982-05-10 | 1983-11-22 | ロツクウエル・インタ−ナシヨナル・コ−ポレ−シヨン | ニオブ−絶縁体−ニオブのジヨセフソンのトンネル接合デバイスのその場製造の方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6394692A (ja) * | 1986-10-09 | 1988-04-25 | Agency Of Ind Science & Technol | ジヨセフソン接合素子の製造方法 |
JP2015192071A (ja) * | 2014-03-28 | 2015-11-02 | 住友重機械工業株式会社 | Sns型ジョセフソン接合素子の製造方法及びsns型ジョセフソン接合素子製造装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0481876B2 (ja) | 1992-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0346330A (ja) | 金属を被着するための構造および方法 | |
JPS5851412B2 (ja) | 半導体装置の微細加工方法 | |
JPS61144084A (ja) | ジョセフソン接合素子の形成方法 | |
JPH0234195B2 (ja) | ||
JPS5919355A (ja) | 半導体装置の製造方法 | |
JPS61263179A (ja) | ジヨセフソン接合素子の製造方法 | |
JPH0480549B2 (ja) | ||
JPS5979585A (ja) | ジヨセフソン接合素子とその製造方法 | |
US3450534A (en) | Tin-lead-tin layer arrangement to improve adherence of photoresist and substrate | |
JPH01274430A (ja) | 薄膜のパターニング方法 | |
JPS61219158A (ja) | 半導体装置の製造方法 | |
JPH02189923A (ja) | 半導体集積回路装置の製造方法 | |
JPS6258676B2 (ja) | ||
JPS5830178A (ja) | トンネル形ジヨセフソン接合素子の製造方法 | |
JPH0828538B2 (ja) | 超電導薄膜パタンの形成方法 | |
JPH0261142B2 (ja) | ||
JPS6189671A (ja) | 薄膜トランジスタの製造方法 | |
JPS55138856A (en) | Method of fabricating semiconductor device | |
JPS6396973A (ja) | ジヨセフソン接合素子の製造方法 | |
JPS6167975A (ja) | ジヨセフソン接合素子の製造方法 | |
JPH0379090A (ja) | 超電導スイッチング装置およびその製造方法 | |
JPS60208876A (ja) | ジヨセフソン接合素子の製造方法 | |
JPS6147679A (ja) | ジヨセフソン接合素子の作製方法 | |
JPS5821881A (ja) | トンネル形ジヨセフソン接合素子の製造方法 | |
JPS6224678A (ja) | 超伝導回路の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |