JPH0261142B2 - - Google Patents

Info

Publication number
JPH0261142B2
JPH0261142B2 JP18880781A JP18880781A JPH0261142B2 JP H0261142 B2 JPH0261142 B2 JP H0261142B2 JP 18880781 A JP18880781 A JP 18880781A JP 18880781 A JP18880781 A JP 18880781A JP H0261142 B2 JPH0261142 B2 JP H0261142B2
Authority
JP
Japan
Prior art keywords
conductor
layer
etching
carbon
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP18880781A
Other languages
English (en)
Other versions
JPS5890738A (ja
Inventor
Hisanao Tsuge
Sotaro Edokoro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP18880781A priority Critical patent/JPS5890738A/ja
Publication of JPS5890738A publication Critical patent/JPS5890738A/ja
Publication of JPH0261142B2 publication Critical patent/JPH0261142B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は多層構造の導体配線を有する半導体素
子や磁気バブル素子など多層導体を有する素子に
関するものである。
集積回路において素子の構造が複雑化するのに
伴ない、多層の導体配線を形成する技術が重要と
なつている。その一つは導体間の電気的な絶縁技
術であり、もう一つは導体間の接触部における導
通技術である。前者については多くの有効なプロ
セスが提案されているが、後者については未だ量
産に適した決定的なプロセスがない。
従来、導体間の導通は、下層導体を被覆してい
る絶縁層にコンタクトホールを設けた後、上層導
体を被着する直前に下層導体表面をエツチング処
理することによつて図られている。一般にICや
LSIの配線材料として用いられているアルミニウ
ム導体を例にとれば、アルミニウム表面に形成さ
れるアルミナ層はリン酸などによるケミカルエツ
チングやアルゴンイオンを用いたスパツタエツチ
ングあるいはイオンエツチングによつて除去され
る。しかしながら、これらのエツチング処理法で
は上層導体を被着する前に試料が再び大気雰囲気
にさらされることから、下層導体表面に自然酸化
膜が形成され接触不良の原因となつている。他の
接触不良の改善策として、コンタクト−ホール形
成後真空を保つたまま順次中間層、上層導体を被
着し、この後300℃から500℃程度の温度範囲で熱
処理して中間層物質を下層導体中へ拡散、合金化
させる方法がある。しかし、この方法には熱処理
によるプロセス工数の増加、接触特性の低い再現
性、結晶粒の成長といつた問題点が残されてい
る。特に、磁気バブル素子の場合、高温の熱処理
は導体のストレスを増加させ、磁気バブルの転送
特性を悪化させるという問題もある。
本発明の目的は、このような従来の欠点を除去
して導体間の接触特性の優れた多層導体を有する
素子を提供することである。
上記目的に従い本発明は、絶縁体基板あるいは
表面が絶縁膜で覆われた基板上に複数層の重なり
合つた導体を有する素子において、前記導体の少
なくとも一層はその表面の一部または全部に炭素
膜を備えている多層導体を有する素子である。
以下図面を参照しながら、本発明を詳細に説明
する。第1図に示すように絶縁体基板あるいは表
面に絶縁膜をもつ基板11上に導体層12とその
上に被着した炭素層13から成る第一導体層を形
成し、この第一導体層に一部または全部重なるよ
うに第二導体層14を形成する。導体層や炭素層
の成膜は電子ビーム蒸着法やスパツタ蒸着法で行
ない、これらの加工はスパツタエツチング法やイ
オンエツチング法などで行なう。特に、導体層上
に炭素層が被着されている場合には、これらは上
記のドライエツチング法により加工しなければな
らない。炭素層のみを一部または全部除去したい
場合には酸素をエツチングガスとする反応性スパ
ツタエツチングを用いるのが有効である。
この構成では導体層間の接触部に炭素層が存在
するために両者の導通が容易に再現性よく達成さ
れる。これは、第一導体層を形成後、この基板を
大気中にさらしても導体層は酸化膜が形成されに
くい炭素層に被覆されているため酸化しないこと
に依る。従つて、特に本構成は表面に酸化物を形
成しやすいアルミニウム系導体などに用いると有
効である。炭素の抵抗率は導体材料の100倍から
1000倍の大きさであるが、炭素膜厚を素子の要求
に合せて数10Åから数100Åに選定することによ
つて接触抵抗が無視できる素子が得られる。しか
も、この構成にすれば、接触特性を改善するため
の熱処理が不必要となり、プロセス工数の低減が
可能となる。第1図は二層導体を有する素子を示
しているが、二層以上の多層導体を有する素子も
同様な構成で実現される。また、ここでは第一導
体層上に直接第二導体層が重なつた構成を示して
いるが、第2図に示すように第二導体層が第一導
体層上にコンタクトホールを備えたスペーサ層2
1を介して形成されていても第1図の場合と同様
な効果が得られる。
次に実施例を示す。
電子ビーム蒸着法によりガラス基板上にアルミ
ニウム、炭素を連続してそれぞれ3000Å、100Å
被着した。この膜上にポジ形フオトレジスト(シ
ツプレー社製AZ1350J)を用いた通常のフオトレ
ジスト工程でレジストパターンを形成し、500V
加速のアルゴンイオンでイオンエツチングして幅
10μm、長さ1mmのアルミニウムと炭素の二層か
ら成る第一導体層を作製した。次に、基板表面に
アルミニウム6000Åを蒸着した後、この上に形成
したレジストパターンマスクを用いて上述の条件
でイオンエツチングし第二導体層を作製した。オ
ーバーエツチングは1分間行なつたが、炭素層は
約60Åしかエツチングされず第一導体層の形状は
保持される。導体層間に炭素層を設けた本構成で
は、従来の構成に比べ接触抵抗を大幅に減少させ
ることができた。しかも、接触抵抗の存在による
導体層間の抵抗値のばらつきは無視できる。
一方、他の構成として導体層間にスペーサ層を
用いたものを作製した。上述の方法で第一導体層
を形成した後、この上にプラズマ気相成長法によ
り3000Åの二酸化ケイ素膜を被着した。この成膜
は、流量比1対15のシランと亜酸化窒素の混合ガ
スを用いて、ガス圧力1Torr、高周波電力密度
0.1W/cm2の条件で行なつた。次に、この上に形
成したレジストパターンマスクを用いて、プラズ
マエツチング法によりコンタクトホールを形成し
た。このプラズマエツチングはエツチングガスに
フロン114と酸素の10対2の混合ガスを用いて、
ガス圧力1Torr、高周波電力400Wの条件で行な
つた。この後、第一導体層と同様な方法で膜厚
6000Åの第二導体層を形成した。この構成でもス
ペーサ層がない場合と同様な結果が得られた。
以上説明したように本発明によれば、プロセス
が簡単で、接触特性が優れた多層導体を有する素
子が得られる。なお、本実施例では導体材料とし
てアルミニウムを用いた場合について説明した
が、他のどんな導体材料を用いても同様の効果が
得られることはいうまでもない。
【図面の簡単な説明】
第1図および第2図は本発明の多層導体の基本
的な構成を示す斜視図である。 図において、11は基板、12は導体層、13
は炭素層、14は第二導体層、21はコンタクト
ホールをもつスペーサ層である。

Claims (1)

    【特許請求の範囲】
  1. 1 絶縁体基板あるいは表面が絶縁膜で覆われた
    基板上に複数層の重なり合つた導体を有する素子
    において、前記導体の少なくとも一層はその表面
    の一部または全部に炭素膜を備えていることを特
    徴とする多層導体を有する素子。
JP18880781A 1981-11-25 1981-11-25 多層導体を有する素子 Granted JPS5890738A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18880781A JPS5890738A (ja) 1981-11-25 1981-11-25 多層導体を有する素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18880781A JPS5890738A (ja) 1981-11-25 1981-11-25 多層導体を有する素子

Publications (2)

Publication Number Publication Date
JPS5890738A JPS5890738A (ja) 1983-05-30
JPH0261142B2 true JPH0261142B2 (ja) 1990-12-19

Family

ID=16230142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18880781A Granted JPS5890738A (ja) 1981-11-25 1981-11-25 多層導体を有する素子

Country Status (1)

Country Link
JP (1) JPS5890738A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0564435U (ja) * 1992-01-31 1993-08-27 スズキ株式会社 エンジン用ガバナーのガバナー軸取付け装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0564435U (ja) * 1992-01-31 1993-08-27 スズキ株式会社 エンジン用ガバナーのガバナー軸取付け装置

Also Published As

Publication number Publication date
JPS5890738A (ja) 1983-05-30

Similar Documents

Publication Publication Date Title
JPH0261142B2 (ja)
JPH0313744B2 (ja)
JPH07130680A (ja) 半導体装置の製造方法
JP3323264B2 (ja) 半導体装置の製造方法
JPS5935451A (ja) 層間絶縁膜の形成方法
JPH0945771A (ja) 半導体集積回路の製造方法
KR100202199B1 (ko) 반도체소자의 금속박막 평탄화방법
JPS6261334A (ja) パタ−ンの形成方法
JPH0235731A (ja) 半導体装置の製造方法
JPS5841775B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPS6149437A (ja) 半導体装置
JPH05291416A (ja) 多層配線の形成方法
JPS61208879A (ja) ジヨセフソン集積回路の製造方法
JPS59115542A (ja) 半導体装置の製造方法
JPH06236931A (ja) 配線構造及びその製造方法
JPS61288445A (ja) 半導体装置の製造方法
JPS61113259A (ja) 半導体装置の製造方法
JPH0828538B2 (ja) 超電導薄膜パタンの形成方法
JPS6149439A (ja) 半導体装置の製造方法
JPH058596B2 (ja)
JPH04133426A (ja) 半導体装置の製造方法
JPS63220543A (ja) 半導体装置
JPS6249735B2 (ja)
JPH02228034A (ja) 半導体装置の製造方法
JPH0376791B2 (ja)