JPS58145172A - ジヨセフソン接合素子 - Google Patents
ジヨセフソン接合素子Info
- Publication number
- JPS58145172A JPS58145172A JP57027610A JP2761082A JPS58145172A JP S58145172 A JPS58145172 A JP S58145172A JP 57027610 A JP57027610 A JP 57027610A JP 2761082 A JP2761082 A JP 2761082A JP S58145172 A JPS58145172 A JP S58145172A
- Authority
- JP
- Japan
- Prior art keywords
- superconductor
- layer
- barrier layer
- josephson junction
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、論理回路や記憶装置を構成するスイッチング
素子、微小磁界測定子、電圧標準器などに用いられるジ
ョセフソン接合素子に関するものである。
素子、微小磁界測定子、電圧標準器などに用いられるジ
ョセフソン接合素子に関するものである。
従来開発されて来たジョセフソン接合素子は、超伝導体
として鉛合金、ニオブ、ニオブ化合物などの種々の超伝
導体が用いられており、」三にリフ：・オフ技術ｒ（よ
り超伝導体と絶縁体をバターニングして製造されている
。通常、リフトオフ技術によって）ζターニングを行う
場合、リフトオフを容易にするためにレジストの断面形
状は逆台形状に形成されている。このようにレジストの
断面形状を逆台形状とすると、レジスト上に目的の超伝
導体又は絶縁体層とする薄膜を蒸着技術やス・ξツタ技
術を用いて成膜する時、成膜している物質が逆台形のレ
ジストの傘の下に食い込むという問題がある。この食い
込み量は、場合によっては１／１ｍ程度に達し、パター
ンの設計を著しく困難にしていた。％にジョセフソン接
合素子の接合層の形成においては、接合層の面積が直接
ジョセフソン接合素子の電気的な特性に影響するため、
ンヨセフソン接合素子を用いた論理回路や記憶回路の設
計を著しく困難にしていた。
として鉛合金、ニオブ、ニオブ化合物などの種々の超伝
導体が用いられており、」三にリフ：・オフ技術ｒ（よ
り超伝導体と絶縁体をバターニングして製造されている
。通常、リフトオフ技術によって）ζターニングを行う
場合、リフトオフを容易にするためにレジストの断面形
状は逆台形状に形成されている。このようにレジストの
断面形状を逆台形状とすると、レジスト上に目的の超伝
導体又は絶縁体層とする薄膜を蒸着技術やス・ξツタ技
術を用いて成膜する時、成膜している物質が逆台形のレ
ジストの傘の下に食い込むという問題がある。この食い
込み量は、場合によっては１／１ｍ程度に達し、パター
ンの設計を著しく困難にしていた。％にジョセフソン接
合素子の接合層の形成においては、接合層の面積が直接
ジョセフソン接合素子の電気的な特性に影響するため、
ンヨセフソン接合素子を用いた論理回路や記憶回路の設
計を著しく困難にしていた。
本発明の目的は、前記従来の欠点を除去せしめたジョセ
フソン接合素子を提供することＶＣある。
フソン接合素子を提供することＶＣある。
本発明によれば、第１の超伝導体上に設けられた、該第
１の超伝導体層表面に貫通する開口部を備えた絶縁層と
、該絶縁層上および前記開口部に設けられた第３の超伝
導体層と、該第３の超伝導体層上に設けられた接合バリ
ア層と、該接合バリア層上に設けられた第２の超伝導体
１−とからなる構造を含むことを特徴とするジョセフソ
ン接合素子が得られる。
１の超伝導体層表面に貫通する開口部を備えた絶縁層と
、該絶縁層上および前記開口部に設けられた第３の超伝
導体層と、該第３の超伝導体層上に設けられた接合バリ
ア層と、該接合バリア層上に設けられた第２の超伝導体
１−とからなる構造を含むことを特徴とするジョセフソ
ン接合素子が得られる。
以下図面によｐ本発明のはらに詳細な説明を行なう。
第１図は、絶縁層が逆台形のレジストの傘の下に食い込
むことを説明するたメメ図で、接合層を形成する孔をリ
フトオフで作る時のレジストと絶縁層との断面を、接合
層を形成する領域の部分について示したものである。図
は、シリコンウエノヘー等に表面処理を行った基板１１
上に第１の超伝導体１２を形成し、レジストワークで接
合層を形成する開口部を形成するための逆台形の形状の
レジスト１３をバターニングし、絶縁層１４．１５を蒸
着技術などで成膜した状態を示している。絶縁層１４．
１５を成膜している間に、逆台形のレジスト１３の傘の
下に絶縁層１４が図に示すように薄い薄層１６となって
食い込んでくる。この逆台形レジスト１３を形成する時
、逆台形レジスト１３の屋根寸法１７は、マスクの形状
寸法とほぼ同一寸法に設定できるが、底寸法１８は、逆
台形レジスト１３の加工方法に依存して犬きく変動する
ので、底寸法１８を正確に設定することは非常に困難で
あった。このような状態で作られる従来のジョセフソン
接合素子は第２図に示すようになる。
むことを説明するたメメ図で、接合層を形成する孔をリ
フトオフで作る時のレジストと絶縁層との断面を、接合
層を形成する領域の部分について示したものである。図
は、シリコンウエノヘー等に表面処理を行った基板１１
上に第１の超伝導体１２を形成し、レジストワークで接
合層を形成する開口部を形成するための逆台形の形状の
レジスト１３をバターニングし、絶縁層１４．１５を蒸
着技術などで成膜した状態を示している。絶縁層１４．
１５を成膜している間に、逆台形のレジスト１３の傘の
下に絶縁層１４が図に示すように薄い薄層１６となって
食い込んでくる。この逆台形レジスト１３を形成する時
、逆台形レジスト１３の屋根寸法１７は、マスクの形状
寸法とほぼ同一寸法に設定できるが、底寸法１８は、逆
台形レジスト１３の加工方法に依存して犬きく変動する
ので、底寸法１８を正確に設定することは非常に困難で
あった。このような状態で作られる従来のジョセフソン
接合素子は第２図に示すようになる。
第２図は、第１図に引き続いて逆台形のレジスト１３を
除去し、接合バリア層と第２の超伝導体を形成して作っ
た従来のジョセフソン接合素子の基本構造を示したもの
である。接合バリア層２１の形成には、通常プラズマ酸
化技術が用いられる。
除去し、接合バリア層と第２の超伝導体を形成して作っ
た従来のジョセフソン接合素子の基本構造を示したもの
である。接合バリア層２１の形成には、通常プラズマ酸
化技術が用いられる。
接合バリア層２１は、第１図に示したレジスト１３の底
寸法１８で規定される絶縁層の薄層１６の開口部に形成
される。よって、接合バリア層２１の寸法は、レジスト
１３の底寸法１８に等しく、設計によって規定できる屋
根寸法１７との間に大きな誤差を生じる。一方、ジョセ
フソン接合素子の電気的特性は、接合バリア１−２１の
面積に依存して変わるため、接合バリア層２１０寸法ず
れは、ジョセフソン接合素子の電気的な特性を大きく変
える。従って、従来のジョセフソン接合素子を用いて論
理回路や記憶装置を構成する場合、回路の設計を非常に
難かしぐし、装置全体の動作マー二ンを著しく低下させ
ていた。
寸法１８で規定される絶縁層の薄層１６の開口部に形成
される。よって、接合バリア層２１の寸法は、レジスト
１３の底寸法１８に等しく、設計によって規定できる屋
根寸法１７との間に大きな誤差を生じる。一方、ジョセ
フソン接合素子の電気的特性は、接合バリア１−２１の
面積に依存して変わるため、接合バリア層２１０寸法ず
れは、ジョセフソン接合素子の電気的な特性を大きく変
える。従って、従来のジョセフソン接合素子を用いて論
理回路や記憶装置を構成する場合、回路の設計を非常に
難かしぐし、装置全体の動作マー二ンを著しく低下させ
ていた。
第３図は、本発明によるレヨセフソン接合素子の基本構
造を示したものである。図は、ジョセフソン接合素子の
接合層部分の構造のみに注目して基本となる構造のみを
示してあり、ジョセフソン接合素子を用いた回路で通常
用いられるアース而、制御線などの部分は省略しである
。以下、本発明によるジョセフソン接合素子の基本的な
構造と簡単な製造方法の説明を行なう。第１の超伝導体
１２と絶縁層１４とは従来と同様にして形成される。
造を示したものである。図は、ジョセフソン接合素子の
接合層部分の構造のみに注目して基本となる構造のみを
示してあり、ジョセフソン接合素子を用いた回路で通常
用いられるアース而、制御線などの部分は省略しである
。以下、本発明によるジョセフソン接合素子の基本的な
構造と簡単な製造方法の説明を行なう。第１の超伝導体
１２と絶縁層１４とは従来と同様にして形成される。
続いて、第１の超伝導体１２と絶縁層の薄層１６に接し
て第３の超伝導体３１を形成する。この時、接合／・リ
ア層を形成する予定の開口部以外の領域にも第３の超伝
導体３２が形成される。この際、絶縁層１４上の超伝導
体３１と絶縁層の薄層１６上の超伝導体３２は、段切れ
効果によって分離される。次にプラズマ酸化技術々どに
よって第３の超伝導体３１．３２の酸化もしくはシリコ
ンの酸化物などの薄い絶縁体からなる接合バリア層３３
を形成する。この時も前述と同様、接合バリア層を形成
する予定の開口部以外の領域にも接合バリア層３３と同
一（肉質のバリア層３４が形成される、最後に、接合バ
リ゛ア層３３とバリア層３４の上に第２の超伝導体２２
を形成してジョセフソン接合素子を製造する。
て第３の超伝導体３１を形成する。この時、接合／・リ
ア層を形成する予定の開口部以外の領域にも第３の超伝
導体３２が形成される。この際、絶縁層１４上の超伝導
体３１と絶縁層の薄層１６上の超伝導体３２は、段切れ
効果によって分離される。次にプラズマ酸化技術々どに
よって第３の超伝導体３１．３２の酸化もしくはシリコ
ンの酸化物などの薄い絶縁体からなる接合バリア層３３
を形成する。この時も前述と同様、接合バリア層を形成
する予定の開口部以外の領域にも接合バリア層３３と同
一（肉質のバリア層３４が形成される、最後に、接合バ
リ゛ア層３３とバリア層３４の上に第２の超伝導体２２
を形成してジョセフソン接合素子を製造する。
このように本発明によるジョセフソン接合素子は、第１
の超伝導体１２と第３の超伝導体３１とで第１の電極が
構成され、第２の電極は第２の超伝導体２２で構成され
る。接合バリア層３３を形成した絶縁層１４の開口部以
外の部分に形成された第３の超伝導体３２とバリア層３
４とは、絶縁層１４によって第１の電極を構成する第１
の超伝導体１２と第３の超伝導体３１とから完全に絶縁
され、第２の電極の一部として第２の超伝導体２２電気
的に接続さｔしている。従って、第３の超伝導体３２と
バリア層３４とは第２の超伝導体２２で完全に短絡され
ているので、ジョセフソン接合素子の電気的な特性には
、はとんど影響１．７ない。
の超伝導体１２と第３の超伝導体３１とで第１の電極が
構成され、第２の電極は第２の超伝導体２２で構成され
る。接合バリア層３３を形成した絶縁層１４の開口部以
外の部分に形成された第３の超伝導体３２とバリア層３
４とは、絶縁層１４によって第１の電極を構成する第１
の超伝導体１２と第３の超伝導体３１とから完全に絶縁
され、第２の電極の一部として第２の超伝導体２２電気
的に接続さｔしている。従って、第３の超伝導体３２と
バリア層３４とは第２の超伝導体２２で完全に短絡され
ているので、ジョセフソン接合素子の電気的な特性には
、はとんど影響１．７ない。
以上の説明で明らかなように、本発明によるジョセフソ
ン接合素子の電気的な特性は、絶縁層１４に形成された
開口部寸法３５で規定される接合バリア層３３０寸法に
依存して決゛まる。開口部寸法３５は、第１図で説明し
たようにしＳンスト１３の屋根寸法１７に対応し、設計
で規定できるマスクパターンの寸法で直接設定でき、高
い精度で規定することができる。従って、本発明による
ジョセフソン接合素子の電気的な特性は、マスクパター
ンの設計により容易に定めることができ、本発明による
ジョセフソン接合素子を用いた論理回路や記憶装置の設
計が容易になる。
ン接合素子の電気的な特性は、絶縁層１４に形成された
開口部寸法３５で規定される接合バリア層３３０寸法に
依存して決゛まる。開口部寸法３５は、第１図で説明し
たようにしＳンスト１３の屋根寸法１７に対応し、設計
で規定できるマスクパターンの寸法で直接設定でき、高
い精度で規定することができる。従って、本発明による
ジョセフソン接合素子の電気的な特性は、マスクパター
ンの設計により容易に定めることができ、本発明による
ジョセフソン接合素子を用いた論理回路や記憶装置の設
計が容易になる。
以上の説明において、実際のジョセフソン接合素子を用
いて回路を構成する場合必須であるアース面や、ジョセ
フソン接合素子をスイッチさせるための制御線や負荷抵
抗などについて説明を加えなかったが、これらの機能素
子や機能部は、従来のジョセフソン接合素子と全く同様
の手続きにより本発明のジョセフソン接合素子に適用で
きる。
いて回路を構成する場合必須であるアース面や、ジョセ
フソン接合素子をスイッチさせるための制御線や負荷抵
抗などについて説明を加えなかったが、これらの機能素
子や機能部は、従来のジョセフソン接合素子と全く同様
の手続きにより本発明のジョセフソン接合素子に適用で
きる。
尚、第３図において図示してないが第１の超伝導体層が
形成される基板にはアース面およびアース絶縁層が設け
られていることは云うまでもない。
形成される基板にはアース面およびアース絶縁層が設け
られていることは云うまでもない。
第４図に本発明のジョセフソン接合素子の具体的実施例
として、電流制御ケ゛−ト回路の構造を示す。図で第３
図と同一構成要素は、同一番号で示し第１の実施例と同
じ構造を取るのでここでは説明を省略する。表面を酸化
処理したシリコン基板４１の上にアース面４２をニオブ
などの超伝導体で形成し、アース面の陽極酸化とシリコ
ン酸化物などでアース絶縁層４３を形成し、その上に第
３図に示した第１の実施例のジョセフソン接合素子を形
成する。第２の超伝導体２２を絶縁する第２の絶縁層４
４を必要部に形成し、その上にジョセフソン接合素子の
スイッチを制御する超伝導体からなる制御線４５．４６
を形成する。第１の超伝導体１２．第２の超伝導体２２
．制御線４５．４６は、必要に応じて他の回路へそれぞ
れ配線され、所望の回路が実現される。
として、電流制御ケ゛−ト回路の構造を示す。図で第３
図と同一構成要素は、同一番号で示し第１の実施例と同
じ構造を取るのでここでは説明を省略する。表面を酸化
処理したシリコン基板４１の上にアース面４２をニオブ
などの超伝導体で形成し、アース面の陽極酸化とシリコ
ン酸化物などでアース絶縁層４３を形成し、その上に第
３図に示した第１の実施例のジョセフソン接合素子を形
成する。第２の超伝導体２２を絶縁する第２の絶縁層４
４を必要部に形成し、その上にジョセフソン接合素子の
スイッチを制御する超伝導体からなる制御線４５．４６
を形成する。第１の超伝導体１２．第２の超伝導体２２
．制御線４５．４６は、必要に応じて他の回路へそれぞ
れ配線され、所望の回路が実現される。
以上で説明したように、本発明によるジョセフソン接合
素子は、接合バリア層を形成する領域へ食い込んだ絶縁
体の薄層１６により生ずる接合バリア層の形状の変化を
防ぐために、絶縁層の薄層１６と第１の超伝導体１２に
接する第３の超伝導体３１を形成し、第３の超伝導体３
１に接して接合層３３を設け、第３の超伝導体３１と第
２の超伝導体３３との間で超伝導トンネル効果を生じさ
せることを特徴とするもので、第１の実施例に示した基
本的々構成を発展させて、実施例で示した以外の種々の
ジョセフソン接合素子が実現さ東る。
素子は、接合バリア層を形成する領域へ食い込んだ絶縁
体の薄層１６により生ずる接合バリア層の形状の変化を
防ぐために、絶縁層の薄層１６と第１の超伝導体１２に
接する第３の超伝導体３１を形成し、第３の超伝導体３
１に接して接合層３３を設け、第３の超伝導体３１と第
２の超伝導体３３との間で超伝導トンネル効果を生じさ
せることを特徴とするもので、第１の実施例に示した基
本的々構成を発展させて、実施例で示した以外の種々の
ジョセフソン接合素子が実現さ東る。
前記第３図、第４図を用いて説明した本発明の基本構造
と実施例において用いた超伝導体としては、今日用いら
れているニオブ、鉛合金等の超伝導体が用いられ、絶縁
層及び接合ノ（リア層としては、シリコンの酸化物、超
伝導体等の金属の酸化物などが用いられる。
と実施例において用いた超伝導体としては、今日用いら
れているニオブ、鉛合金等の超伝導体が用いられ、絶縁
層及び接合ノ（リア層としては、シリコンの酸化物、超
伝導体等の金属の酸化物などが用いられる。
このように前記本発明によれは、設Ｈト値からの寸法ず
れを最小とした接合バリア層を形成できるジョセフソン
接合素子が実現され、素子の′電気的な特性の設訓値か
らのずれが最小となり、論理回路や記憶装置の設計を容
易にすることができる。
れを最小とした接合バリア層を形成できるジョセフソン
接合素子が実現され、素子の′電気的な特性の設訓値か
らのずれが最小となり、論理回路や記憶装置の設計を容
易にすることができる。
第１図は絶縁層が逆台形のレジストの傘下に食込むこと
を説明するためのレジストと絶縁層の断面図、第２図は
従来のジョセフソン接合素子の基本構造を示す図、第３
図は本発明のジョセフソン接合素子の基本構造を示す図
、第４図は本発明のジョセフソン接合素子の実施例の構
造を示す図である。 図において、 １１ 基板、１２ ・第１の超伝導体、１３ 逆台形の
形状のレジス）、１４．１５ ・絶縁層、１６接合バ
リア層の開口部の領域へ食い込んだ絶縁層の薄層、１７
レジストの屋根寸法、■８ しシストの原寸法、２１
．３３ 接合バリア層、２２・・第２の超伝導体、３
１・・第３の超伝導体、３２ 接合バリアを形成する開
口部以外の領域の第３の超伝導体、３４・・接合バリ７
層と同一物質のパリ７層、３５・・接合バリア層を形成
する開口部寸法、４１・ シリコン基板、４２・・アー
ス面、４３ アース絶縁層、４４ 第２の絶縁層、４５
゜４６ 制御線。 代Ｔ８１′人ブ「埋土 内 原 晋 第１図 ノｑ １２図 、−” ／ ／ 第３図
を説明するためのレジストと絶縁層の断面図、第２図は
従来のジョセフソン接合素子の基本構造を示す図、第３
図は本発明のジョセフソン接合素子の基本構造を示す図
、第４図は本発明のジョセフソン接合素子の実施例の構
造を示す図である。 図において、 １１ 基板、１２ ・第１の超伝導体、１３ 逆台形の
形状のレジス）、１４．１５ ・絶縁層、１６接合バ
リア層の開口部の領域へ食い込んだ絶縁層の薄層、１７
レジストの屋根寸法、■８ しシストの原寸法、２１
．３３ 接合バリア層、２２・・第２の超伝導体、３
１・・第３の超伝導体、３２ 接合バリアを形成する開
口部以外の領域の第３の超伝導体、３４・・接合バリ７
層と同一物質のパリ７層、３５・・接合バリア層を形成
する開口部寸法、４１・ シリコン基板、４２・・アー
ス面、４３ アース絶縁層、４４ 第２の絶縁層、４５
゜４６ 制御線。 代Ｔ８１′人ブ「埋土 内 原 晋 第１図 ノｑ １２図 、−” ／ ／ 第３図
Claims (1)
- 第１の超伝導体層上に設けられた該第１の超伝導体層表
面に貫通する開口部を備えた絶縁層と該絶縁層上および
前記開口部に設けられた第３の超伝導体層と、該第３の
超伝導体層上に設けられた接合バリア層と、該接合バリ
ア層上に設けられた第２の超伝導体層とからなる構造を
含むことを特徴トスるジョセフソン接合素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57027610A JPH0644643B2 (ja) | 1982-02-23 | 1982-02-23 | ジョセフソン接合素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57027610A JPH0644643B2 (ja) | 1982-02-23 | 1982-02-23 | ジョセフソン接合素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58145172A true JPS58145172A (ja) | 1983-08-29 |
| JPH0644643B2 JPH0644643B2 (ja) | 1994-06-08 |
Family
ID=12225693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57027610A Expired - Lifetime JPH0644643B2 (ja) | 1982-02-23 | 1982-02-23 | ジョセフソン接合素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644643B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6135579A (ja) * | 1984-07-27 | 1986-02-20 | Agency Of Ind Science & Technol | ジヨセフソン接合素子 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5282090A (en) * | 1975-12-27 | 1977-07-08 | Fujitsu Ltd | Apparatus and manufacture for superconductor |
-
1982
- 1982-02-23 JP JP57027610A patent/JPH0644643B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5282090A (en) * | 1975-12-27 | 1977-07-08 | Fujitsu Ltd | Apparatus and manufacture for superconductor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6135579A (ja) * | 1984-07-27 | 1986-02-20 | Agency Of Ind Science & Technol | ジヨセフソン接合素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0644643B2 (ja) | 1994-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5481119A (en) | Superconducting weak-link bridge | |
| US4430662A (en) | Superconductive tunnel junction integrated circuit | |
| US4432134A (en) | Process for in-situ formation of niobium-insulator-niobium Josephson tunnel junction devices | |
| JPS6185879A (ja) | 導電パタ−ンの形成方法 | |
| CN108539004B (zh) | 亚微米约瑟夫森隧道结及其制备方法 | |
| JPS61114585A (ja) | 電気的結線構造及びその形成方法 | |
| US5068694A (en) | Josephson integrated circuit having a resistance element | |
| JPS58145172A (ja) | ジヨセフソン接合素子 | |
| JPS6146081A (ja) | ジヨセフソン接合素子の製造方法 | |
| US4178602A (en) | Thin film cryotron | |
| JPS58145177A (ja) | ジヨセフソン接合素子の製造方法 | |
| JP2994304B2 (ja) | 超伝導集積回路および超伝導集積回路の製造方法 | |
| JPS6213832B2 (ja) | ||
| JPH0322711B2 (ja) | ||
| JPS5979585A (ja) | ジヨセフソン接合素子とその製造方法 | |
| EP0080532B1 (en) | Buried junction josephson interferometer | |
| JPS58125880A (ja) | ジヨセフソン接合素子 | |
| KR940000312B1 (ko) | 고부하 저항체를 갖는 sram 및 그 제조방법 | |
| JPS61244078A (ja) | 超伝導線路の作製方法 | |
| JPS59181075A (ja) | ジヨセフソン集積回路装置の製造方法 | |
| JPS60208876A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH05114758A (ja) | ジヨセフソン集積回路の製造方法 | |
| JPS6258678B2 (ja) | ||
| JPS61228686A (ja) | 半導体結合超伝導回路装置の製造方法 | |
| JPS58209181A (ja) | ジヨセフソン接合素子の製造方法 |