JPS60210887A - ジヨセフソン接合素子の製造方法 - Google Patents

ジヨセフソン接合素子の製造方法

Info

Publication number
JPS60210887A
JPS60210887A JP59067130A JP6713084A JPS60210887A JP S60210887 A JPS60210887 A JP S60210887A JP 59067130 A JP59067130 A JP 59067130A JP 6713084 A JP6713084 A JP 6713084A JP S60210887 A JPS60210887 A JP S60210887A
Authority
JP
Japan
Prior art keywords
superconductor electrode
superconductor
tunnel barrier
barrier layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59067130A
Other languages
English (en)
Inventor
Hisanao Tsuge
久尚 柘植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59067130A priority Critical patent/JPS60210887A/ja
Publication of JPS60210887A publication Critical patent/JPS60210887A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はジョセフソン接合素子の製造方法に関し、さら
に詳しくはトンネル障壁層のジョセフソン接合素子の製
造方法に関するものである。
(従来技術とその問題点) ジョセフソン接合素子で構成される論理回路や記憶回路
には、接合特性が優れ、この特性の各素子間でのばらつ
きが小さく、シかも熱サイクルによる特性劣化の小さい
素子が要求される。優れた接合特性と高信頼性という両
方の集積化条件を満たす素子として、第1の超伝導体電
極にニオブ(Nb)tた社Nb化合物を、第2の超伝導
体電極に鉛(pb)またはpb金合金用いたものが注目
されている。しかしながら、pb系系材上化学的に不安
定であるため、従来このパターニング方法はリフトオフ
法に限られていた。
従来例として、アール・エフ・プルーム(R,F。
Broom )等によって1980年10月に発表され
たアイ・イー・イー・イー・トランズアクシ日ンズ・オ
ン−エレクトロン・デバイシーズ(IEEETrans
actions on glsctron Devic
es )の第ap−27巻第10号1998〜2008
頁の論文などがある。この方法を第1図(a)〜(f)
を用いて工程順に説明する。第1図(a)に示すように
、絶縁体基板あるいは表面に絶縁体層を有する基板11
上に、蒸着法やスパッタ法によ、9Nbでなる第1の超
伝導体電極12を形成する。第1の超伝導体電極のパタ
ーニングは通常のホトレジスト工程を用いた工、チング
法やリフトオフ法で行なう。次に第五図(b)に示すよ
うに第1の超伝導体電極12上のトンネル障壁部となる
部分にアンダーカット形状のレジストマスク13t−形
成し、第1図(e)に示すように基板表面に蒸着法など
の指向性の良い成膜法で一酸化ケイ素(StO) 、二
酸化ケイ素(SiOl)等でなる絶縁体層14を被着し
、引続きリフトオンすると第1図(d)に示すような開
口部をもつトンネル障壁部が形成される。アンダーカッ
ト形状のレジストマスク13は通常のホトレジスト工程
に加え、露光前または露光後にりUロベンゼンやプロモ
ベンゼンナどの有機溶剤に浸すことによって得られる。
次に、第1図(、)に示すように熱酸化法あるいはプラ
ズマ酸化法でトンネル障壁部に数1OA厚さのトンネル
障壁層15を形成する。この後、第1図(f)に示すよ
うに、蒸着法およびリフトオフ法で第2の超伝導体電極
16t−形成する。この方法は、トンネル障壁部の形成
にアンダーカット形状のレジストマスク13を必要とす
るが、マスクの形状はレジストのプリベーク条件や有機
溶剤の液温、ディ、プ時間などの影響を受けやすい。特
に、トンネル障壁部の有効面積を規定するレジストマス
ク13下部の寸法を精度よく得ることは非常に難しい。
また、トンネル障壁部のスバ、タクリーニングやプラズ
マ酸化時に、絶縁体層14からのスバ、り物によj5)
ンネル障壁部が汚染されるという欠点もあった。
(発明の目的) 本発明は、このような従来の欠点を取)除いたジ四セ7
ソン接合素子の製造方法を提供することにある。
(発明の構成) 本発明によれば、基板上1CNbまたはNb化合物でな
る第1の超伝導体電極と前記第1の超伝導体電極の一表
面上のトンネル障壁層、および前記トンネル障壁層を介
して前記第1の超伝導体電極と対向するpbまたはpb
金合金なる第2の超伝導体電極を有するジ璽セフンン接
合素子の製造方法において、基板上に第1の超伝導体電
極゛、前記第1の超伝導体電極上にトンネル障壁層、前
記トンネル障壁層上に第2の超伝導体電極を連続形成す
る工程、前記第2の超伝導体電極上のトンネル障壁部と
なる場所に工、チングマスクを形成した後。
イオンエツチング法によシ前記第2の超伝導体電極を完
全にエツチングする工程、絶縁体層を被着。
リフトオフすることによって前記第2の超伝導体電極の
被エツチング部を埋める工程、前記#g2の超伝導体電
極と接触するように第3の超伝導体電極を形成する工程
を具備することを特徴とするジ璽セフソン接合素子の製
造方法が得られる。
(構成の詳細な説明) 以下本発明の基本プロセスについて図面を用いて説明す
る。
第2図(a)K示すように、絶縁体基板あるいは表面に
絶縁体層を有する基板21上に、 NbまたはNb化合
物でなる第1の超伝導体電極22.トンネル障壁層23
 、 Pbtたはpb金合金なる第2の超伝導体電極2
403層膜を形成する。第1の超伝導体電極22および
第2の超伝導体電極24は蒸着法またはスバ、り法で被
着する。トンネル障壁層23は第1の超伝導体電極22
表面を熱やプラズマによシ酸化するか絶縁体膜などを被
着して形成する。
上記3層膜22.23.24のパターニングは通常のレ
ジスト工程を用いた工、チング法やリフトオフ法で行な
う。次に、第2図(b)に示すように第2の超伝導体電
極24上のトンネル障壁部となる場所にレジストマスク
25を形成した後、第2図<e>に示すようにイオンエ
ツチング法で第2の超伝導体電極24を完全にエツチン
グする。ここで、レジストマスク25の膜厚は、エツチ
ング後レジストマスク25の側壁に再封屑物を生じない
ように最適化しておく。次に、第2図(d)に示すよう
に基板全面に蒸着法やイオンビームデポジション法など
の指向性の良い成膜法によりSin、 5iO1等でな
る絶縁体層26を被着し、レジストマスク25′t−リ
フトオンして第2図(e)のようなパターンを形成する
。この後、第2図(f)に示すように、Mlの超伝導体
電極22、第2の超伝導体電極24の場合と同様な成膜
法および加工法により第3の超伝導体電極27を形成す
る。仁の方法では、トンネル障壁部の形成に再現性の良
い矩形レジストマスクが利用できること、イオンエツチ
ング法によシレジストマスク25から第2の超伝導体電
極24への高精度のパターン転写が可能であることから
、従来のリフトオフ法を用いた方法に比ベトンネル障壁
部の寸法を制御し易い、また、スパッタクリーニングや
プラス1酸化によりトンネル障壁層を形成する際、トン
ネル障壁層が周囲の絶縁体層のスパッタによシ汚染され
るという欠点もない。
(実施例) 次に本発明の一実施例を示す。
表面が熱酸化5i02で被覆されたシリコン(St)基
板上に、電子ビーム蒸着法により基板温度300℃でN
b膜2000At−被着する。引続き、同一装置内で2
%の酸素(02)を含むアルゴン(Ar)−0゜混合ガ
ス金相いて、全圧力lXl0 Torr +カソード電
圧−170vでNb膜表面1に10分間プラズマ酸化し
%20〜30Aの酸化ニオブ(NblO++)膜を形成
する。仁の後、連続して室温でpb膜2000Aを蒸着
する。この風上にポジ屋ホトレジスト(シラプレー社製
AZ1350J)’!c−用いた通常のホトレジスト工
程でレジストマスクを形成した後、平行平板屋のスパッ
タエツチング装置を用いて、Ar。
フロン13(CF、)でそれぞれPb 、 Nb/Nb
、O,を連続工、チングして第1の超伝導体電極パター
ンを形成する。次に、上記3層膜上のトンネル障壁部と
なる場θiK直径1.5μm、膜厚2000Aのレジス
トマスクをバターニングした後、Arjiエツチングガ
スとするイオンエツチング法でPb膜を完全に除去し、
第2の超伝導体電極パターンを形成する。
エツチング条件は、 Ar圧力2 X 10 Torr
 *加速電圧5oov、を流密度0.9mA/allで
ある。次に、基板上に2000Hの5ick蒸着し、レ
ジストマスクをアセトン中の超音波洗浄でリフトオフす
る。
基板表面’((Arでスパッタクリーニングした後、第
2の超伝導体電極パターン形成と同様な方法でaooo
XのPb膜でなる第3の超伝導体電極を形成する。第2
の超伝導体電極の〕(ターニングの際、AZ1350J
に対するpbの工、テング運度比は13〜14と非常に
大きく、しかも異方性エツチングが可能なため、レジス
トマスクに対するトンネル障壁部のパターン寸法変化は
ほとんど生じない。また、pbは第1の超伝導体電極で
あるNb 、下地絶縁層8 iolに対してもそれぞれ
13〜14,7〜8と大きなエツチング速度比をもつた
め、pbの選択エツチングが可能である。
本実施例では、第1の超伝導体電極としてNbを、第2
および第3の超伝導体電極としてpbを用いた場合につ
いて説明したが、それぞれNb化合物、Pb合金でも同
様な結果が得られる。ただし、第3の超伝導体電極には
NbあるいはNb化合物を用いることもできる。また、
トンネル障壁層には第1の超伝導体電極表面の酸化層以
外に、被着によシ形成した絶縁体層を、トンネル障壁層
を酸化する場合には金属層、半導体層も適用できる。本
実施例では、トンネル障壁部を形成するためのマスクと
してAZ1350Jを使用したが、他の有機レジスト。
無機レジストなども用いることができる。イオンエツチ
ング法では、Pbは電子ビームレジストに対しても非常
に大きなエツチング速度比をもつため、1μ程度の微細
パターンの加工にはこの電子ビームレジストが有効であ
る。
(発明の効果) 以上説明したように本発明によれば、トンネル障壁部の
形成に異方性9選択性の優れたイオンエ、チング法が適
用できることから、オーバーエ。
チングが無視でき、寸法摺度の良いトンネル障壁slに
有するジ言セフソン接合索子を作製することができる。
【図面の簡単な説明】
第1図(&)〜(f)は従来のジ冒セフソン接合素子の
製造方法を工程順に説明するだめの断面図、第2図(a
)〜(f)は本発明のジ四セフソン接合素子の製造方法
を説明するための主要工程における素子の断面図である
。 図において、11.21は基板、12.22は第1の超
伝導体電極、13.25はレジストマスク。 14.26は絶縁体層、15.23はトンネル障壁層。 16.24は第2の超伝導体電極、27は第3の超伝導
体電極である。

Claims (1)

    【特許請求の範囲】
  1. 基板上1cNbまたはNb化合物でなる第1の超伝導体
    電極と前記@Xの超伝導体電極の一表面上のトンネル障
    壁層、および前記トンネル障壁層を介して前記第1O超
    伝導体電極と対向するPbまたはpb金合金なる第2の
    超伝導体電極を有するジョセフソン接合素子の製造方法
    において、基板上に第1の超伝導体電極、前記第1の超
    伝導体電極上にトンネル障壁層、前記トンネル障壁層上
    に第2の超伝導体電極を連続形成する工程、前記第2の
    超伝導体電極上のトンネル隊壁部となる場所にエツチン
    グマスクを形成した後、イオンエツチング法によシ前記
    第2の超伝導体電極を完全にエツチングする工程、絶縁
    体層を被着、リフトオフすることによって前記第2の超
    伝導体電極の被エツチング部を埋める工程、前記第2の
    超伝導体電極と接触するように第3の超伝導体電極を形
    成する工程を具備することを特徴とするジョセフソン接
    合素子の製造方法。
JP59067130A 1984-04-04 1984-04-04 ジヨセフソン接合素子の製造方法 Pending JPS60210887A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59067130A JPS60210887A (ja) 1984-04-04 1984-04-04 ジヨセフソン接合素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59067130A JPS60210887A (ja) 1984-04-04 1984-04-04 ジヨセフソン接合素子の製造方法

Publications (1)

Publication Number Publication Date
JPS60210887A true JPS60210887A (ja) 1985-10-23

Family

ID=13336005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59067130A Pending JPS60210887A (ja) 1984-04-04 1984-04-04 ジヨセフソン接合素子の製造方法

Country Status (1)

Country Link
JP (1) JPS60210887A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63300579A (ja) * 1987-05-29 1988-12-07 Fujitsu Ltd ジョセフソン回路の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63300579A (ja) * 1987-05-29 1988-12-07 Fujitsu Ltd ジョセフソン回路の製造方法

Similar Documents

Publication Publication Date Title
US4432134A (en) Process for in-situ formation of niobium-insulator-niobium Josephson tunnel junction devices
US4381595A (en) Process for preparing multilayer interconnection
JPS5851412B2 (ja) 半導体装置の微細加工方法
JPH027175B2 (ja)
JPS60210887A (ja) ジヨセフソン接合素子の製造方法
JPS60208873A (ja) ジヨセフソン接合素子の製造方法
JPS58209183A (ja) ジヨセフソン接合素子の製造方法
JPS60208875A (ja) ジヨセフソン接合素子の製造方法
JPS61263179A (ja) ジヨセフソン接合素子の製造方法
JPS6167975A (ja) ジヨセフソン接合素子の製造方法
JPS60208874A (ja) ジヨセフソン接合素子の製造方法
JPH03190289A (ja) ジョセフソン接合素子及びその製造方法
JPH04287382A (ja) 超電導薄膜パタンの形成方法
JPS61144892A (ja) シヨセフソン集積回路の製造方法
JPS61272981A (ja) ジヨセフソン装置の製造方法
JPS6143488A (ja) 超伝導コンタクトの製造方法
JPS5966125A (ja) 半導体装置の製造方法
JPH0234195B2 (ja)
JPS6147679A (ja) ジヨセフソン接合素子の作製方法
JPS6396973A (ja) ジヨセフソン接合素子の製造方法
JPH0481876B2 (ja)
JPH0334237B2 (ja)
JPS6149437A (ja) 半導体装置
JPS63289880A (ja) ジョセフソン接合素子の製造方法
JPS62224988A (ja) トンネル型ジヨセフソン素子の製造方法