JPH04324681A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH04324681A JPH04324681A JP3122646A JP12264691A JPH04324681A JP H04324681 A JPH04324681 A JP H04324681A JP 3122646 A JP3122646 A JP 3122646A JP 12264691 A JP12264691 A JP 12264691A JP H04324681 A JPH04324681 A JP H04324681A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- electrode
- barrier metal
- base layer
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 42
- 230000004888 barrier function Effects 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000007747 plating Methods 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000000059 patterning Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000001771 impaired effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置に関し、
特に、コンタクトホールの露出のない電極部を備えた半
導体装置とその製造方法に関するものである。
特に、コンタクトホールの露出のない電極部を備えた半
導体装置とその製造方法に関するものである。
【０００２】
【従来の技術】図２は、従来の半導体装置の電極部の形
成工程を示す断面図であり、図２（ａ）は形成途上の一
状態を示し、図２（ｂ） は最終的に電極が形成された
状態を示す。
成工程を示す断面図であり、図２（ａ）は形成途上の一
状態を示し、図２（ｂ） は最終的に電極が形成された
状態を示す。
【０００３】図において、１は半導体基板、２はシリコ
ン酸化膜、３はコンタクトホール、４はバリアメタル、
５０はメッキ下地層、９０はレジスト、１０は電極であ
る。
ン酸化膜、３はコンタクトホール、４はバリアメタル、
５０はメッキ下地層、９０はレジスト、１０は電極であ
る。
【０００４】先ず、半導体基板１全面に絶縁膜としての
シリコン酸化膜２を形成し、所定の写真製版，エッチン
グ技術によりシリコン酸化膜２を除去してコンタクトホ
ール３を形成する。次いで、全面にバリアメタル４とメ
ッキ下地層５０を順次形成した後、レジスト９０を塗布
し、露光，現像によりパターニングを行って、コンタク
トホールの上方のレジスト９０を除去する。次いで、図
２（ａ）に示すようにレジスト９０が除去された部分に
メッキ法等によって電極１０を形成する。次に、レジス
ト９０をエッチングにより除去した後、更にサイドエッ
チングを行って電極１０の周辺のメッキ下地層５０とバ
リアメタル４を除去することにより、コンタクトホール
３の上方に電極１０が形成される。
シリコン酸化膜２を形成し、所定の写真製版，エッチン
グ技術によりシリコン酸化膜２を除去してコンタクトホ
ール３を形成する。次いで、全面にバリアメタル４とメ
ッキ下地層５０を順次形成した後、レジスト９０を塗布
し、露光，現像によりパターニングを行って、コンタク
トホールの上方のレジスト９０を除去する。次いで、図
２（ａ）に示すようにレジスト９０が除去された部分に
メッキ法等によって電極１０を形成する。次に、レジス
ト９０をエッチングにより除去した後、更にサイドエッ
チングを行って電極１０の周辺のメッキ下地層５０とバ
リアメタル４を除去することにより、コンタクトホール
３の上方に電極１０が形成される。
【０００５】ところで、上記電極の形成工程によって電
極１０を形成する際、電極１０の厚みを厚くするために
は、レジスト９０を厚く塗布し、パターニングによって
電極１０が形成される溝を深く形成しなければならない
。
極１０を形成する際、電極１０の厚みを厚くするために
は、レジスト９０を厚く塗布し、パターニングによって
電極１０が形成される溝を深く形成しなければならない
。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
従来の電極形成工程において、レジスト９０を厚く塗布
し、露光，現像によるパターニングによって形成される
溝は、図２（ａ） に示すようにコンタクトホール３の
内側に向かってテーパをもつようになる。そして、この
溝に電極１０を形成し、電極の周辺のレジスト９０，バ
リヤメタル４，メッキ下地層５０をエッチングして除去
すると、図２（ｂ） に示すようにコンタクトホール３
部の半導体基板１が露出してリーク電流が増大したり、
更に、エッチングがコンタクトホール３上のバリアメタ
ル４やメッキ下地層５０にまで及ぶことから電極１０の
固定を不十分にして電極剥離を発生することがあり、装
置特性や信頼性の面で問題点を有していた。
従来の電極形成工程において、レジスト９０を厚く塗布
し、露光，現像によるパターニングによって形成される
溝は、図２（ａ） に示すようにコンタクトホール３の
内側に向かってテーパをもつようになる。そして、この
溝に電極１０を形成し、電極の周辺のレジスト９０，バ
リヤメタル４，メッキ下地層５０をエッチングして除去
すると、図２（ｂ） に示すようにコンタクトホール３
部の半導体基板１が露出してリーク電流が増大したり、
更に、エッチングがコンタクトホール３上のバリアメタ
ル４やメッキ下地層５０にまで及ぶことから電極１０の
固定を不十分にして電極剥離を発生することがあり、装
置特性や信頼性の面で問題点を有していた。
【０００７】この発明は上記のような問題点を解決する
ためになされたもので、コンタクトホール部の半導体基
板の表面露出と電極剥離を防止し、装置特性，信頼性が
向上した半導体装置とその製造方法を得ることを目的と
する。
ためになされたもので、コンタクトホール部の半導体基
板の表面露出と電極剥離を防止し、装置特性，信頼性が
向上した半導体装置とその製造方法を得ることを目的と
する。
【０００８】
【課題を解決するための手段】この発明にかかる半導体
装置は、コンタクトホール上とコンタクトホールの周辺
部の絶縁膜上にバリアメタルを形成し、バリヤメタルを
介してコンタクトホールの上方に電極を形成したもので
ある。
装置は、コンタクトホール上とコンタクトホールの周辺
部の絶縁膜上にバリアメタルを形成し、バリヤメタルを
介してコンタクトホールの上方に電極を形成したもので
ある。
【０００９】この発明にかかる半導体装置の製造方法は
、半導体基板上に形成された絶縁膜の一部を除去してコ
ンタクトホールを形成し、半導体基板全面にバリアメタ
ルを形成し、前記コンタクトホール上に形成されたバリ
アメタルと前記コンタクトホールの周辺部の絶縁膜上に
形成されたバリアメタルを残して前記バリアメタルを除
去し、次いで、半導体基板全面にメッキ下地層を形成し
、該コンタクトホール上に形成されたメッキ下地層上に
電極を形成した後、前記電極の下に形成されたメッキ下
地層を除く他のメッキ下地層を除去して電極部を形成す
るものである。
、半導体基板上に形成された絶縁膜の一部を除去してコ
ンタクトホールを形成し、半導体基板全面にバリアメタ
ルを形成し、前記コンタクトホール上に形成されたバリ
アメタルと前記コンタクトホールの周辺部の絶縁膜上に
形成されたバリアメタルを残して前記バリアメタルを除
去し、次いで、半導体基板全面にメッキ下地層を形成し
、該コンタクトホール上に形成されたメッキ下地層上に
電極を形成した後、前記電極の下に形成されたメッキ下
地層を除く他のメッキ下地層を除去して電極部を形成す
るものである。
【００１０】
【作用】この発明の半導体装置においては、コンタクト
ホールがバリヤメタルによって完全に覆われることより
、コンタクトホ−ル部の半導体基板の表面露出がなくな
り、リーク電流の増大やコンタクトホールへの異物の侵
入を防止することができる。
ホールがバリヤメタルによって完全に覆われることより
、コンタクトホ−ル部の半導体基板の表面露出がなくな
り、リーク電流の増大やコンタクトホールへの異物の侵
入を防止することができる。
【００１１】また、この発明の半導体装置の製造部方法
においては、電極形成前にコンタクトホール間のバリア
メタルの一部を除去して個々の電極部の分離部となる領
域を形成するので、コンタクトホ−ル部の半導体基板の
表面露出が防止でき、また、電極形成後にコンタクトホ
ール部のメッキ下地層やバリヤメタルを除去する必要が
ないので、一旦形成された電極の固定を損なうことがな
い。
においては、電極形成前にコンタクトホール間のバリア
メタルの一部を除去して個々の電極部の分離部となる領
域を形成するので、コンタクトホ−ル部の半導体基板の
表面露出が防止でき、また、電極形成後にコンタクトホ
ール部のメッキ下地層やバリヤメタルを除去する必要が
ないので、一旦形成された電極の固定を損なうことがな
い。
【００１２】
【実施例】以下、この発明の一実施例を図について説明
する。図１は、この発明の一実施例による半導体装置の
電極部の形成工程を示す断面図であり、図において、１
は半導体基板、２はシリコン酸化膜、３はコンタクトホ
ール、４はバリアメタル、５は第１メッキ下地層、６は
第１レジスト、７は電極分離ホール、８は第２メッキ下
地層、９は第２レジスト、１０は電極である。 先ず
、半導体基板１上に絶縁膜としてのシリコン酸化膜２を
形成し、所定の写真製版，エッチング技術によりコンタ
クトホール３を形成する。次いで、半導体基板１全面に
バリアメタル４と第１メッキ下地層５を順次形成する。 このバリアメタル４と第１メッキ下地層５の形成はバリ
アメタルの表面酸化等の防止為、同一反応器内で連続的
に成長させている。次いで、第１レジスト６を薄い層厚
で塗布し、露光，現像によパターニングを行い、第１図
（ａ） に示すように、第１レジスト６をマスクとして
第１メッキ下地層５とバリアメタル４をエッチングによ
って除去して電極分離ホール７を形成する。次に、第１
レジスト６を除去し、基板１全面に第２メッキ下地層８
を形成した後、電極形成用の第２レジスト９を厚く塗布
し、露光，現像によるパターニングを行って電極形成用
の溝を形成する。そして、図１（ｂ） に示すように前
記形成された溝にメッキ法により電極１０を形成した後
、第２レジスト９と電極１０の下部を除く第２メッキ下
地層８を除去して電極部が完成する。
する。図１は、この発明の一実施例による半導体装置の
電極部の形成工程を示す断面図であり、図において、１
は半導体基板、２はシリコン酸化膜、３はコンタクトホ
ール、４はバリアメタル、５は第１メッキ下地層、６は
第１レジスト、７は電極分離ホール、８は第２メッキ下
地層、９は第２レジスト、１０は電極である。 先ず
、半導体基板１上に絶縁膜としてのシリコン酸化膜２を
形成し、所定の写真製版，エッチング技術によりコンタ
クトホール３を形成する。次いで、半導体基板１全面に
バリアメタル４と第１メッキ下地層５を順次形成する。 このバリアメタル４と第１メッキ下地層５の形成はバリ
アメタルの表面酸化等の防止為、同一反応器内で連続的
に成長させている。次いで、第１レジスト６を薄い層厚
で塗布し、露光，現像によパターニングを行い、第１図
（ａ） に示すように、第１レジスト６をマスクとして
第１メッキ下地層５とバリアメタル４をエッチングによ
って除去して電極分離ホール７を形成する。次に、第１
レジスト６を除去し、基板１全面に第２メッキ下地層８
を形成した後、電極形成用の第２レジスト９を厚く塗布
し、露光，現像によるパターニングを行って電極形成用
の溝を形成する。そして、図１（ｂ） に示すように前
記形成された溝にメッキ法により電極１０を形成した後
、第２レジスト９と電極１０の下部を除く第２メッキ下
地層８を除去して電極部が完成する。
【００１３】このような本実施例の半導体装置の製造方
法では、コンタクトホール３上にバリアメタル４，第１
メッキ下地層５，第２メッキ下地層８を介して電極１０
を形成し、その後に電極１０の下の第２メッキ下地層を
除く第２メッキ下地層と第２レジスト９を除去して個々
の電極部を形成したので、コンタクトホール３の半導体
基板１の表面はバリアメタル４によって完全に覆われ、
また、電極１０を形成した後は、コンタクトホール３の
上方のバリアメタル４やメッキ下地層５，８をエッチン
グする必要がなく、電極１０の固定を損なうことがない
。
法では、コンタクトホール３上にバリアメタル４，第１
メッキ下地層５，第２メッキ下地層８を介して電極１０
を形成し、その後に電極１０の下の第２メッキ下地層を
除く第２メッキ下地層と第２レジスト９を除去して個々
の電極部を形成したので、コンタクトホール３の半導体
基板１の表面はバリアメタル４によって完全に覆われ、
また、電極１０を形成した後は、コンタクトホール３の
上方のバリアメタル４やメッキ下地層５，８をエッチン
グする必要がなく、電極１０の固定を損なうことがない
。
【００１４】また、このような本実施例により得られた
半導体装置では、コンタクトホール３をバリアメタル４
が完全に覆い、コンタクトホール３の上方に第１メッキ
下地層５とバリアメタル４を介して電極が形成されてい
るので、半導体基板１の表面露出や電極剥離がなく、装
置特性，信頼性が向上する。
半導体装置では、コンタクトホール３をバリアメタル４
が完全に覆い、コンタクトホール３の上方に第１メッキ
下地層５とバリアメタル４を介して電極が形成されてい
るので、半導体基板１の表面露出や電極剥離がなく、装
置特性，信頼性が向上する。
【００１５】
【発明の効果】以上のように、この発明の半導体装置に
よれば、コンタクトホール上とコンタクトホールの周辺
部の絶縁膜上にバリアメタルを形成し、該コンタクトホ
ールの上方にバリアメタルを介して電極を形成したので
、コンタクトホール部の半導体基板の表面露出や電極剥
離がなく、リーク電流の増大やコンタクトホールへの異
物の進入等による特性劣化のない信頼性の高い半導体装
置が得られる効果がある。
よれば、コンタクトホール上とコンタクトホールの周辺
部の絶縁膜上にバリアメタルを形成し、該コンタクトホ
ールの上方にバリアメタルを介して電極を形成したので
、コンタクトホール部の半導体基板の表面露出や電極剥
離がなく、リーク電流の増大やコンタクトホールへの異
物の進入等による特性劣化のない信頼性の高い半導体装
置が得られる効果がある。
【００１６】また、この発明の半導体装置の製造方法に
よれば、半導体基板上に形成された絶縁膜の一部を除去
してコンタクトホールを形成し、半導体基板全面にバリ
アメタルを形成し、前記コンタクトホール上に形成され
たバリアメタルと前記コンタクトホールの周辺部の絶縁
膜上に形成されたバリアメタルを残してバリアメタルを
除去し、次いで、半導体基板上全面にメッキ下地層を形
成し、該コンタクトホールの上方のメッキ下地層上に電
極を形成した後、前記電極の下に形成されたメッキ下地
層を除く他のメッキ下地層を除去して電極部を形成した
ので、電極を形成した後にコンタクトホール上のバリヤ
メタルやメッキ下地層をエッチングにて除去する必要が
ないため、コンタクトホールの露出や電極剥離のない半
導体装置を容易に得ることができる効果がある。
よれば、半導体基板上に形成された絶縁膜の一部を除去
してコンタクトホールを形成し、半導体基板全面にバリ
アメタルを形成し、前記コンタクトホール上に形成され
たバリアメタルと前記コンタクトホールの周辺部の絶縁
膜上に形成されたバリアメタルを残してバリアメタルを
除去し、次いで、半導体基板上全面にメッキ下地層を形
成し、該コンタクトホールの上方のメッキ下地層上に電
極を形成した後、前記電極の下に形成されたメッキ下地
層を除く他のメッキ下地層を除去して電極部を形成した
ので、電極を形成した後にコンタクトホール上のバリヤ
メタルやメッキ下地層をエッチングにて除去する必要が
ないため、コンタクトホールの露出や電極剥離のない半
導体装置を容易に得ることができる効果がある。
【図１】この発明の一実施例による半導体装置の工程断
面図である。
面図である。
【図２】従来の半導体装置の工程断面図である。
１ 半導体基板
２ シリコン酸化膜
３ コンタクトホール
４ バリアメタル
５ 第１メッキ下地層
６ 第１レジスト
７ 電極分離ホール
８ 第２メッキ下地層
９ 第２レジスト
１０ 電極
５０ メッキ下地層
９０ レジスト
Claims (2)
- 【請求項１】 半導体基板上の絶縁膜の一部を除去し
て形成されたコンタクトホールと該コンタクトホールに
形成された電極とを有する半導体装置において、コンタ
クトホール上及びコンタクトホールの周辺部の絶縁膜上
に形成されたバリアメタルと、該コンタクトホールの上
方に前記バリアメタルを介して形成された電極とを備え
たことを特徴とする半導体装置。 - 【請求項２】 絶縁膜が形成された半導体基板上の絶
縁膜の一部を除去してコンタクトホールを形成する工程
と、半導体基板全面にバリアメタルを形成する工程と、
前記コンタクトホール上のバリアメタルと前記コンタク
トホールの周辺部のバリアメタルを残して前記バリアメ
タルを除去する工程と、半導体基板全面にメッキ下地層
を形成し、該コンタクトホールの上方に形成されたメッ
キ下地層上に電極を形成する工程と、前記電極下のメッ
キ下地層を除く他のメッキ下地層を除去する工程と、を
含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3122646A JPH04324681A (ja) | 1991-04-24 | 1991-04-24 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3122646A JPH04324681A (ja) | 1991-04-24 | 1991-04-24 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04324681A true JPH04324681A (ja) | 1992-11-13 |
Family
ID=14841123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3122646A Pending JPH04324681A (ja) | 1991-04-24 | 1991-04-24 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04324681A (ja) |
-
1991
- 1991-04-24 JP JP3122646A patent/JPH04324681A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS588579B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| US6008121A (en) | Etching high aspect contact holes in solid state devices | |
| JPH04324681A (ja) | 半導体装置及びその製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPS60236244A (ja) | 半導体装置の製造方法 | |
| KR0182176B1 (ko) | 반도체 소자의 접촉부 제조 공정 | |
| JPH0653160A (ja) | セルフアラインコンタクト形成法 | |
| JPS5967675A (ja) | ジヨセフソン集積回路装置の製造方法 | |
| JP3141855B2 (ja) | 半導体装置の製造方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| KR100206896B1 (ko) | 바이폴라 소자의 컨택형성 방법 | |
| KR950003224B1 (ko) | 다층배선 구조를 갖는 반도체 장치의 제조방법 | |
| KR100272577B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JPH05218212A (ja) | 半導体装置の製造方法 | |
| JPS6028237A (ja) | 半導体装置の製造方法 | |
| JPH0448644A (ja) | 半導体装置の製造方法 | |
| JPH05283429A (ja) | 薄膜トランジスタ装置の製造方法 | |
| JPS6130031A (ja) | 半導体装置の製造方法 | |
| KR20010061546A (ko) | 강유전체 메모리 소자의 콘택식각 방법 | |
| JPH06151605A (ja) | 半導体装置の製造方法 | |
| JPH01251642A (ja) | 半導体装置の製造方法 | |
| JPS62274715A (ja) | 半導体装置の製造方法 | |
| JPS5928344A (ja) | 半導体装置の製造方法 | |
| JPH02156633A (ja) | 半導体装置の製造方法 | |
| JPS63307744A (ja) | 半導体装置の製造方法 |