JPS5842253A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5842253A JPS5842253A JP14048581A JP14048581A JPS5842253A JP S5842253 A JPS5842253 A JP S5842253A JP 14048581 A JP14048581 A JP 14048581A JP 14048581 A JP14048581 A JP 14048581A JP S5842253 A JPS5842253 A JP S5842253A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- silicon oxide
- oxide film
- coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の電極配線に係り、特に金属電極配
線の製造方法に関する。
線の製造方法に関する。
従来、半導体装置の電極配線の製造方法として、選択蝕
刻法が知られている。この方法では、電極配at形成す
る半導体基板表面の段差部分で電極配線の短絡が生じ易
い。この短絡発生過程を、従来の半導体装置を例として
説明する。
刻法が知られている。この方法では、電極配at形成す
る半導体基板表面の段差部分で電極配線の短絡が生じ易
い。この短絡発生過程を、従来の半導体装置を例として
説明する。
第1図(6)は、所望の回路素子を形成した半導体基板
101上に電気絶縁M102が被着されてシ)、該電気
S縁11102Ka%電極用開孔103が設けられてい
る。基板101表面には、素子形成のための数回の拡散
・蝕刻処理により段差104が生じている。
101上に電気絶縁M102が被着されてシ)、該電気
S縁11102Ka%電極用開孔103が設けられてい
る。基板101表面には、素子形成のための数回の拡散
・蝕刻処理により段差104が生じている。
第1図(Bは、前記電気絶縁[1102t−含む前記半
導体基板101上に第極用金属105が被着されている
。この時、前記金属i’os#cは前記段差104に対
応して溝106が生じる。この溝の様子は例えば、文献
Journal of Vacuum5ciemce
and Technology Toll、Nol
。
導体基板101上に第極用金属105が被着されている
。この時、前記金属i’os#cは前記段差104に対
応して溝106が生じる。この溝の様子は例えば、文献
Journal of Vacuum5ciemce
and Technology Toll、Nol
。
Jan/Feb、1974に詳しく述べられている。
第1図(OFi前記金属105上にホトレジス)107
を被着すると、前記溝106部分で前記ホトレジスト1
07の膜厚は極めて厚(な)、次の露光。
を被着すると、前記溝106部分で前記ホトレジスト1
07の膜厚は極めて厚(な)、次の露光。
現儂工at−経た後、所望のホトレジストパターン10
7a(D他に前記溝106内に不用なホトレジストパタ
ーン107bが形成される。皺ホトレジストパターン1
07bの除去としては、露光、現像処理の操作でも可能
であるが、所望のホトレジストパターン107aの寸法
精度低下表どのため現実的でない。
7a(D他に前記溝106内に不用なホトレジストパタ
ーン107bが形成される。皺ホトレジストパターン1
07bの除去としては、露光、現像処理の操作でも可能
であるが、所望のホトレジストパターン107aの寸法
精度低下表どのため現実的でない。
第1図口は、前記ホトレジストパJ −ン107a。
bt−含む半導体基板101に、金属105の蝕刻処理
が施されている。金属105のパターンは、前記ホトレ
ジストパターン1071に対応した電極配置1110と
不用なホトレジストパターン107bに対応した金属膜
111とからなる。該金属11111は、第1図口に示
すように隣接する電極配線110mと110b及び11
0bと110c とを短絡させる。
が施されている。金属105のパターンは、前記ホトレ
ジストパターン1071に対応した電極配置1110と
不用なホトレジストパターン107bに対応した金属膜
111とからなる。該金属11111は、第1図口に示
すように隣接する電極配線110mと110b及び11
0bと110c とを短絡させる。
このように従来の方法では、所望の回路が得られない欠
点があった。
点があった。
本発明は、上記従来法の欠点に鑑みてなされ友もので、
容品に所望の電極配線パターンが得られ、しかも微細化
に適した新規な半導体装置の製造方法t−提供すること
をその目的とする。
容品に所望の電極配線パターンが得られ、しかも微細化
に適した新規な半導体装置の製造方法t−提供すること
をその目的とする。
本発明の特徴は、半導体基板の一生面に回路素子を形成
する工程と、この半導体基板主面を被覆する電気絶縁膜
に電極開孔を設ける工程と、この電気絶縁膜を含む前記
半導体基鈑上に電極薄膜及び電極薄膜表面の微小溝を少
なくとも緩和する被覆薄膜を被着する工程と、この被覆
薄膜上の感光性樹脂パターンをマスクとして、被覆薄膜
を電極薄膜に達するまで選択蝕刻する工程と、少なくと
もこの被覆薄膜パターンtYスクとして電極薄膜管電気
杷縁膜に達するまで選択蝕刻する工程とを含む半導体装
置の製造方法にある。そして、被覆薄膜は、気相成長法
、スパッタリング法、回転塗布法、或はメツ中法を用い
て形成し友薄膜であることが好ましい。
する工程と、この半導体基板主面を被覆する電気絶縁膜
に電極開孔を設ける工程と、この電気絶縁膜を含む前記
半導体基鈑上に電極薄膜及び電極薄膜表面の微小溝を少
なくとも緩和する被覆薄膜を被着する工程と、この被覆
薄膜上の感光性樹脂パターンをマスクとして、被覆薄膜
を電極薄膜に達するまで選択蝕刻する工程と、少なくと
もこの被覆薄膜パターンtYスクとして電極薄膜管電気
杷縁膜に達するまで選択蝕刻する工程とを含む半導体装
置の製造方法にある。そして、被覆薄膜は、気相成長法
、スパッタリング法、回転塗布法、或はメツ中法を用い
て形成し友薄膜であることが好ましい。
本発明によれば電極配線用薄膜表面に被覆性に優れ次被
覆薄ll[を被着した後、該薄膜上にホトレジストl被
着させるためホトレジスト膜厚は均一性が良く所望のパ
ターンが容易(得られる。しかも電極配線用薄膜の選択
蝕刻処理のためのマスクとしてホトレジストと被覆薄膜
とt用いることによって、ホトレジストそのものの膜厚
をも従来に比較して薄くすることが可能なため微細パタ
ーンが得易い利点がある。
覆薄ll[を被着した後、該薄膜上にホトレジストl被
着させるためホトレジスト膜厚は均一性が良く所望のパ
ターンが容易(得られる。しかも電極配線用薄膜の選択
蝕刻処理のためのマスクとしてホトレジストと被覆薄膜
とt用いることによって、ホトレジストそのものの膜厚
をも従来に比較して薄くすることが可能なため微細パタ
ーンが得易い利点がある。
次に本発明をより良く理解するため実施例を用いて説明
する。説明を簡単にする九め現在最も一般的に使用され
ている材料、即ち半導体としてシリコン、電極配線用材
料としてアルミニウムを用いる。
する。説明を簡単にする九め現在最も一般的に使用され
ている材料、即ち半導体としてシリコン、電極配線用材
料としてアルミニウムを用いる。
第2図(A):拡散、蝕刻攻どの処理によってシリコン
基板201の一生面には回路素子(図示せず)が形成さ
れている。前記シリコン基板201表面KFis例えば
素子間絶黴分離領域に於て段差202が生じている。前
記シリコン基板201表面KG’リコン酸化膜203が
被着され、開孔204が設けられている。
基板201の一生面には回路素子(図示せず)が形成さ
れている。前記シリコン基板201表面KFis例えば
素子間絶黴分離領域に於て段差202が生じている。前
記シリコン基板201表面KG’リコン酸化膜203が
被着され、開孔204が設けられている。
第2図CB:前記シリコン酸化膜203を含む前記シリ
コン基板201表面にアルミニウム[1205を被着し
た後、途布式シリコン酸化膜(例えば東京応化製0CD
)206を被着する。この時前記段差202部分で、前
記アルミニウム膜205に生じた溝207は前記シリコ
ン酸化膜206て埋められている。
コン基板201表面にアルミニウム[1205を被着し
た後、途布式シリコン酸化膜(例えば東京応化製0CD
)206を被着する。この時前記段差202部分で、前
記アルミニウム膜205に生じた溝207は前記シリコ
ン酸化膜206て埋められている。
第2図(Q:前記シリコン酸化膜206表面にホトレジ
ストパターン208を形成し、該ホトレジスジパターン
208をマスクとして前記シリコン酸化膜206t−タ
カくとも前記アルミニウム2050表面に達するまで選
択蝕刻する。
ストパターン208を形成し、該ホトレジスジパターン
208をマスクとして前記シリコン酸化膜206t−タ
カくとも前記アルミニウム2050表面に達するまで選
択蝕刻する。
ll2Eρ:前記ホトレジストパターン208とシリコ
ン酸化膜206とtマスクとして前記アルミニウムIl
[205を少なくとも前記シリコン酸化膜203に達す
るまで選択蝕刻し、所望の電極配線を得る。アルミニウ
ムの蝕刻には主にリン酸を含む溶iIt用いても良いが
、パターン精度に優れたプラズマエツチング法を用いる
のが好適である。
ン酸化膜206とtマスクとして前記アルミニウムIl
[205を少なくとも前記シリコン酸化膜203に達す
るまで選択蝕刻し、所望の電極配線を得る。アルミニウ
ムの蝕刻には主にリン酸を含む溶iIt用いても良いが
、パターン精度に優れたプラズマエツチング法を用いる
のが好適である。
本発明では、被着したホトレジス)II厚が均一になる
ことと、ホトレジスト及び被覆薄膜とをマスクとしてい
るため、プラズマエ、チンダ法の場合、従来のホトレジ
ストのみをマスクとしたアルミニウム膜の選択蝕刻に比
較して、ホトレジスト膜厚を薄くできることから、パタ
ーン精度を高上させることができる利点もある。
ことと、ホトレジスト及び被覆薄膜とをマスクとしてい
るため、プラズマエ、チンダ法の場合、従来のホトレジ
ストのみをマスクとしたアルミニウム膜の選択蝕刻に比
較して、ホトレジスト膜厚を薄くできることから、パタ
ーン精度を高上させることができる利点もある。
第3図には、比較的大きな段差が生じる2層の電極配線
を有する半導体装置の第1及び第2層の電極配線に適用
した例を示した。この場合、第1層電極配線形成時に用
い几被覆薄膜は除去しても良く、また導通用開孔を除き
そのまま被着させておいても良い、第3図は後者の例で
ある。
を有する半導体装置の第1及び第2層の電極配線に適用
した例を示した。この場合、第1層電極配線形成時に用
い几被覆薄膜は除去しても良く、また導通用開孔を除き
そのまま被着させておいても良い、第3図は後者の例で
ある。
上記例で社被覆薄膜として塗布式シリコン酸化gt−用
いたが、その他気相成長法、スバ、タリング法など被覆
性に優れた薄膜であれば良く、またシリコン酸化藁のみ
に限らず、シリコン窒化膜。
いたが、その他気相成長法、スバ、タリング法など被覆
性に優れた薄膜であれば良く、またシリコン酸化藁のみ
に限らず、シリコン窒化膜。
シリコン、酸化アルミニウム或は金などの金属材料を用
いることもできる。電極配線材料としては、アルミニウ
ムの他、シリコン又は鋼とアルミニウムとの合金膜或は
モリブデン、タングステンなどの高融点金属にも適用で
きる。
いることもできる。電極配線材料としては、アルミニウ
ムの他、シリコン又は鋼とアルミニウムとの合金膜或は
モリブデン、タングステンなどの高融点金属にも適用で
きる。
以上、本発明を実施例を用いて説明し文が、本発明の本
質的部分は、半導体装置の電極配線材料表面の微小II
t−少なくとも緩和する薄膜を被着した後、ホトレジス
ト工程を実施することにあり、その大きな効果は、容易
に所望の電極配線が得られることにある。
質的部分は、半導体装置の電極配線材料表面の微小II
t−少なくとも緩和する薄膜を被着した後、ホトレジス
ト工程を実施することにあり、その大きな効果は、容易
に所望の電極配線が得られることにある。
第1図囚〜閲は従来法による半導体装置の主工程断面図
および平面図、第2図(A)〜口及び第3図は本発明に
よる半導体装置の主工程断面図、である。 なお図にシいて、101・・・・・・半導体、102・
・・・・・電気絶縁g%105・・・・・・電極材料、
107,208・・・・−・ホトレジスト、201,
301・・・・・・シリコン、203.303,307
・・・・・・シリコン酸化膜、205.305,308
・・・・・・アルミニウム、206゜306.309・
・・・・・シリコン酸化膜(塗布式)、第 1 閃 第 1 区 第 7 口 $ 2 閃 覗q 第 3 図 −25(
および平面図、第2図(A)〜口及び第3図は本発明に
よる半導体装置の主工程断面図、である。 なお図にシいて、101・・・・・・半導体、102・
・・・・・電気絶縁g%105・・・・・・電極材料、
107,208・・・・−・ホトレジスト、201,
301・・・・・・シリコン、203.303,307
・・・・・・シリコン酸化膜、205.305,308
・・・・・・アルミニウム、206゜306.309・
・・・・・シリコン酸化膜(塗布式)、第 1 閃 第 1 区 第 7 口 $ 2 閃 覗q 第 3 図 −25(
Claims (2)
- (1)半導体基板上に電極着膜及び該電極薄膜表面の微
小溝を少なくとも緩和する被覆薄膜を被着する工程と、
前記被覆薄膜上の感光性樹脂パターンをマスクとして、
前記被覆薄l[を前記電極薄膜に達するまで選択蝕刻す
る工程と、少なくとも前記被覆薄膜パターンt!スクと
して前記電極薄膜を前記電気絶縁膜に達するまで選択蝕
刻する工程とを含むこと’t@徴とする半導体装置の製
造方−法。 - (2)前記被覆薄膜は、気相成長法、スパッタリング法
1回転塗布勇、或はメッキ法を用いて形成した薄膜であ
ることを特徴とする特許請求の範囲第(1)項記載の半
導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14048581A JPS5842253A (ja) | 1981-09-07 | 1981-09-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14048581A JPS5842253A (ja) | 1981-09-07 | 1981-09-07 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5842253A true JPS5842253A (ja) | 1983-03-11 |
Family
ID=15269695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14048581A Pending JPS5842253A (ja) | 1981-09-07 | 1981-09-07 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5842253A (ja) |
-
1981
- 1981-09-07 JP JP14048581A patent/JPS5842253A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4560435A (en) | Composite back-etch/lift-off stencil for proximity effect minimization | |
JP2769332B2 (ja) | 電気的にプログラム可能な集積回路の製法 | |
JPS5842253A (ja) | 半導体装置の製造方法 | |
US11955427B2 (en) | Method of forming electrical fuse matrix | |
JPS5967675A (ja) | ジヨセフソン集積回路装置の製造方法 | |
JPH05218212A (ja) | 半導体装置の製造方法 | |
US4693783A (en) | Method of producing interconnections in a semiconductor integrated circuit structure | |
JPS6147679A (ja) | ジヨセフソン接合素子の作製方法 | |
JP2699498B2 (ja) | 半導体装置の製造方法 | |
JPS59181031A (ja) | 空中配線の形成方法 | |
JPH05102160A (ja) | 半導体装置およびその製造方法 | |
JPH01251642A (ja) | 半導体装置の製造方法 | |
JPS60140747A (ja) | 半導体装置の製造方法 | |
JPS5911647A (ja) | 半導体装置の製造方法 | |
JPH02134847A (ja) | 半導体装置とその製造方法 | |
JPH023926A (ja) | 配線の形成方法 | |
JPH10256234A (ja) | 多層配線の製作方法 | |
JPS63224273A (ja) | ジヨセフソン接合素子とその作製方法 | |
JPS58122750A (ja) | 半導体装置の製造方法 | |
JPH06151423A (ja) | 半導体装置の製造方法 | |
JPH0544181B2 (ja) | ||
JPS60102756A (ja) | 半導体装置の製造方法 | |
JPS6127898B2 (ja) | ||
JPS61288445A (ja) | 半導体装置の製造方法 | |
JPS60227440A (ja) | 半導体装置の製造方法 |