JPH0334870B2 - - Google Patents

Description

【発明の詳細な説明】 次の順序で本発明を説明する。

Ａ 産業上の利用分野 Ｂ 開示の概要 Ｃ 従来技術 Ｄ 発明が解決しようとする問題点 Ｅ 問題点を解決するための手段 Ｆ 実施例 Ｇ 発明の効果 Ａ 産業上の利用分野 この発明は、集積回路の製造処理方法に関し、
特に、能動デバイスに接点を付着するための複合
ステンシル処理方法に関するものである。この複
合ステンシル処理方法は、能動デバイス領域に近
接するリフトオフ・ステンシル物質によつてひき
起こされる局所的な幾何効果を最小限に抑えるも
のである。

Ｂ 開示の概要 VLSI回路を製造するために、きわめて稠密な
レイアウトの小さい孔に、より薄い導電体が接続
されるようになるにつれて、局所的な幾何効果に
より問題が生じやすくなる。

この発明の複合バツク・エツチ／リフトオフ・
ステンシル法によれば、予備クリーニングや、表
面処理や金属付着処理の間に、接点領域に対する
リフトオフ・レジスト・ステンシルの近接効果に
より、小型のデバイス中の接点の性質に制御でき
ない変化が生じてしまうことが防止される。

集積回路の金属接点層をバツク・エツチングに
よつてパターン化することにより、クリーニング
や表面処理や、付着処理の間にレジストを接点領
域の近くに配置する必要がなくなる。しかしなが
ら、バツク・エツチングは、デバイスの下層を損
傷する虞れがある。というのは、金属をウエーハ
の全面に亘つて完全にエツチングするためには、
オーバー・エツチングになつてしまうからであ
る。

この発明の方法によれば、バツク・エツチング
にさらされるウエーハの領域が限定され、以て接
点金属を選択する自由が回復される。すなわち、
バツク・エツチングは接点孔に近接するウエーハ
の領域にのみ施される。このリソグラフ処理にお
ける新規な要件は、２つのマスクレベルが使用さ
れるときの重ね合わせの問題を防止できるような
方法でリフトオフ技術とバツク・エツチング技術
を組み合わせたことにある。

Ｃ 従来技術 従来の集積回路技術は、チツプ上に回路を大量
に複製することやその他多くの処理の改良を可能
ならしめるために、物質の純度や、回路導体や能
動デバイスの微細化の領域で技術から科学へと受
け継がれてきた。そして、処理の改良が進むにつ
れ需要が高まり、集積密度は、１チツプあたりの
デバイスの個数が１から２、４、16、64、1024…
…から１チツプあたり何百万個へと増大した。と
ころが、これらの変化が生じてくると、新たな問
題が起こつてきた。その１つの変化は、垂直方向
の長さの制御が重大になつたことである。すなわ
ち、高集積密度では薄膜でさえも付着工程の間に
隣接デバイス領域を陰影化し、VLSI回路におい
ては許容できないようなデバイス性能の劣化をも
たらす。

一般的に集積回路においては、半導体電極やジ
ヨセフソン電極などの能動デバイス領域に結線を
はかるための接点及び導線用の金属化工程が必要
である。しかし、集積回路が複雑になるにつれ
て、交差状及び層状結線には、設計者垂直トポグ
ラフイ（微細構成）という困難な要求から解放す
るための改良された製造技術を開発することが必
要とされてきた。一方、水平トポグラフイという
比較的穏やかな要求は一般的には注目されていな
い。

水平トポグラフイは今や設計の制約であるとし
て認識され始めている。すなわち付着の陰影化が
デバイスのパラメータに影響を与えるようなレベ
ルにまで集積密度が達すると、水平トポグラフイ
は重大な設計上の制約に逢着するのである。この
とき、ある物質が付着され、または成長されるべ
き領域に近接して別のマスク物質が単に物理的に
存在する、ということから生じてくる近接効果
が、ジヨセフソン接合デバイスの製造工程におい
て主な問題になつてきている。すなわち、薄膜の
実際の端面が能動デバイスの所在位置であるかも
しれず、フオトレジストの厚さが大きすぎて、そ
の陰影が、フオトレジスト中の開口によつて画成
されるデバイスの特性を損うこともあり得る。さ
らに、隣接物質による化学的及び物理的汚染もま
た生じる可能性がある。

さて、フオトレジスト・ステンシルの品質管理
技術には、一般的に、純度の制御や、露光の制御
や、エツチングまたはそれに関連する技術による
回路物質及びステンシル物質の除去などに多くの
注意が払われる。また、リフトオフ技術は、他の
物質除去技術よりも相当に容易なので、デバイス
の処理後のステンシルの除去に有利であるため、
より頻繁に使用されるようになつてきている。

金属除去のためのバツク・エツチングは、クリ
ーニングや、表面処理や付着処理の間に、フオト
レジストをデバイス領域に近接させる必要をなく
するための技術である。しかし、バツク・エツチ
ングは、物質わ完全に除去することを保証するた
めにはオーバー・エツチングをひき起こしてしま
うため、デバイスの下層を損傷する虞れがある。

リフトオフ・ステンシル技術とバツク・エツチ
ング技術は、互いに別の相互に相入れない技術と
して知られている。しかし、従来技術は、画成さ
れたデバイスに対する近接効果を最小限に抑える
ようなマスクの開口を形成するために、バツク・
エツチングとリフトオフ技術を組み合わせた技術
を使用することを教示も示唆もしないのである。

典型的な従来技術には次のようなものがある。

先ず、米国特許第3858304号には、リフトオフ
によりきわめて狭い接点金属を形成するために、
適宜、一時的に残されたレジスト・パターンを使
用することが開示されている。

次に、米国特許第3907620号には、きわめて微
細なライン・パターンを形成するために、窒化タ
ンタル・マスクにスパツタ・エツチングを使用す
ることが開示されている。

米国特許第3982943号には、スパツタ・エツチ
ングを用いることなくリフトオフを行うことがで
き、以てアンダーカツトの開口を形成できるよう
な複合フオトレジストを使用することが開示され
ている。

米国特許第4026742号には、プラズマ・エツチ
ングを強化するために金属ハロゲン化物処理を用
いて接点金属のパターン化処理を行うことが開示
されている。

米国特許第4341850号には、２つのレジスト層
の間に挾まれた半導体を有する複合フオトレジス
トが開示されている。

IBMテクニカル・デイスクロジヤ・ブレテイ
ン（Technical Disclosure Bulletin：TDBと略
記する）Vol.20、No.５、1977年10月、P.1973に
は、２重リフトオフ技術が開示されている。

IBM TDB Vol.25、No.９、1983年２月、
PP.4602〜4606にはジヨセフソン接合を形成する
ための多重レジスト技術が開示されている。

しかし、これらの従来技術においては、近接効
果に対する保護が与えられないし、この近接効果
を最小化するために複合フオトレジスト技術を使
用することも教示されない。

Ｄ 発明が解決しようとする問題点 この発明の目的は、集積回路製造技術におい
て、垂直トポグラフイの複雑さをまぬがれるよう
な複合付着マスク技術を提供することにある。

この発明の別の目的は、リフトオフ技術の長所
を利用するとともに、予備クリーニングや、表面
処理や、金属付着処理の間にリフトオフ・ステン
シルの近接の関数として生じる、微少なデバイス
中の接点の特性の制御されない変化を回避するこ
とにある。

Ｅ 問題点を解決するための手段 超電導技術においては、障壁の形成の間に接合
付近に対向電極のレジスト・ステンシルが存在す
ることにより、ジヨセフソン・トンネル電流密度
の制御されない上昇が生じる。現在採用されてい
る処理技術では、レジスト・ステンシルが接合端
から2μmであるときトンネル電流の増大は100％
である。この増大は、1μm毎に100％の比率で整
合誤差により変化するので制限不可能である。

このことは、10％のオーダーにあるデバイスの
許容度と比較する必要がある。

この発明によれば、何らかのオーバー・エツチ
ングが生じかねないようなデバイス中の物質に対
して、相当程度に大きい選択性をもつてエツチン
グされ得るような接点物質の選択の制約が解除さ
れる。例えば、接点金属とシリコンの一酸化物は
使用可能である。

この発明によれば、バツク・エツチングに曝さ
れるウエーハの領域が制限され、以て接点金属の
接点選択の自由度が回復される。そして、バツ
ク・エツチングは、接点孔の付近のウエーハ領域
にのみ適用される。この新規なリソグラフ処理
は、２つのマスクレベルが使用されるときの重な
り合いの問題を回避するようにリフトオフ技術と
バツク・エツチ技術を結合させる。

すなわち、本発明に係る処理は、水平トポグラ
フイにより可能となるリフトオフの一般的な長所
を与えるとともに、水平トポグラフイがリフトオ
フ・ステンジルの使用を禁止するような、同一層
の臨界領域におけるバツク・エツチング技術を使
用するバツク・エツチングとリフトオフの複合技
術である。

金属接点層をバツク・エツチングによりパター
ン化することにより、クリーニングや、表面処理
や、付着処理の間に、接点領域付近にレジストを
配置する必要がなくなる。しかし、バツク・エツ
チングは、ウエーハ全体の完全な除去を保証する
ためにはオーバー・エツチングを要するため、デ
バイスの下層を損傷してしまいかねない。ところ
が、そのような損傷は、バツク・エツチングの領
域を、近接効果が生じるような、接点孔に近接す
る領域に限定し、ウエーハのその他の領域にはリ
フトオフ技術を用いることにより許容限度内に抑
えられる。尚、同一の層の異なる領域に使用され
るバツク・エツチングとリフトオフの双方には、
適当なレジストが使用される。

このバツク・エツチングとリフトオフの複合ス
テンシル技術の特徴は、これにより臨界領域には
リフトオフ物質が配置されなくなるとともに、リ
フトオフ技術のすべての長所が保持される、とい
う点にある。

この複合バツク・エツチング及びステンシル技
術の長所は、リフトオフ技術のみの場合に得られ
るよりも一層緊密な接地線規則を可能ならしめ、
以て回路密度を向上させることにある。

このステンシル技術の別の長所は、その内在的
な自己整合性にある。というのは、リフトオフ・
ステンシルの要素が付着されるとき、バツク・エ
ツチング・ステンシルの要素がウエーハ上のその
場所に残留されるからである。

このステンシル技術のさらに別の長所は、レジ
ストとエツチングの個別の工程と、その処理の間
にウエーハ上にいくつかのレジストを付着すると
いう比較的わずかな手間をかけるだけで歩留りを
向上させる、という点にある。これらのわずかな
処理の複雑化をはかるだけで集積回路の歩留りが
向上できることは、きわめて大きい長所である。

Ｆ 実施例 第１〜５図は、好適な実施例において、ジヨセ
フソン接合技術の集積回路の接点金属をパターン
化するための処理工程をあらわす図である。

先ず、ベース電極金属の付着、ベース電極保護
層とジヨセフソン接合の処理、フオトレジスト層
の付着、及び余剰のフオトレジストの露光、パタ
ーン化と除去という周知の処理工程を経て第１図
に示す中間的な回路構造が形成される。

第１図は、ジヨセフソン接合の製造処理の間に
おける、集積回路の断面図である。ウエーハ１
は、半導体シリコン等の適当な基板であり、集積
回路を形成する層に対してなめらかで強度が大き
く、導電性のない支持板をなす。尚、ウエーハ１
は表面のパシベーシヨン層と下底層とを備えてい
てもよいが、ここでは便宜上図示を省略する。そ
して、ニオブ（Nb）からなる下層の金属ベース
電極層３上には、高周波プラズマによつてクリー
ニング及び酸化することにより、ニオブ（Nb）
からなる下層ベース電極層上に単数または複数の
ジヨセフソン接合が形成される。また、ニオブベ
ース電極３上に自然に形成される内因的な酸化層
及び一酸化シリコンとからなる絶縁層２がベース
電極を保護する。一酸化シリコン（SiO）の絶縁
層２の窓４はジヨセフソン接合を規定するが、こ
の場合、接合を形成するためには制御された酸化
工程が必要であり、さらにジヨセフソン結合デバ
イスを完成するためにはその接合上に対向電極を
設ける必要がある。窓４には最終的な接点の大き
さのみならず、フオトレジスト層に近接して接点
用金属を選択的に付着するときに該フオトレジス
ト層の厚さによつてもたらされる陰影によつて影
響を受ける程度に臨界的な領域中の延長された大
きさの余分な開口領域が含まれている。複合ステ
ンシルのレジスト・ステンシル要素としてのステ
ンシル５は対向電極中の所望の中間パターンを画
成する。ステンシル５は、一般に使用される任意
のリフトオフ・フオトレジスト、例えば、従来知
られているクロロベンゼンあるいはそれの等価物
の含有によりリフトオフ用に調合されたAZ1450J
である。

第２図は、接合対向電極金属６（鉛インジウム
金合金PbInAu）の蒸着後のウエーハの断面図で
ある。リフトオフ・レジスト・ステンシル要素５
は第２〜４図においてはアンダーカツト（リフト
オフ・プロフアイル）を有していてもよく、その
場合、レジスト溶剤中で余剰のPbInAu合金がリ
フトオフされる。あるいは、テーパーを形成され
たレジスト・プロフアイルを使用することもで
き、その場合、リフトオフを保証するために後で
遷移領域をエツチングする必要がある。その際、
アンダーカツト・プロフアイルをもつレジストを
用いる方が簡単であるが、実験結果によれば、蒸
着物質として軟い物質を使用すると、処理の終了
後アンダーカツトの下方に蒸着物質が残留する傾
向がある。一方、テーパー・プロフアイルをもつ
レジストを使用すると、設計の複雑さが少し増大
するがこの潜在的な問題が解決される。

次に、周知の技術により第２のレジスト７（第
３図）が付着され、除去によりパターン化され
る。この第２のレジスト７は、パターン化される
と複合ステンシルのバツク・エツチ・レジスト・
ステンシル要素となる。

第３図は不要な対向電極物質をバツク・エツチ
ングする間のウエーハの断面図である。このバツ
ク・エツチングは、従来周知の技術を用いたプラ
ズマ・エツチングであつてもよい。このバツク・
エツチング・レジスト・ステンシル要素としての
第２のレジスト７は、ウエーハ１上の集積回路の
重要な領域をバツク・エツチング処理から保護す
るために適宜ウエーハ１上に配置される。尚、図
示された実施例では、ニオブのベース電極３に重
なり酸化層８のみにより保護されたニオブのベー
ス電極３からわずかな距離だけ延長された接点６
の一部分が、対向電極の形成と、他のデバイスへ
の電気的接続の達成により、ジヨセフソン接合デ
バイス９を構成する。このとき、レジスト７のプ
ロフアイルは重要でない。また、それに適当なレ
ジストはAZ1450Jである。さらに、このバツク・
エツチングはアルゴン、またはアルゴン及び酸素
のイオン・ビーム・エツチングである。これとは
別のバツク・エツチング技術としてRFスパツ
タ・エツチング、ガスまたは液体を用いた反応性
エツチング、あるいは周知のさまざまなイオン・
ミリング技術がある。

第４図は、バツク・エツチング処理の完了後の
ウエーハ１の断面図である。第４図においては、
レジストで覆われていなかつたウエーハの領域か
ら対向電極が完全に除去されていることが見てと
れよう。このとき、レジスト自身もプラズマ・エ
ツチングを受け、その結果部分的に除去されてい
るけれども、その厚さは下方の物質を保護するた
めには十分である。また、複合ステンシルのリフ
ト・オフ・レジスト・ステンシル要素とバツク・
エツチ・レジスト・ステンシル要素が配置されて
いる箇所（すなわち、レジスト５及び７が存在し
ている箇所）では、下層の接点金属合金属６がリ
フトオフ・レジスト・ステンシル・要素マスク上
にまだ残つている。しかし、この金属は何ら障害
とはならず、リフトオフ・レジスト・ステンシル
要素とともに後で剥離される。

第５図は溶剤により両方のレジスト５及び７
（すなわち、リフト・オフ・ステンシル要素及び
バツク・エツチング・ステンシル要素）を剥離し
たあとのウエーハの断面図である。この処理によ
り、レジスト・マスク上のすべての余剰接点金属
合金が除去される。そして、残された接点金属合
金６のみが、ジヨセフソン接合９に重合する所望
のパターンである。

Ｇ 発明の効果 以上の処理による、この発明の効果は次のとお
りである： g1 VLSIに対する重要性：従来のリフトオフに
よるパターン化のみの場合よりもより密度の高
い接地規則を可能ならしめることにより回路集
積密度を高めることができる。

g2 製造の容易さ：リフトオフ・マスクとバツ
ク・エツチング・マスクを特に整合させる必要
がない。すなわち、第２のステンシルが付着さ
れるときにウエーハ上に第１のステンシルを残
しておくという手段により整合の問題が回避さ
れる。

g3 低リスク：バツクエツチング処理の間に、
オーバー・エツチングによる損傷の原因とな
る、ウエーハ上の回路素子の露出が最小限にと
どめられる。

g4 広汎な適用性：第２のレジスト・ステンシ
ルにより覆われるウエーハの一部分はバツク・
エツチング処理に適合するように最適化するこ
とができる。例えば、露出された金属の面積
は、エツチング処理における負荷効果を低減す
るために最小限に抑えることができる。ジヨセ
フソン・デバイスの場合は、バツク・エツチン
グによりPbInAu対向電極をパターン化するこ
とにより、障壁層の形成の間にジヨセフソン接
合の付近にレジストを配合する必要がなくな
る。

オーバー・エツチングは、デバイスの下層の絶
縁層を損傷する傾向がある。しかし、本発明によ
るリフトオフ及びバツク・エツチングの複合ステ
ンシルは、オーバー・エツチングがジヨセフソン
接合の付近のウエーハ領域でのみ行なわれ、以て
レジスト・ステンシルの近接によるトンネル電流
密度の制御できない上昇が防止されるように、オ
ーバー・エツチングを制御する。

尚、上述の説明は、ジヨセフソン接合集積回路
を形成するための処理工程における近接効果の問
題を解決すべく本発明の方法が適用される例とし
て行なわれたが、本発明の方法が、その技術思想
を逸脱することなく別の集積回路の形成に適用可
能であることは当業者により容易に理解されよ
う。

【図面の簡単な説明】

第１図は、ジヨセフソン接合デバイスの形成工
程において、第１のレジストを付着した状態の図
式的な断面図、第２図は、第１図の構造に金属パ
ターンを付着した状態の図式的な断面図、第３図
は、第２図の構造に第２のレジストを付着した状
態の図式的な断面図、第４図は、第３図の構造に
バツク・エツチングを施した状態の図式的な断面
図、第５図は、第４図の構造からレジストを除去
した状態の図式的な断面図である。 ３……接点領域、４……窓、５……リフトオ
フ・レジスト・ステンシル、６……接点用金属、
７……バツク・エツチ・レジスト・ステンシル。

Claims (1)

1. 【特許請求の範囲】 １ 基板上の層構造の端面に近接して接点用金属
   を選択的に付着するときに該層構造の厚さによつ
   てもたらされる陰影によつて影響を受ける程度に
   臨界的なウエーハ領域をもつ集積回路の形成方法
   において、 (a) 接点用領域と、上記臨界的なウエーハ領域に
   おいて該接点用領域の上方に延長された延長領
   域とを含む窓をもつリフトオフ・レジスト・ス
   テンシル要素をパターン化し、 (b) 上記窓を用いて、上記接点用領域と上記延長
   領域の両方を覆う接点用金属を付着し、 (c) 上記接点用金属の選択された部分上で、バツ
   ク・エツチ・レジスト・ステンシル要素をパタ
   ーン化して上記接点領域内の下層を保護すると
   ともに上記接点領域内の接点用金属を露出し、 (d) 上記接点用金属を、上記バツク・エツチ・レ
   ジスト・ステンシル要素をマスクとして上記延
   長領域から除去することにより、上記接点用金
   属を選択された金属化パターンにするようにバ
   ツク・エツチングを行い、 (e) 上記リフトオフ・レジスト・ステンシル要素
   と上記バツク・エツチ・レジスト・ステンシル
   要素とを除去する工程を含むことを特徴とす
   る、 導体パターンの形成方法。