WO2020195324A1 - 太陽電池の製造方法 - Google Patents

太陽電池の製造方法 Download PDF

Info

Publication number
WO2020195324A1
WO2020195324A1 PCT/JP2020/006029 JP2020006029W WO2020195324A1 WO 2020195324 A1 WO2020195324 A1 WO 2020195324A1 JP 2020006029 W JP2020006029 W JP 2020006029W WO 2020195324 A1 WO2020195324 A1 WO 2020195324A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
layer
solar cell
semiconductor substrate
region
Prior art date
Application number
PCT/JP2020/006029
Other languages
English (en)
French (fr)
Inventor
中野邦裕
Original Assignee
株式会社カネカ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社カネカ filed Critical 株式会社カネカ
Priority to JP2021508249A priority Critical patent/JP7190555B2/ja
Priority to CN202080023700.6A priority patent/CN113632241B/zh
Publication of WO2020195324A1 publication Critical patent/WO2020195324A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Definitions

  • the present invention relates to a method for manufacturing a back electrode type (back contact type) solar cell.
  • Patent Document 1 discloses a back electrode type solar cell.
  • the solar cell described in Patent Document 1 includes a semiconductor substrate that functions as a photoelectric conversion layer, a first conductive semiconductor layer and a first electrode layer that are sequentially laminated on a part of the back surface side of the semiconductor substrate, and a back surface of the semiconductor substrate.
  • an etching method using a photolithography technique is used.
  • the etching method using the photoresist technique for example, photoresist coating by the spin coating method, photoresist drying, photoresist exposure, photoresist development, etching of a semiconductor layer using a photoresist as a mask, and photoresist peeling are performed. A process was required and the process was complicated.
  • Patent Document 1 describes a technique for simplifying the patterning process by a lift-off method using a lift-off layer (sacrificial layer) in the second patterning.
  • the lift-off method has a problem that the lifted-off material reattaches to the light receiving surface of the solar cell. If the lifted-off material reattaches to the light receiving surface of the solar cell, the performance of the solar cell may be deteriorated or the appearance may be impaired.
  • An object of the present invention is to provide a method for manufacturing a solar cell, which suppresses deterioration of the performance of the solar cell and deterioration of the appearance of the solar cell even if the manufacturing process is simplified.
  • a first conductive semiconductor layer is sequentially laminated on a semiconductor substrate and a first region which is a part of the other main surface side opposite to one main surface side of the semiconductor substrate.
  • a back electrode type sun including a first electrode layer, a second conductive semiconductor layer and a second electrode layer sequentially laminated in a second region which is a part of the other main surface side of the semiconductor substrate.
  • a method for manufacturing a battery wherein a first semiconductor layer material film forming step of forming a material film of the first conductive semiconductor layer on the other main surface side of the semiconductor substrate and a first conductive semiconductor layer
  • the first region is patterned by a lift-off layer forming step of forming a lift-off layer on the material film and removing the material films of the lift-off layer and the first conductive semiconductor layer in the second region.
  • the material film of the second conductive semiconductor layer in the first region is removed and patterned in the second region.
  • the second semiconductor layer forming step which includes a second semiconductor layer forming step of forming the second conductive semiconductor layer, the other main surface side of the semiconductor substrate is made to face the liquid surface of the etching solution.
  • the semiconductor substrate is conveyed on the liquid surface of the etching solution.
  • the present invention even if the manufacturing process of the solar cell is simplified, it is possible to suppress deterioration of the performance of the solar cell and deterioration of the appearance of the solar cell.
  • FIG. 2 is a sectional view taken along line II-II of the solar cell of FIG. It is a figure which shows the 1st semiconductor layer material film formation process and lift-off layer formation process in the manufacturing method of the solar cell which concerns on this embodiment. It is a figure which shows the 1st semiconductor layer formation process in the manufacturing method of the solar cell which concerns on this embodiment. It is a figure which shows the 1st semiconductor layer formation process in the manufacturing method of the solar cell which concerns on this embodiment. It is a figure which shows the 1st semiconductor layer formation process in the manufacturing method of the solar cell which concerns on this embodiment. It is a figure which shows the 1st semiconductor layer formation process in the manufacturing method of the solar cell which concerns on this embodiment.
  • FIG. 1 is a view of the solar cell according to the present embodiment as viewed from the back surface side.
  • the solar cell 1 shown in FIG. 1 is a back electrode type solar cell.
  • the solar cell 1 includes a semiconductor substrate 11 having two main surfaces, and has a first region 7 and a second region 8 on the main surface of the semiconductor substrate 11.
  • the first region 7 has a so-called comb-shaped shape, and has a plurality of finger portions 7f corresponding to the comb teeth and a bus bar portion 7b corresponding to the support portion of the comb teeth.
  • the bus bar portion 7b extends in the first direction (X direction) along one side of the semiconductor substrate 11, and the finger portion 7f intersects the bus bar portion 7b in the first direction (X direction). It extends in the direction (Y direction).
  • the second region 8 has a so-called comb-shaped shape, and has a plurality of finger portions 8f corresponding to the comb teeth and a bus bar portion 8b corresponding to the support portion of the comb teeth.
  • the bus bar portion 8b extends in the first direction (X direction) along the other side portion facing one side portion of the semiconductor substrate 11, and the finger portion 8f extends from the bus bar portion 8b in the second direction (Y). Extends in the direction).
  • the finger portions 7f and the finger portions 8f are alternately provided in the first direction (X direction).
  • the first region 7 and the second region 8 may be formed in a striped shape.
  • FIG. 2 is a sectional view taken along line II-II of the solar cell of FIG.
  • the solar cell 1 includes a semiconductor substrate 11, an intrinsic semiconductor layer 13 and optics, which are sequentially laminated on the light receiving surface side, which is one of the main surfaces of the semiconductor substrate 11 on the light receiving side.
  • the adjusting layer 15 is provided.
  • the solar cell 1 is a first intrinsic semiconductor layer 23 which is sequentially laminated on a part (first region 7) of the back surface side which is the other main surface of the main surface of the semiconductor substrate 11 opposite to the light receiving surface.
  • a first conductive semiconductor layer 25 and a first electrode layer 27 are provided.
  • the solar cell 1 has a second intrinsic semiconductor layer 33, a second conductive semiconductor layer 35, and a second electrode layer 37, which are sequentially laminated on another part (second region 8) on the back surface side of the semiconductor substrate 11. To be equipped.
  • the semiconductor substrate 11 is formed of a crystalline silicon material such as single crystal silicon or polycrystalline silicon.
  • the semiconductor substrate 11 is, for example, an n-type semiconductor substrate in which a crystalline silicon material is doped with an n-type dopant. Examples of the n-type dopant include phosphorus (P).
  • the semiconductor substrate 11 functions as a photoelectric conversion substrate that absorbs incident light from the light receiving surface side to generate optical carriers (electrons and holes). By using crystalline silicon as the material of the semiconductor substrate 11, a relatively high output (stable output regardless of the illuminance) can be obtained even when the dark current is relatively small and the intensity of the incident light is low.
  • the intrinsic semiconductor layer 13 is formed on the light receiving surface side of the semiconductor substrate 11.
  • the first intrinsic semiconductor layer 23 is formed in the first region 7 on the back surface side of the semiconductor substrate 11.
  • the second intrinsic semiconductor layer 33 is formed in the second region 8 on the back surface side of the semiconductor substrate 11.
  • the intrinsic semiconductor layer 13, the first intrinsic semiconductor layer 23, and the second intrinsic semiconductor layer 33 are formed of, for example, a material containing intrinsic (i-type) amorphous silicon as a main component.
  • the intrinsic semiconductor layer 13, the first intrinsic semiconductor layer 23, and the second intrinsic semiconductor layer 33 function as so-called passivation layers, suppress recombination of carriers generated in the semiconductor substrate 11, and increase carrier recovery efficiency.
  • the optical adjustment layer 15 is formed on the intrinsic semiconductor layer 13 on the light receiving surface side of the semiconductor substrate 11.
  • the optical adjustment layer 15 functions as an antireflection layer that prevents reflection of incident light, and also functions as a protective layer that protects the light receiving surface side of the semiconductor substrate 11 and the intrinsic semiconductor layer 13.
  • the optical adjustment layer 15 is formed of an insulating material such as a composite thereof such as silicon oxide (SiO), silicon nitride (SiN), or silicon oxynitride (SiON).
  • the first conductive semiconductor layer 25 is formed on the first intrinsic semiconductor layer 23, that is, in the first region 7 on the back surface side of the semiconductor substrate 11. That is, the first conductive semiconductor layer 25 has a so-called comb-shaped shape, and is a bus bar in which a plurality of finger portions corresponding to comb teeth and one end of the plurality of finger portions are connected, which corresponds to a support portion of the comb teeth. Has a part.
  • the bus bar portion corresponds to the bus bar portion 7b of the first region 7 and extends in the Y direction along the side portion on one end side of the semiconductor substrate 11 in the X direction.
  • the finger portion corresponds to the finger portion 7f of the first region 7 and extends in the X direction from the bus bar portion.
  • the second conductive semiconductor layer 35 is formed on the second intrinsic semiconductor layer 33, that is, in the second region 8 on the back surface side of the semiconductor substrate 11. That is, the second conductive semiconductor layer 35 has a so-called comb-shaped shape, and is a bus bar in which a plurality of finger portions corresponding to the comb teeth and one end of the plurality of finger portions are connected, which corresponds to the support portion of the comb teeth. Has a part.
  • the bus bar portion corresponds to the bus bar portion 8b of the second region 8 and extends in the Y direction along the side portion of the semiconductor substrate 11 on the other end side in the X direction.
  • the finger portion corresponds to the finger portion 8f of the second region 8 and extends in the X direction from the bus bar portion.
  • the first conductive semiconductor layer 25 is formed of, for example, an amorphous silicon material.
  • the first conductive semiconductor layer 25 is, for example, a p-type semiconductor layer in which an amorphous silicon material is doped with a p-type dopant.
  • Examples of the p-type dopant include boron (B).
  • the second conductive semiconductor layer 35 is formed of, for example, an amorphous silicon material.
  • the second conductive semiconductor layer 35 is, for example, an n-type semiconductor layer in which an amorphous silicon material is doped with an n-type dopant (for example, phosphorus (P) described above).
  • P phosphorus
  • the first conductive semiconductor layer 25 may be an n-type semiconductor layer
  • the second conductive semiconductor layer 35 may be a p-type semiconductor layer
  • the semiconductor substrate 11 may be a p-type semiconductor substrate in which a crystalline silicon material is doped with a p-type dopant (for example, the above-mentioned boron (B)).
  • the first electrode layer 27 is formed on the first conductive semiconductor layer 25, that is, in the first region 7 on the back surface side of the semiconductor substrate 11.
  • the second electrode layer 37 is formed on the second conductive semiconductor layer 35, that is, in the second region 8 on the back surface side of the semiconductor substrate 11.
  • the first electrode layer 27 and the second electrode layer 37 may include a transparent electrode layer and a metal electrode layer, or may include only a metal electrode layer.
  • the first electrode layer 27 has a transparent electrode layer 28 and a metal electrode layer 29, which are sequentially laminated on the first conductive semiconductor layer 25.
  • the second electrode layer 37 has a transparent electrode layer 38 and a metal electrode layer 39 that are sequentially laminated on the second conductive semiconductor layer 35.
  • the transparent electrode layer 28 and the metal electrode layer 29 have a so-called comb shape, and are a bus bar having a plurality of finger portions corresponding to comb teeth and a support portion of the comb teeth to which one ends of the plurality of finger portions are connected.
  • the bus bar portion corresponds to the bus bar portion 7b of the first region 7 and extends in the Y direction along the side portion on one end side of the semiconductor substrate 11 in the X direction.
  • the finger portion corresponds to the finger portion 7f of the first region 7 and extends in the X direction from the bus bar portion.
  • the transparent electrode layer 38 and the metal electrode layer 39 have a so-called comb shape, and are a bus bar having a plurality of finger portions corresponding to comb teeth and a support portion of the comb teeth to which one ends of the plurality of finger portions are connected.
  • the bus bar portion corresponds to the bus bar portion 8b of the second region 8 and extends in the Y direction along the side portion of the semiconductor substrate 11 on the other end side in the X direction.
  • the finger portion corresponds to the finger portion 8f of the second region 8 and extends in the X direction from the bus bar portion.
  • the transparent electrode layers 28 and 38 are formed of a transparent conductive material.
  • the transparent conductive material include ITO (Indium Tin Oxide: a composite oxide of indium tin oxide and tin oxide) and ZnO (Zinc Oxide: zinc oxide).
  • the metal electrode layers 29 and 39 are made of a metal material. As the metal material, for example, Cu, Ag, Al and alloys thereof are used.
  • the metal electrode layers 29 and 39 may be formed of, for example, a conductive paste material containing a metal powder such as silver.
  • FIG. 3A is a diagram showing an intrinsic semiconductor layer forming step, an optical adjustment layer forming step, a first semiconductor layer material film forming step, and a lift-off layer forming step in the method for manufacturing a solar cell according to the present embodiment.
  • 3D is a diagram showing a first semiconductor layer forming step in the method for manufacturing a solar cell according to the present embodiment.
  • FIG. 3E is a diagram showing a second semiconductor layer material film forming step in the solar cell manufacturing method according to the present embodiment
  • FIG. 3F is a second semiconductor layer forming step in the solar cell manufacturing method according to the present embodiment. It is a figure which shows.
  • the intrinsic semiconductor layer 13 is laminated (film-formed) on the entire surface of the semiconductor substrate 11 on the light receiving surface side by, for example, a CVD method (chemical vapor deposition method) (formation of the intrinsic semiconductor layer). Process).
  • the optical adjustment layer 15 is laminated (film-formed) on the entire surface of the intrinsic semiconductor layer 13 on the light receiving surface side of the semiconductor substrate 11 (optical adjustment layer forming step).
  • the first intrinsic semiconductor layer material film 23Z and the first conductive semiconductor layer material film 25Z are laminated (film-formed) in order on the back surface side of the semiconductor substrate 11 (first semiconductor layer material film). Formation process).
  • the lift-off layer (sacrificial layer) 40 is laminated (film-forming) on the entire surface of the back surface side of the semiconductor substrate 11, specifically, on the entire surface of the first conductive semiconductor layer material film 25Z. ) (Lift-off layer forming step).
  • the lift-off layer 40 is formed of a material such as silicon oxide (SiO), silicon nitride (SiN), or a composite thereof such as silicon oxynitride (SiON).
  • the first intrinsic semiconductor layer material film 23Z and the first conductive semiconductor layer material film in the second region 8 are used.
  • a patterned first intrinsic semiconductor layer 23, a first conductive semiconductor layer 25, and a lift-off layer 40 are formed in the first region 7 (first semiconductor layer forming step). ..
  • the photoresist in the second region 8 on the back surface side is exposed and developed to be removed by using a mask. ..
  • the resist 90 that covers the first region 7 on the back surface side of the semiconductor substrate 11 and the entire surface on the light receiving surface side is formed.
  • the lift-off layer 40, the first conductive semiconductor layer material film 25Z, and the first intrinsic semiconductor layer material film 23Z in the second region 8 are etched by using the resist 90 as a mask.
  • a patterned first intrinsic semiconductor layer 23, a first conductive semiconductor layer 25, and a lift-off layer 40 are formed in the region 7.
  • an acidic solution such as a mixed solution of hydrofluoric acid and nitric acid is used.
  • the resist 90 is removed.
  • an organic solvent such as acetone is used depending on the type of resist.
  • the second intrinsic semiconductor layer material film 33Z and the second conductive semiconductor layer material film 35Z are laminated in order on the entire back surface side of the semiconductor substrate 11.
  • Membrane second semiconductor layer material film forming step
  • the second intrinsic semiconductor layer material film 33Z and the second intrinsic semiconductor layer material film 33Z in the first region 7 on the back surface side of the semiconductor substrate 11 by using the lift-off method using the lift-off layer (sacrificial layer).
  • the conductive semiconductor layer material film 35Z By removing the conductive semiconductor layer material film 35Z, a patterned second intrinsic semiconductor layer 33 and a second conductive semiconductor layer 35 are formed in the second region 8 (second semiconductor layer forming step).
  • the second intrinsic semiconductor layer material film 33Z and the second conductive semiconductor layer material film 35Z on the lift-off layer 40 are removed, and the second intrinsic semiconductor is formed in the second region 8.
  • the layer 33 and the second conductive semiconductor layer 35 are formed.
  • an acidic solution such as hydrofluoric acid or hydrochloric acid is used depending on the configuration of the lift-off layer.
  • the first electrode layer 27 and the second electrode layer 37 are formed on the back surface side of the semiconductor substrate 11 (electrode layer forming step).
  • a PVD method physical vapor deposition method
  • a sputtering method is used to laminate (form) a transparent electrode layer material film on the entire back surface side of the semiconductor substrate 11.
  • the patterned transparent electrode layers 28 and 38 are formed by removing a part of the transparent electrode layer material film by, for example, an etching method using an etching paste.
  • the etching solution for the transparent electrode layer material film for example, hydrochloric acid or an aqueous ferric chloride solution is used.
  • a metal electrode layer 29 is formed on the transparent electrode layer 28, and a metal electrode layer 39 is formed on the transparent electrode layer 38, whereby the first electrode layer 27 and The second electrode layer 37 is formed.
  • the lift-off method using the lift-off layer is used to form the second conductive semiconductor layer 35. Since patterning is performed, it is possible to simplify, shorten, and reduce the cost of the solar cell manufacturing process.
  • the lift-off method has a problem that the lifted-off material reattaches to the light receiving surface and the back surface of the solar cell. If the lifted-off material reattaches to the light receiving surface and the back surface of the solar cell, the performance of the solar cell is deteriorated and the appearance is impaired.
  • the second semiconductor layer forming step includes the etching step and the rinsing step shown below.
  • the back surface side of the semiconductor substrate 11 is made to face the liquid surface of the etching solution and landed, and the semiconductor substrate 11 is conveyed on the liquid surface of the etching solution.
  • a pipe is arranged near the liquid level of the etching solution, and the semiconductor substrate 11 is conveyed by rotating the pipe.
  • the semiconductor substrate 11 is conveyed by friction with the pipe while floating on the etching solution (FIG. 5A) or touching the pipe (FIG. 5B).
  • an acidic solution such as hydrofluoric acid or hydrochloric acid is used.
  • the surface of the semiconductor substrate 11 is rinsed with a rinsing solution.
  • a rinsing solution a solution mainly composed of water (H 2 O) is used.
  • the etching step only one surface on the back surface side of the semiconductor substrate 11 touches the etching solution, and the light receiving surface of the semiconductor substrate does not touch the etching solution, so that the light receiving surface of the semiconductor substrate 11 is unnecessarily exposed to the etching solution. It is possible to prevent the lifted material from being reattached to the light receiving surface of the semiconductor substrate. Therefore, it is possible to prevent the appearance of the solar cell from being spoiled by the lift-off removed material reattaching to the light receiving surface of the semiconductor substrate. As described above, even if the manufacturing process of the solar cell is simplified by using the lift-off method, it is possible to suppress deterioration of the performance of the solar cell and deterioration of the appearance of the solar cell.
  • the etching step it is preferable to transport the semiconductor substrate 11 so that the longitudinal direction (Y direction in FIG. 1) of the comb-shaped finger portion (pattern) of the first conductive semiconductor layer 25 is along the transport direction. Since the longitudinal direction follows the liquid flow due to overflow or transportation, there is an advantage that the etching liquid easily permeates uniformly and lift-off easily proceeds due to the force from the liquid flow.
  • the etching solution may be overflowed as shown in FIG.
  • an inner bath filled with the etching solution and an outer bath receiving the etching solution overflowing from the inner bath are provided.
  • the overflowed etching solution is returned to the central part of the inner bath and is sent from the bottom to the top in the inner bath.
  • the etching solution has a liquid flow.
  • the etching solution has two liquid streams that deviate from each other from the central portion of the inner bath.
  • the liquid flow direction of the etching solution is set to be along the transport direction of the semiconductor substrate 11.
  • the etching solution has two liquid streams that deviate from each other in the direction along the transport direction.
  • the etching solution and the rinsing solution may be added with a liquidity regulator for adjusting the liquidity.
  • the liquid adjusting agent may contain at least one type of surfactant.
  • the liquid conditioner may contain a liquid conditioner that agglomerates at least one of the material films of the lift-off layer or the second conductive semiconductor layer that has been removed in the etching solution or the rinse solution.
  • a liquid conditioner that agglomerates at least one of the material films of the lift-off layer or the second conductive semiconductor layer that has been removed in the etching solution or the rinse solution.
  • the specific gravity of the aggregated aggregate is greater than that of water, the aggregate will precipitate. According to this, the lifted-off removed material can be aggregated, and the lifted-off removed material can be prevented from reattaching to the back surface of the semiconductor substrate 11. Therefore, it is possible to suppress the deterioration of the performance of the solar cell due to the lift-off removed material reattaching to the back surface of the semiconductor substrate.
  • the present invention is not limited to the above-described embodiments, and various modifications and modifications can be made.
  • the method for manufacturing the heterozygous solar cell 1 is illustrated as shown in FIG. 2, but the feature of the present invention is not limited to the heterozygous solar cell, but the homozygous solar cell. It can be applied to various methods for manufacturing solar cells such as batteries.
  • a solar cell having a crystalline silicon substrate has been exemplified, but the present invention is not limited to this.
  • a solar cell may have a gallium arsenide (GaAs) substrate.
  • GaAs gallium arsenide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Photovoltaic Devices (AREA)

Abstract

製造プロセスの簡略化を行っても、太陽電池の性能低下および太陽電池の外観が損なわれることを抑制する太陽電池の製造方法を提供する。太陽電池の製造方法は、裏面電極型の太陽電池の製造方法であって、半導体基板の裏面側における第１領域に、パターン化された第１導電型半導体層およびリフトオフ層を形成する第１半導体層形成工程と、半導体基板の裏面側における第１領域のリフトオフ層および第２領域の上に、第２導電型半導体層の材料膜を形成する第２半導体層材料膜形成工程と、リフトオフ層を除去することにより、第２領域に、パターン化された第２導電型半導体層を形成する第２半導体層形成工程と、を含む。第２半導体層形成工程では、半導体基板の裏面側をエッチング溶液の液面に対面させて着液させ、エッチング溶液の液面上において半導体基板を搬送させる。

Description

太陽電池の製造方法
　本発明は、裏面電極型（バックコンタクト型）の太陽電池の製造方法に関する。
　半導体基板を用いた太陽電池として、受光面側および裏面側の両面に電極が形成された両面電極型の太陽電池と、裏面側のみに電極が形成された裏面電極型の太陽電池とがある。両面電極型の太陽電池では、受光面側に電極が形成されるため、この電極により太陽光が遮蔽されてしまう。一方、裏面電極型の太陽電池では、受光面側に電極が形成されないため、両面電極型の太陽電池と比較して太陽光の受光率が高い。特許文献１には、裏面電極型の太陽電池が開示されている。
　特許文献１に記載の太陽電池は、光電変換層として機能する半導体基板と、半導体基板の裏面側の一部に順に積層された第１導電型半導体層および第１電極層と、半導体基板の裏面側の他の一部に順に積層された第２導電型半導体層および第２電極層とを備える。
特開２０１４－７５５２６号公報
　一般に、第１導電型半導体層のパターニング（１回目のパターニング）および第２導電型半導体層のパターニング（２回目のパターニング）において、フォトリソグラフィ技術を用いたエッチング法が用いられる。しかし、フォトリソグラフィ技術を用いたエッチング法では、例えばスピンコート法によるフォトレジスト塗布、フォトレジスト乾燥、フォトレジスト露光、フォトレジスト現像、フォトレジストをマスクとして用いた半導体層のエッチング、およびフォトレジスト剥離のプロセスが必要であり、プロセスが複雑であった。
　この点に関し、特許文献１には、２回目のパターニングにおいて、リフトオフ層（犠牲層）を用いたリフトオフ法により、パターニングのプロセスの簡略化を図る技術が記載されている。リフトオフ法では、リフトオフされた除去物が太陽電池の受光面に再付着してしまうという問題がある。リフトオフされた除去物が太陽電池の受光面に再付着すると、太陽電池の性能が低下したり、外観が損なわれてしまったりする。
　本発明は、製造プロセスの簡略化を行っても、太陽電池の性能低下および太陽電池の外観が損なわれることを抑制する太陽電池の製造方法を提供することを目的とする。
　本発明に係る太陽電池の製造方法は、半導体基板と、前記半導体基板の一方主面側と反対側の他方主面側の一部である第１領域に順に積層された第１導電型半導体層および第１電極層と、前記半導体基板の前記他方主面側の他の一部である第２領域に順に積層された第２導電型半導体層および第２電極層とを備える裏面電極型の太陽電池の製造方法であって、前記半導体基板の前記他方主面側に、前記第１導電型半導体層の材料膜を形成する第１半導体層材料膜形成工程と、前記第１導電型半導体層の材料膜の上に、リフトオフ層を形成するリフトオフ層形成工程と、前記第２領域における前記リフトオフ層および前記第１導電型半導体層の材料膜を除去することにより、前記第１領域に、パターン化された前記第１導電型半導体層および前記リフトオフ層を形成する第１半導体層形成工程と、前記第１領域における前記リフトオフ層および前記第２領域の上に、前記第２導電型半導体層の材料膜を形成する第２半導体層材料膜形成工程と、前記リフトオフ層を除去することにより、前記第１領域における前記第２導電型半導体層の材料膜を除去し、前記第２領域に、パターン化された前記第２導電型半導体層を形成する第２半導体層形成工程と、を含み、前記第２半導体層形成工程では、前記半導体基板の前記他方主面側をエッチング溶液の液面に対面させて着液させ、前記エッチング溶液の液面上において前記半導体基板を搬送させる。
　本発明によれば、太陽電池の製造プロセスの簡略化を行っても、太陽電池の性能低下および太陽電池の外観が損なわれることを抑制することができる。
本実施形態に係る太陽電池を裏面側からみた図である。 図１の太陽電池におけるII-II線断面図である。 本実施形態に係る太陽電池の製造方法における第１半導体層材料膜形成工程およびリフトオフ層形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における第１半導体層形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における第１半導体層形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における第１半導体層形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における第２半導体層材料膜形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における第２半導体層形成工程を示す図である。 図３Ｆに示す第２半導体層形成工程におけるエッチング工程を説明するための図である。 図３Ｆに示す第２半導体層形成工程におけるエッチング工程を説明するための図である。 図３Ｆに示す第２半導体層形成工程におけるエッチング工程を説明するための図である。 図３Ｆに示す第２半導体層形成工程におけるエッチング工程を説明するための図である。
　以下、添付の図面を参照して本発明の実施形態の一例について説明する。なお、各図面において同一または相当の部分に対しては同一の符号を附すこととする。また、便宜上、ハッチングや部材符号等を省略する場合もあるが、かかる場合、他の図面を参照するものとする。
（太陽電池）
　図１は、本実施形態に係る太陽電池を裏面側からみた図である。図１に示す太陽電池１は、裏面電極型の太陽電池である。太陽電池１は、２つの主面を備える半導体基板１１を備え、半導体基板１１の主面において第１領域７と第２領域８とを有する。
　第１領域７は、いわゆる櫛型の形状をなし、櫛歯に相当する複数のフィンガー部７ｆと、櫛歯の支持部に相当するバスバー部７ｂとを有する。バスバー部７ｂは、半導体基板１１の一方の辺部に沿って第１方向（Ｘ方向）に延在し、フィンガー部７ｆは、バスバー部７ｂから、第１方向（Ｘ方向）に交差する第２方向（Ｙ方向）に延在する。
　同様に、第２領域８は、いわゆる櫛型の形状であり、櫛歯に相当する複数のフィンガー部８ｆと、櫛歯の支持部に相当するバスバー部８ｂとを有する。バスバー部８ｂは、半導体基板１１の一方の辺部に対向する他方の辺部に沿って第１方向（Ｘ方向）に延在し、フィンガー部８ｆは、バスバー部８ｂから、第２方向（Ｙ方向）に延在する。
　フィンガー部７ｆとフィンガー部８ｆとは、第１方向（Ｘ方向）に交互に設けられている。
　なお、第１領域７および第２領域８は、ストライプ状に形成されてもよい。
　図２は、図１の太陽電池におけるII－II線断面図である。図２に示すように、太陽電池１は、半導体基板１１と、半導体基板１１の主面のうちの受光する側の一方の主面である受光面側に順に積層された真性半導体層１３および光学調整層１５を備える。また、太陽電池１は、半導体基板１１の主面のうちの受光面の反対側の他方の主面である裏面側の一部（第１領域７）に順に積層された第１真性半導体層２３、第１導電型半導体層２５および第１電極層２７を備える。また、太陽電池１は、半導体基板１１の裏面側の他の一部（第２領域８）に順に積層された第２真性半導体層３３、第２導電型半導体層３５、および第２電極層３７を備える。
　半導体基板１１は、単結晶シリコンまたは多結晶シリコン等の結晶シリコン材料で形成される。半導体基板１１は、例えば結晶シリコン材料にｎ型ドーパントがドープされたｎ型の半導体基板である。ｎ型ドーパントとしては、例えばリン（Ｐ）が挙げられる。
　半導体基板１１は、受光面側からの入射光を吸収して光キャリア（電子および正孔）を生成する光電変換基板として機能する。
　半導体基板１１の材料として結晶シリコンが用いられることにより、暗電流が比較的に小さく、入射光の強度が低い場合であっても比較的高出力（照度によらず安定した出力）が得られる。
　真性半導体層１３は、半導体基板１１の受光面側に形成されている。第１真性半導体層２３は、半導体基板１１の裏面側の第１領域７に形成されている。第２真性半導体層３３は、半導体基板１１の裏面側の第２領域８に形成されている。真性半導体層１３、第１真性半導体層２３および第２真性半導体層３３は、例えば真性（ｉ型）アモルファスシリコンを主成分とする材料で形成される。
　真性半導体層１３、第１真性半導体層２３および第２真性半導体層３３は、いわゆるパッシベーション層として機能し、半導体基板１１で生成されたキャリアの再結合を抑制し、キャリアの回収効率を高める。
　光学調整層１５は、半導体基板１１の受光面側の真性半導体層１３上に形成されている。光学調整層１５は、入射光の反射を防止する反射防止層として機能するとともに、半導体基板１１の受光面側および真性半導体層１３を保護する保護層として機能する。光学調整層１５は、例えば酸化珪素（ＳｉＯ）、窒化珪素（ＳｉＮ）、または酸窒化珪素（ＳｉＯＮ）のようなそれらの複合物等の絶縁体材料で形成される。
　第１導電型半導体層２５は、第１真性半導体層２３上に、すなわち半導体基板１１の裏面側の第１領域７に形成されている。すなわち、第１導電型半導体層２５は、いわゆる櫛型の形状をなし、櫛歯に相当する複数のフィンガー部と、櫛歯の支持部に相当し、複数のフィンガー部の一端が接続されたバスバー部とを有する。バスバー部は、第１領域７のバスバー部７ｂに対応し、半導体基板１１のＸ方向の一方端側の辺部に沿ってＹ方向に延在する。フィンガー部は、第１領域７のフィンガー部７ｆに対応し、バスバー部からＸ方向に延在する。
　第２導電型半導体層３５は、第２真性半導体層３３上に、すなわち半導体基板１１の裏面側の第２領域８に形成されている。すなわち、第２導電型半導体層３５は、いわゆる櫛型の形状をなし、櫛歯に相当する複数のフィンガー部と、櫛歯の支持部に相当し、複数のフィンガー部の一端が接続されたバスバー部とを有する。バスバー部は、第２領域８のバスバー部８ｂに対応し、半導体基板１１のＸ方向の他方端側の辺部に沿ってＹ方向に延在する。フィンガー部は、第２領域８のフィンガー部８ｆに対応し、バスバー部からＸ方向に延在する。
　第１導電型半導体層２５は、例えばアモルファスシリコン材料で形成される。第１導電型半導体層２５は、例えばアモルファスシリコン材料にｐ型ドーパントがドープされたｐ型の半導体層である。ｐ型ドーパントとしては、例えばホウ素（Ｂ）が挙げられる。
　第２導電型半導体層３５は、例えばアモルファスシリコン材料で形成される。第２導電型半導体層３５は、例えばアモルファスシリコン材料にｎ型ドーパント（例えば、上述したリン（Ｐ））がドープされたｎ型半導体層である。
　なお、第１導電型半導体層２５がｎ型半導体層であり、第２導電型半導体層３５がｐ型半導体層であってもよい。
　また、半導体基板１１は、結晶シリコン材料にｐ型ドーパント（例えば、上述したホウ素（Ｂ））がドープされたｐ型半導体基板であってもよい。
　第１電極層２７は、第１導電型半導体層２５上に、すなわち半導体基板１１の裏面側の第１領域７に形成されている。第２電極層３７は、第２導電型半導体層３５上に、すなわち半導体基板１１の裏面側の第２領域８に形成されている。
　第１電極層２７および第２電極層３７は、透明電極層と金属電極層とを含んでもよいし、金属電極層のみを含んでもよい。本実施形態では、第１電極層２７は、第１導電型半導体層２５上に順に積層された透明電極層２８と金属電極層２９とを有する。第２電極層３７は、第２導電型半導体層３５上に順に積層された透明電極層３８と金属電極層３９とを有する。
　透明電極層２８および金属電極層２９は、いわゆる櫛型の形状をなし、櫛歯に相当する複数のフィンガー部と、櫛歯の支持部に相当し、複数のフィンガー部の一端が接続されたバスバー部とを有する。バスバー部は、第１領域７のバスバー部７ｂに対応し、半導体基板１１のＸ方向の一方端側の辺部に沿ってＹ方向に延在する。フィンガー部は、第１領域７のフィンガー部７ｆに対応し、バスバー部からＸ方向に延在する。
　透明電極層３８および金属電極層３９は、いわゆる櫛型の形状をなし、櫛歯に相当する複数のフィンガー部と、櫛歯の支持部に相当し、複数のフィンガー部の一端が接続されたバスバー部とを有する。バスバー部は、第２領域８のバスバー部８ｂに対応し、半導体基板１１のＸ方向の他方端側の辺部に沿ってＹ方向に延在する。フィンガー部は、第２領域８のフィンガー部８ｆに対応し、バスバー部からＸ方向に延在する。
　透明電極層２８，３８は、透明な導電性材料で形成される。透明導電性材料としては、ＩＴＯ（Indium Tin Oxide：酸化インジウムおよび酸化スズの複合酸化物）、ＺｎＯ（Zinc Oxide：酸化亜鉛）が挙げられる。
　金属電極層２９，３９は、金属材料で形成される。金属材料としては、例えば、Ｃｕ、Ａｇ、Ａｌおよびこれらの合金が用いられる。金属電極層２９，３９は、例えば、銀等の金属粉末を含有する導電性ペースト材料で形成されてもよい。
（太陽電池の製造方法）
　次に、図３Ａ～図３Ｆを参照して、図１および図２に示す本実施形態の太陽電池１の製造方法について説明する。図３Ａは、本実施形態に係る太陽電池の製造方法における真性半導体層形成工程、光学調整層形成工程、第１半導体層材料膜形成工程およびリフトオフ層形成工程を示す図であり、図３Ｂ～図３Ｄは、本実施形態に係る太陽電池の製造方法における第１半導体層形成工程を示す図である。図３Ｅは、本実施形態に係る太陽電池の製造方法における第２半導体層材料膜形成工程を示す図であり、図３Ｆは、本実施形態に係る太陽電池の製造方法における第２半導体層形成工程を示す図である。
　まず、図３Ａに示すように、例えばＣＶＤ法（化学気相堆積法）を用いて、半導体基板１１の受光面側の全面に、真性半導体層１３を積層（製膜）する（真性半導体層形成工程）。次に、例えばＣＶＤ法を用いて、半導体基板１１の受光面側の真性半導体層１３上の全面に、光学調整層１５を積層（製膜）する（光学調整層形成工程）。
　また、例えばＣＶＤ法を用いて、半導体基板１１の裏面側に、第１真性半導体層材料膜２３Ｚおよび第１導電型半導体層材料膜２５Ｚを順に積層（製膜）する（第１半導体層材料膜形成工程）。
　次に、例えばＣＶＤ法を用いて、半導体基板１１の裏面側の全面に、具体的には第１導電型半導体層材料膜２５Ｚ上の全面に、リフトオフ層（犠牲層）４０を積層（製膜）する（リフトオフ層形成工程）。
　リフトオフ層４０は、酸化珪素（ＳｉＯ）、窒化珪素（ＳｉＮ）、または酸窒化珪素（ＳｉＯＮ）のようなそれらの複合物等の材料で形成される。
　次に、図３Ｂ～図３Ｄに示すように、例えばレジスト９０を用いて、半導体基板１１の裏面側において、第２領域８における第１真性半導体層材料膜２３Ｚ、第１導電型半導体層材料膜２５Ｚおよびリフトオフ層４０を除去することにより、第１領域７に、パターン化された第１真性半導体層２３、第１導電型半導体層２５およびリフトオフ層４０を形成する（第１半導体層形成工程）。
　具体的には、フォトリソグラフィ法を用いて、半導体基板１１の両面側の全面にフォトレジストを塗布した後に、マスクを用いて裏面側の第２領域８におけるフォトレジストを露光および現像して除去する。これにより、図３Ｂに示すように、半導体基板１１の裏面側の第１領域７および受光面側の全面を覆うレジスト９０を形成する。
　その後、図３Ｃに示すように、レジスト９０をマスクとして、第２領域８におけるリフトオフ層４０、第１導電型半導体層材料膜２５Ｚおよび第１真性半導体層材料膜２３Ｚをエッチングすることにより、第１領域７に、パターン化された第１真性半導体層２３、第１導電型半導体層２５およびリフトオフ層４０を形成する。リフトオフ層４０、第１導電型半導体層材料膜２５Ｚおよび第１真性半導体層材料膜１３Ｚに対するエッチング溶液としては、例えばフッ酸と硝酸との混合液等の酸性溶液が用いられる。
　その後、図３Ｄに示すように、レジスト９０を除去する。レジスト９０に対する剥離溶液としては、レジストの種類に対応して、例えばアセトン等の有機溶剤が用いられる。
　次に、図３Ｅに示すように、例えばＣＶＤ法を用いて、半導体基板１１の裏面側の全面に、第２真性半導体層材料膜３３Ｚおよび第２導電型半導体層材料膜３５Ｚを順に積層（製膜）する（第２半導体層材料膜形成工程）。
　次に、図３Ｆに示すように、リフトオフ層（犠牲層）を用いたリフトオフ法を利用して、半導体基板１１の裏面側において、第１領域７における第２真性半導体層材料膜３３Ｚおよび第２導電型半導体層材料膜３５Ｚを除去することにより、第２領域８に、パターン化された第２真性半導体層３３および第２導電型半導体層３５を形成する（第２半導体層形成工程）。
　具体的には、リフトオフ層４０を除去することにより、リフトオフ層４０上の第２真性半導体層材料膜３３Ｚおよび第２導電型半導体層材料膜３５Ｚを除去し、第２領域８に第２真性半導体層３３および第２導電型半導体層３５を形成する。リフトオフ層４０の除去溶液としては、リフトオフ層の構成に対応して、例えばフッ酸または塩酸等の酸性溶液が用いられる。
　次に、半導体基板１１の裏面側に、第１電極層２７および第２電極層３７を形成する（電極層形成工程）。
　具体的には、例えばスパッタリング法等のＰＶＤ法（物理気相成長法）を用いて、半導体基板１１の裏面側の全面に、透明電極層材料膜を積層（製膜）する。その後、例えばエッチングペーストを用いたエッチング法を用いて、透明電極層材料膜の一部を除去することにより、パターン化された透明電極層２８，３８を形成する。透明電極層材料膜に対するエッチング溶液としては、例えば塩酸または塩化第二鉄水溶液が用いられる。
　その後、例えばパターン印刷法または塗布法を用いて、透明電極層２８上に金属電極層２９を形成し、透明電極層３８の上に金属電極層３９を形成することにより、第１電極層２７および第２電極層３７を形成する。
　以上の工程により、図１および図２に示す本実施形態の裏面電極型の太陽電池１が完成する。
　以上説明したように、本実施形態の太陽電池の製造方法によれば、第２半導体層形成工程において、リフトオフ層（犠牲層）を用いたリフトオフ法を利用して第２導電型半導体層３５のパターニングを行うので、太陽電池の製造プロセスの簡略化、短縮化、低コスト化が可能となる。
　ここで、リフトオフ法では、リフトオフされた除去物が太陽電池の受光面および裏面に再付着してしまうという問題がある。リフトオフされた除去物が太陽電池の受光面および裏面に再付着すると、太陽電池の性能が低下したり、外観が損なわれてしまったりする。
　この点に関し、本実施形態では、第２半導体層形成工程は、以下に示すエッチング工程とリンス工程とを含む。
　エッチング工程では、図４に示すように、半導体基板１１の裏面側をエッチング溶液の液面に対面させて着液させ、エッチング溶液の液面上において半導体基板１１を搬送させる。例えば、エッチング溶液の液面近傍にパイプを配置し、パイプを回転させることにより半導体基板１１を搬送させる。これにより、半導体基板１１は、エッチング溶液に浮いたり（図５Ａ）、パイプに触れたり（図５Ｂ）しながら、パイプとの摩擦で搬送される。エッチング溶液としては、上述したように、例えばフッ酸または塩酸等の酸性溶液が用いられる。
　リンス工程では、リンス溶液を用いて、半導体基板１１の表面をリンスする。リンス溶液としては、水（Ｈ２Ｏ）を主成分とする溶液が用いられる。
　これによれば、エッチング工程において、半導体基板１１の裏面側の片面だけがエッチング溶液に触れ、半導体基板の受光面はエッチング溶液に触れないので、半導体基板１１の受光面がエッチング溶液に不要に曝露されることを避けることができ、リフトオフされた除去物が半導体基板の受光面に再付着することを回避することができる。そのため、リフトオフされた除去物が半導体基板の受光面に再付着することにより太陽電池の外観が損なわれることを回避することができる。
　このように、リフトオフ法を利用して太陽電池の製造プロセスの簡略化を行っても、太陽電池の性能低下および太陽電池の外観が損なわれることを抑制することができる。
　エッチング工程では、半導体基板１１を、第１導電型半導体層２５の櫛歯状のフィンガー部（パターン）の長手方向（図１においてＹ方向）が搬送方向に沿うように搬送させると好ましい。長手方向がオーバーフローや搬送による液流に沿うことで、エッチング液が均一に浸透しやすく、液流からの力によってリフトオフが進行しやすいという利点がある。
　また、エッチング工程では、図６に示すように、エッチング溶液をオーバーフローさせてもよい。図６の例では、エッチング溶液が満たされた内浴と、内浴からオーバーフローしたエッチング溶液を受ける外浴とを備える。オーバーフローしたエッチング溶液は、内浴の中央部に戻され、内浴において下から上へ送液される。これにより、エッチング溶液は、液流を有する。図６の例では、エッチング溶液は、内浴の中央部から互いに乖離する２つの液流を有する。
　このとき、エッチング溶液の液流方向を、半導体基板１１の搬送方向に沿うようにする。これにより、エッチング溶液は、搬送方向に沿う方向において互いに乖離する２つの液流を有することとなる。
　これによれば、半導体基板１１をフレッシュなエッチング溶液に触れさせることが容易である。その結果、リフトオフされた除去物が半導体基板１１の裏面に再付着することを抑制することができ、リフトオフされた除去物が半導体基板の裏面に再付着することによる太陽電池の性能低下を抑制することができる。
　また、エッチング溶液またはリンス溶液のうち少なくとも一方は、液性を調整する液性調整剤が添加されていてもよい。液性調整剤は、少なくとも１種類の界面活性剤を含んでもよい。これによれば、リフトオフされた除去物を溶液中に分散させることができ、リフトオフされた除去物が半導体基板１１の裏面に再付着することを抑制することができる。そのため、リフトオフされた除去物が半導体基板の裏面に再付着することによる太陽電池の性能低下を抑制することができる。
　また、液性調整剤は、エッチング溶液中またはリンス溶液中において、除去されたリフトオフ層または第２導電型半導体層の材料膜のうち少なくとも一方を凝集させるような液性調整剤を含んでもよい。例えば、リンス溶液では、凝集した凝集物の比重が水より大きいと、凝集物は沈殿する。これによれば、リフトオフされた除去物を凝集させることができ、リフトオフされた除去物が半導体基板１１の裏面に再付着することを抑制することができる。そのため、リフトオフされた除去物が半導体基板の裏面に再付着することによる太陽電池の性能低下を抑制することができる。
　以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、種々の変更および変形が可能である。例えば、上述した実施形態では、図２に示すようにヘテロ接合型の太陽電池１の製造方法を例示したが、本発明の特徴は、ヘテロ接合型の太陽電池に限らず、ホモ接合型の太陽電池等の種々の太陽電池の製造方法に適用可能である。
　また、上述した実施形態では、結晶シリコン基板を有する太陽電池を例示したが、これに限定されない。例えば、太陽電池は、ガリウムヒ素（ＧａＡｓ）基板を有していてもよい。
　１　太陽電池
　７　第１領域
　７ｂ，８ｂ　バスバー部
　７ｆ，８ｆ　フィンガー部
　８　第２領域
　１１　半導体基板
　１３　真性半導体層
　１５　光学調整層
　２３　第１真性半導体層
　２３Ｚ　第１真性半導体層材料膜
　２５　第１導電型半導体層
　２５Ｚ　第１導電型半導体層材料膜
　２７　第１電極層
　２８，３８　透明電極層
　２９，３９　金属電極層
　３３　第２真性半導体層
　３３Ｚ　第２真性半導体層材料膜
　３５　第２導電型半導体層
　３５Ｚ　第２導電型半導体層材料膜
　３７　第２電極層
　４０　リフトオフ層（犠牲層）
　９０　マスク

Claims (8)

  1. 　半導体基板と、前記半導体基板の一方主面側と反対側の他方主面側の一部である第１領域に順に積層された第１導電型半導体層および第１電極層と、前記半導体基板の前記他方主面側の他の一部である第２領域に順に積層された第２導電型半導体層および第２電極層とを備える裏面電極型の太陽電池の製造方法であって、
    　前記半導体基板の前記他方主面側に、前記第１導電型半導体層の材料膜を形成する第１半導体層材料膜形成工程と、
    　前記第１導電型半導体層の材料膜の上に、リフトオフ層を形成するリフトオフ層形成工程と、
    　前記第２領域における前記リフトオフ層および前記第１導電型半導体層の材料膜を除去することにより、前記第１領域に、パターン化された前記第１導電型半導体層および前記リフトオフ層を形成する第１半導体層形成工程と、
    　前記第１領域における前記リフトオフ層および前記第２領域の上に、前記第２導電型半導体層の材料膜を形成する第２半導体層材料膜形成工程と、
    　前記リフトオフ層を除去することにより、前記第１領域における前記第２導電型半導体層の材料膜を除去し、前記第２領域に、パターン化された前記第２導電型半導体層を形成する第２半導体層形成工程と、
    を含み、
    　前記第２半導体層形成工程では、前記半導体基板の前記他方主面側をエッチング溶液の液面に対面させて着液させ、前記エッチング溶液の液面上において前記半導体基板を搬送させる、
    太陽電池の製造方法。
  2. 　パターン化された前記第１導電型半導体層は、櫛歯状のパターンを含み、
    　前記第２半導体層形成工程では、前記半導体基板を、前記櫛歯状のパターンの長手方向に沿う搬送方向に搬送させる、
    請求項１に記載の太陽電池の製造方法。
  3. 　前記エッチング溶液は液流を有し、
    　前記エッチング溶液の液流方向は、前記搬送方向に沿う方向である、
    請求項２に記載の太陽電池の製造方法。
  4. 　前記エッチング溶液は、前記搬送方向に沿う方向において互いに乖離する２つの前記液流を有する、請求項３に記載の太陽電池の製造方法。
  5. 　前記第２半導体層形成工程は、
    　前記エッチング溶液の液面上において前記半導体基板を搬送させるエッチング工程と、
    　リンス溶液を用いて、前記半導体基板の表面をリンスするリンス工程と、
    を含み、
    　前記リンス溶液は、水を主成分として含み、
    　前記エッチング溶液または前記リンス溶液のうち少なくとも一方は、液性を調整する液性調整剤が添加されている、
    請求項１～４のいずれか１項に記載の太陽電池の製造方法。
  6. 　前記液性調整剤は、少なくとも１種類の界面活性剤を含む、請求項５に記載の太陽電池の製造方法。
  7. 　前記液性調整剤が添加されたエッチング溶液中またはリンス溶液中において、除去されたリフトオフ層または第２導電型半導体層の材料膜のうち少なくとも一方が凝集する、請求項５または６に記載の太陽電池の製造方法。
  8. 　凝集した凝集物の比重は水より大きい、請求項５～７のいずれか１項に記載の太陽電池の製造方法。
PCT/JP2020/006029 2019-03-28 2020-02-17 太陽電池の製造方法 WO2020195324A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021508249A JP7190555B2 (ja) 2019-03-28 2020-02-17 太陽電池の製造方法
CN202080023700.6A CN113632241B (zh) 2019-03-28 2020-02-17 太阳能电池的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-062652 2019-03-28
JP2019062652 2019-03-28

Publications (1)

Publication Number Publication Date
WO2020195324A1 true WO2020195324A1 (ja) 2020-10-01

Family

ID=72608804

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/006029 WO2020195324A1 (ja) 2019-03-28 2020-02-17 太陽電池の製造方法

Country Status (3)

Country Link
JP (1) JP7190555B2 (ja)
CN (1) CN113632241B (ja)
WO (1) WO2020195324A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233484A (ja) * 1998-02-12 1999-08-27 Sanyo Electric Co Ltd 凹凸基板の製造方法
JP2006286821A (ja) * 2005-03-31 2006-10-19 Sanyo Electric Co Ltd 結晶系半導体基板のエッチング方法
CN201473591U (zh) * 2009-07-22 2010-05-19 吴东升 蚀刻清洗槽
JP2011077064A (ja) * 2009-09-29 2011-04-14 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2012178500A (ja) * 2011-02-28 2012-09-13 Mitsubishi Electric Corp ウエットエッチング方法及びウエットエッチング装置
JP2014075526A (ja) * 2012-10-05 2014-04-24 Sharp Corp 光電変換素子および光電変換素子の製造方法
CN104037257A (zh) * 2013-03-08 2014-09-10 北京北方微电子基地设备工艺研究中心有限责任公司 太阳能电池及其制造方法、单面抛光设备
CN203846108U (zh) * 2014-03-26 2014-09-24 上饶光电高科技有限公司 一种解决湿法刻蚀机刻蚀槽循环冒泡的装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015121636A1 (de) * 2015-12-11 2017-06-14 Nexwafe Gmbh Vorrichtung und Verfahren zum einseitigen Ätzen einer Halbleiterschicht
JP2018163999A (ja) * 2017-03-27 2018-10-18 国立大学法人福島大学 太陽電池およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233484A (ja) * 1998-02-12 1999-08-27 Sanyo Electric Co Ltd 凹凸基板の製造方法
JP2006286821A (ja) * 2005-03-31 2006-10-19 Sanyo Electric Co Ltd 結晶系半導体基板のエッチング方法
CN201473591U (zh) * 2009-07-22 2010-05-19 吴东升 蚀刻清洗槽
JP2011077064A (ja) * 2009-09-29 2011-04-14 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2012178500A (ja) * 2011-02-28 2012-09-13 Mitsubishi Electric Corp ウエットエッチング方法及びウエットエッチング装置
JP2014075526A (ja) * 2012-10-05 2014-04-24 Sharp Corp 光電変換素子および光電変換素子の製造方法
CN104037257A (zh) * 2013-03-08 2014-09-10 北京北方微电子基地设备工艺研究中心有限责任公司 太阳能电池及其制造方法、单面抛光设备
CN203846108U (zh) * 2014-03-26 2014-09-24 上饶光电高科技有限公司 一种解决湿法刻蚀机刻蚀槽循环冒泡的装置

Also Published As

Publication number Publication date
CN113632241B (zh) 2024-03-15
JP7190555B2 (ja) 2022-12-15
CN113632241A (zh) 2021-11-09
JPWO2020195324A1 (ja) 2020-10-01

Similar Documents

Publication Publication Date Title
JP7274899B2 (ja) 太陽電池の製造方法
WO2020195324A1 (ja) 太陽電池の製造方法
JP2014183073A (ja) 光電変換素子および光電変換素子の製造方法
WO2020149128A1 (ja) 太陽電池の製造方法
JP2014072209A (ja) 光電変換素子および光電変換素子の製造方法
US20220140162A1 (en) Solar cell and method for manufacturing solar cell
JP7458834B2 (ja) 太陽電池および太陽電池の製造方法
WO2020218000A1 (ja) 太陽電池および太陽電池の製造方法
JP2013168605A (ja) 太陽電池の製造方法
JP7053892B2 (ja) 太陽電池の製造方法
JP7241173B2 (ja) 素子の製造方法
JP7146786B2 (ja) 太陽電池の製造方法、太陽電池および太陽電池モジュール
JP7459059B2 (ja) 太陽電池の製造方法および太陽電池
WO2020217999A1 (ja) 太陽電池の製造方法および太陽電池
JP2021197507A (ja) 太陽電池の製造方法
WO2020203360A1 (ja) 太陽電池の製造方法
WO2022210611A1 (ja) 太陽電池および太陽電池の製造方法
JP7526086B2 (ja) 太陽電池の製造方法、および製膜方法
JP7365430B2 (ja) 太陽電池の製造方法
WO2020195570A1 (ja) 太陽電池の製造方法および太陽電池の仕掛品
JP5957102B2 (ja) 太陽電池の製造方法
JP2023111632A (ja) 太陽電池の製造方法および太陽電池
JP2022130823A (ja) 太陽電池および太陽電池の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20778424

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021508249

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20778424

Country of ref document: EP

Kind code of ref document: A1