JP2018163999A - 太陽電池およびその製造方法 - Google Patents

Abstract

【課題】半導体基板と真性の第１の非晶質系半導体層とのヘテロ接合界面を清浄に保つことにより、キャリア再結合が抑制された、発電効率の高い太陽電池を提供する。【解決手段】半導体基板の裏面上に配置され櫛形状に一定の厚さで残された真性の第１の非晶質系半導体層と、第１の非晶質系半導体層上に櫛形状に重なるように配置され、所定の導電型を示す第２の非晶質系半導体層と、第２の非晶質系半導体層と噛み合う櫛形状となり、一部が平面視において第２の非晶質系半導体層に重なる真性の第３の非晶質系半導体層と、第３の非晶質系半導体層上に配置され、第２の非晶質系半導体層と異なる導電型を示す第４の非晶質系半導体層と、第１の電極と、第２の電極と、を備えている。一定の厚さで櫛形状に真性の第１の非晶質系半導体層を残すことにより、半導体基板と真性の第１の非晶質系半導体層とのヘテロ接合界面を清浄に保つ。【選択図】図１

Description

本発明は、太陽電池およびその製造方法に関する。より詳しくは、裏面電極型ヘテロ接合太陽電池およびその製造方法に関する。

近年、裏面電極型でヘテロ接合構造を有する太陽電池が提案されている。例えば日本国特許公開２０１３−１３１５８６号には、ｎ型単結晶シリコン基板の受光面とは反対の裏面に、シャドウマスクを被せてＣＶＤ法により第１の真性なアモルファスシリコン膜（i型非晶質シリコン膜）とｐ型非晶質シリコン膜とを順次積層し、次に別のシャドウマスクを被せて第２のi型非晶質シリコン膜とｎ型非晶質シリコン膜とを、第１のi型非晶質シリコン膜とｐ型非晶質シリコン膜の端部に一部重なるように順次積層して形成したヘテロ接合太陽電池（図４）が提案されている。

また、日本国特許公開２０１３−１６８６０５号には、ｎ型単結晶シリコン基板の裏面全面に、プラズマＣＶＤ法により第１のi型非晶質シリコン膜とｐ型非晶質シリコン膜とを順次積層する第１工程と、これらの非晶質膜の一部を除去する第２工程と、基板の裏面全面に第２のi型非晶質シリコン膜とｎ型非晶質シリコン膜とを順次積層する第３工程と、第１のi型非晶質シリコン膜とｐ型非晶質シリコン膜とを除去した領域を含むｎ型非晶質シリコン膜上の所定の領域にマスク材を形成する第４工程と、第２のi型非晶質シリコン膜とｎ型非晶質シリコン膜とを、i型非晶質シリコン膜とｐ型非晶質シリコン膜とのエッチング速度に差があるエッチング液を用いてエッチングして除去する第５工程からなる太陽電池（図５）の製造方法が開示されている。

これらの第２のi型非晶質シリコン膜とｎ型非晶質シリコン膜とが第１のi型非晶質シリコン膜とｐ型非晶質シリコン膜との端部に一部重なるように積層して形成された裏面電極型ヘテロ接合構造太陽電池においては、ｎ型単結晶シリコン基板の裏面全面にわたって第１のi型非晶質シリコン膜または第２のi型非晶質シリコン膜が配置されパッシベーションが施されている。

特開２０１３−１３１５８６号公報 特開２０１３−１６８６０５号公報

しかしながら、これらの裏面電極型ヘテロ接合太陽電池またはその製造方法では、ｎ型単結晶シリコン基板の裏面側において、第１のi型非晶質シリコン膜とｐ型非晶質シリコン膜とを一旦形成したのち、これら非晶質シリコン膜を櫛形状に除去して単結晶シリコン基板表面の一部を再度露出させ、その露出部上に第２のi型非晶質シリコン膜とｎ型非晶質シリコン膜とを形成している。非晶質シリコン膜は単結晶シリコンに比べて加熱処理や化学処理に対して非常に変質しやすいため、非晶質シリコン膜形成前の単結晶シリコン基板の露出部表面の清浄化は、単結晶シリコン基板単体の清浄化に比べて十分に行うことが困難である。したがって、単結晶シリコン基板と第２のi型非晶質シリコン膜とからなるヘテロ接合界面の品質が低下し、界面におけるキャリア再結合の増大によって太陽電池の発電効率が十分に上げられないという問題があった。

太陽電池の本発明が以下で開示される。

当該太陽電池は、
受光面および裏面を有する一導電型の半導体基板と、
前記半導体基板の裏面上に配置され櫛形状に一定の厚さで掘り込まれた真性の第１の非晶質系半導体層と、
前記第１の非晶質系半導体層上に櫛形状に重なるように配置され、所定の導電型を示す第２の非晶質系半導体層と、
前記半導体基板の裏面に配置され、前記第２の非晶質系半導体層と噛み合う櫛形状となり、一部が平面視において前記第２の非晶質系半導体層に重なる真性の第３の非晶質系半導体層と、
前記第３の非晶質系半導体層上に配置され、前記第２の非晶質系半導体層と異なる導電型を示す第４の非晶質系半導体層と、
前記第２の非晶質系半導体層上に配置された第１の電極と、
前記第４の非晶質系半導体層上に配置された第２の電極と、
を備えている。

太陽電池の製造方法の発明が以下で開示される。

当該太陽電池の製造方法は、
受光面および裏面を有する一導電型の半導体基板に、
前記半導体基板の裏面上に真性の第１の非晶質系半導体層を形成する第１の工程と、
前記第１の非晶質系半導体層上に所定の導電型を示す第２の非晶質系半導体層を形成する第２の工程と、
前記第２の非晶質系半導体層および前記第１の非晶質系半導体層を一定の深さまで櫛形状に除去する第３の工程と、
前記第２の非晶質系半導体層と噛み合う櫛形状となり、一部が平面視において前記第２の非晶質系半導体層に重なる真性の第３の非晶質系半導体層を形成する第４の工程と、
前記第３の非晶質系半導体層上に配置され、前記第２の非晶質系半導体層と異なる導電型を示す第４の非晶質系半導体層を形成する第５の工程と、
前記第２の非晶質系半導体層上に第１の電極を、前記第４の非晶質系半導体層上に第２の電極を、それぞれ形成する第６の工程と、
とを備え、
前記第３の工程において前記第１の非晶質系半導体層を前記半導体基板に達するまでには除去しないことを特徴とする。

上記太陽電池の発明によれば、一定の厚さで残された真性の第１の非晶質系半導体層の上に真性の第３の非晶質系半導体層および前記半導体基板の導電型と同じ導電型を示す不純物を含む第４の非晶質系半導体層とが櫛形状に形成されるため、半導体基板と真性の第１の非晶質系半導体層とのヘテロ接合界面は清浄に保たれ、キャリア再結合が抑制されて、発電効率が向上する。

上記太陽電池の製造方法の発明によれば、発電効率の高い太陽電池を簡単に製造することができる。

図１は太陽電池の実施形態の一例を示す模式的断面図である。 図２は太陽電池の実施形態の一例の裏面の一部を示す平面図である。 図３は図３Ａ〜図３Ｈから構成される。図３は、太陽電池の実施形態の製造方法を示す模式的断面図である。 図４は従来技術による太陽電池の実施形態の第一の例を示す模式的断面図である。 図５は従来技術による太陽電池の実施形態の第二の例を示す模式的断面図である。

本明細書中において、以下のように用語が規定される。結晶系半導体には単結晶半導体および多結晶半導体が含まれる。非晶質系半導体には非晶質半導体および微結晶半導体が含まれる。真性の非晶質系半導体とは、不純物が意図的にドープされていない非晶質系半導体である。真性の非晶質系半導体には、半導体原料に本来的に含まれる不純物または製造過程において自然に混入する不純物も含む非晶質系半導体も含まれる。平面視とは、特に断りのない限り、半導体基板の表面に垂直な方向で、裏面側から太陽電池を見た様子を意味する。

以下、本発明の実施の形態について説明する。

図１は、本発明による太陽電池の実施形態を示している。図２は、本発明の製造方法による太陽電池の実施形態の裏面の一部を示している。裏面の一部としたのは、櫛形状の一部が示されているからである。実際には櫛形状は、櫛歯の数がもっと多くてもよい。図１では、平面視を行う基板に垂直な方向Ｓを矢印で示している。図１では、光が進行する方向Ｐを白抜き矢印で示している。この太陽電池は、裏面電極型ヘテロ接合構造を有する太陽電池である。

当該太陽電池は、半導体基板１０と、第１の非晶質系半導体層１と、第２の非晶質系半導体層２と、第１の電極１１と、第３の非晶質系半導体層３と、第４の非晶質系半導体層４と、第２の電極１２とを備えている。半導体基板１０は、受光面１０ａおよび裏面１０ｂを有する。半導体基板１０は一導電型である。第１の非晶質系半導体層１は、半導体基板１０の裏面１０ｂの全面に配置されている。第１の非晶質系半導体層１は、真性の非晶質系半導体の層である。第２の非晶質系半導体層２は、第１の非晶質系半導体層１上に配置されている。第２の非晶質系半導体層２は、所定の導電型を示す。好ましくは、第２の非晶質系半導体層２は、半導体基板１０の導電型と異なる導電型を示す。第２の非晶質系半導体層２は、不純物を含む非晶質系半導体の層である。第２の非晶質系半導体層２は、櫛形状を有する。また、第１の非晶質系半導体層１は、第２の非晶質系半導体層２と同じ櫛形状部分１ａと、部分的に一定の厚さを残して掘り込まれている部分１ｂとを有する。第１の電極１１は、第２の非晶質系半導体層２上に配置されている。第３の非晶質系半導体層３は、第１の非晶質系半導体層１上に配置されている。第３の非晶質系半導体層３は、真性の非晶質系半導体の層である。第３の非晶質系半導体層３は、第２の非晶質系半導体層２と噛み合う櫛形状となっている。第３の非晶質系半導体層３は、一部が平面視において第２の非晶質系半導体層２に重なっている。第４の非晶質系半導体層４は、第３の非晶質系半導体層３上に配置されている。第４の非晶質系半導体層４は、第２の非晶質系半導体層２と異なる導電型を示す。第４の非晶質系半導体層４は、不純物を含む非晶質系半導体の層である。第２の電極１２は、第４の非晶質系半導体層４上に配置されている。

本実施形態では、第１の電極１１上に第１の集電極５が配置されている。第２の電極１２上に第２の集電極６が配置されている。第２の電極１２は、第１の電極１１と平面視において離間している。

半導体基板１０において、受光面１０ａは、光を受ける面である。受光面１０ａは光入射面とも呼ばれる。受光面１０ａは主面と定義される。裏面１０ｂは、受光面１０ａとは反対側の面である。

半導体基板１０は、薄板状の半導体の基板である。半導体基板１０は、ｐ型またはｎ型の導電型を有する。一導電型とは、ｐまたはｎのいずれか一方であることを意味する。半導体基板１０はｎ型であることが好ましい。半導体基板１０は、結晶シリコン、化合物半導体、その他板状に形成可能な半導体材料から形成される。結晶シリコンとしては、例えば、単結晶シリコン、多結晶シリコンが挙げられる。化合物半導体は、例えば、ＧａＡｓ、ＩｎＰが挙げられる。半導体基板１０として、ｎ型の単結晶シリコン基板が好ましく用いられる。

半導体基板１０の厚みに特に制限はない。半導体基板１０は、部材コストやハンドリングの観点から、その厚みが１０〜２００μｍであることが好ましい。

半導体基板１０は、効率向上の観点から、半導体基板１０の片面もしくは両面にテクスチャ構造を有することが好ましい。テクスチャ構造は入射した光を十分に閉じ込めることができるため、効率の向上が見込める。テクスチャ構造は、例えば、微小凹凸構造であってよい。微小凹凸構造は周期性を有していてよい。もちろん、テクスチャ構造は必須ではない。

半導体の分類において、真性の半導体はｉ型に相当する。不純物を含む半導体はｎ型またはｐ型であってよい。

以下では、ｎ型の半導体基板１０を用いた例を中心に説明する。もちろん、ｐ型の半導体基板１０を用いてもよく、その場合、以下の説明においてｎ型とｐ型とを入れ替えれば、構造が理解され得る。

第１の非晶質系半導体層１は、ｉ型の非晶質系半導体の層である。第２の非晶質系半導体層２は、ｐ型の非晶質系半導体の層である。第２の非晶質系半導体層２は、平面視において櫛形状を有する。第１の非晶質系半導体層１は半導体基板１０裏面１０ｂの全面に配置されているが、第２の非晶質系半導体層２と同じ櫛形状部分１ａと、部分的に一定の厚さを残して掘り込まれている部分１ｂとを有する。第１の電極１１は、ｐ型の電極である。第１の電極１１は、裏面電極を構成する。第１の電極１１は、平面視において櫛形状を有する。第１の電極１１の櫛形状は、第２の非晶質系半導体層２の櫛形状よりも細い幅の櫛形状であってよい。すなわち、第１の電極１１の櫛形状の櫛歯の幅は、第２の非晶質系半導体層２の櫛形状の櫛歯の幅よりも小さくてよい。

第３の非晶質系半導体層３は、ｉ型の非晶質系半導体の層である。第３の非晶質系半導体層３は、平面視において櫛形状を有する。第４の非晶質系半導体層４は、ｎ型の非晶質系半導体の層である。第４の非晶質系半導体層４は、平面視において櫛形状を有する。第３の非晶質系半導体層３の櫛形状と、第４の非晶質系半導体層４の櫛形状とは形状が一致していてよい。第２の電極１２は、ｎ型の電極である。第２の電極１２は、裏面電極を構成する。第２の電極１２は、平面視において櫛形状を有する。第２の電極１２の櫛形状は、第４の非晶質系半導体層４の櫛形状よりも細い幅の櫛形状であってよい。すなわち、第２の電極１２の櫛形状の櫛歯の幅は、第３の非晶質系半導体層３及び第４の非晶質系半導体層４の櫛形状の櫛歯の幅よりも小さくてよい。

図１の例では、第４の非晶質系半導体層４は、第３の非晶質系半導体層３上の一面全体に配置されている。第４の非晶質系半導体層４は、第３の非晶質系半導体層３を覆っているといえる。第３の非晶質系半導体層３は、第１の非晶質系半導体層１の掘り込まれた領域１ｂ全体を覆い、さらに第２の非晶質系半導体層２の上に載り上がって配置されている。第３の非晶質系半導体層３と、第２の非晶質系半導体層２とは接している。第３の非晶質系半導体層３は、第２の非晶質系半導体層２の隣り合う櫛歯を架け渡すように配置されている。第４の非晶質系半導体層４は、第３の非晶質系半導体層３の形状に追随して、第２の非晶質系半導体層２の上に載り上がって配置されている。第４の非晶質系半導体層４は、第２の非晶質系半導体層２の隣り合う櫛歯を架け渡すように配置されている。第３の非晶質系半導体層３と、第４の非晶質系半導体層４とは、端部の位置が揃っている。

第４の非晶質系半導体層４は、平坦部４ａを有する。平坦部４ａは、第４の非晶質系半導体層４の、第２の非晶質系半導体層２に載り上がっていない平坦な部分である。平坦部４ａは、半導体基板１０の表面と平行に、第４の非晶質系半導体層４の表面が形成された部分であってよい。平坦部４ａでは、第２の非晶質系半導体層２に載り上がるための第４の非晶質系半導体層４の変形がない。

第２の電極１２は、平坦部４ａに配置されることが好ましい。第２の電極１２は、平坦部４ａからはみ出さないように配置されることが好ましい。第２の電極１２は、第４の非晶質系半導体層４が第２の非晶質系半導体層２に載り上がった部分に形成されていなくてよい。第２の電極１２が平坦部４ａに配置されることにより、電極間のリーク電流が減少する。

第１の電極１１上には、第１の集電極５が配置されることが好ましい。それにより、電流が取り出しやすくなる。第１の集電極５は、第１の電極１１上の一面全体に配置されることが好ましい。第１の集電極５は櫛形状を有していてよい。第１の電極１１の櫛形状と第１の集電極５の櫛形状とは同じ形状であってよい。第１の集電極５は、第３の非晶質系半導体層３及び第４の非晶質系半導体層４に接していない。それにより、リーク電流の発生が抑制される。第１の集電極５は櫛形状を有していてよい。本実施形態では、第１の集電極５は、ｐ型集電極として構成され得る。

第２の電極１２上には、第２の集電極６が配置されることが好ましい。それにより、電流が取り出しやすくなる。第２の集電極６は、第２の電極１２上の一面全体に配置されることが好ましい。第２の集電極６は櫛形状を有していてよい。第２の電極１２の櫛形状と第２の集電極６の櫛形状とは同じ形状であってよい。本実施形態では、第２の集電極６は、ｎ型集電極として構成され得る。

本実施形態では、ｐ型である第２の非晶質系半導体層２上の第１の電極１１及び第１の集電極５により、正極が構成される。ｎ型である第４の非晶質系半導体層４上の第２の電極１２及び第２の集電極６により、負極が構成される。

第１の非晶質系半導体層１の掘り込まれていない領域１ａと第３の非晶質系半導体層３とは、互いに噛み合う櫛形状となっている。第２の非晶質系半導体層２と第４の非晶質系半導体層４とは、互いに噛み合う櫛形状となっている。第１の電極１１と第２の電極１２とは、互いに噛み合う櫛形状となっている。第１の集電極５と第２の集電極６とは互いに噛み合う櫛形状となっている。ここで、第２の非晶質系半導体層２と第１の電極１１とを合わせたものをｐ型構造体と定義し、第４の非晶質系半導体層４と第２の電極１２とを合わせたものをｎ型構造体と定義すると、ｐ型構造体とｎ型構造体とは、互いに噛み合う櫛形状になっているといえる。櫛形状とは、直線状に伸びる複数の櫛歯と、複数の櫛歯と連結する基部を有する形状である。噛み合う櫛形状とは、二つの櫛形状において、一方の櫛形状の櫛歯の間に、他方の櫛形状の櫛歯が配置される形状である。この形状は、一方の櫛形状の櫛歯と、他方の櫛形状の櫛歯とが、交互に配置される形状であってよい。二つの櫛形状の基部は、互いに反対側に配置され得る。ただし、図１に示すように、第３の非晶質系半導体層３及び第４の非晶質系半導体層４の一部は、平面視したときに、第１の非晶質系半導体層１、第２の非晶質系半導体層２に重なっている。そのため、半導体基板の裏面１０ｂが直接露出する部分がなく、キャリアの表面再結合が抑制されて効率が向上し得る。

図２により、櫛形状が理解される。図２では、第１の集電極５と第２の集電極６とが、互いに噛み合った櫛形状が図示されている。第１の集電極５の櫛形状は、基部５Ｂと、複数の櫛歯５Ａとを備える。第２の集電極６の櫛形状は、基部６Ｂと、複数の櫛歯６Ａとを備える。他の層の櫛形状もこの図から理解されるであろう。ただし、第２〜第４の非晶質系半導体層では、噛み合った櫛形状が一部重なる形状となる。ｐ型非晶質系半導体及びそれに対応した電極と、ｎ型非晶質系半導体及びそれに対応した電極とが、互いに噛み合った櫛形状になることで、受光によって発生するキャリアを効率よく外部に取り出すことができる。

第１の電極１１の櫛歯の幅は、特に限定されるものではないが、例えば、１００〜５０００μｍの範囲内であってよい。第２の電極１２の櫛歯の幅は、特に限定されるものではないが、例えば、１０〜１０００μｍの範囲内であってよい。

本実施形態では、第１の電極１１と第２の電極１２とは、平面視において離間している。すなわち、第１の電極１１と第２の電極１２とは、平面視において重なっていない。

各非晶質系半導体層（第１〜第４の非晶質系半導体層）は、シリコンを含む水素化非晶質系半導体により構成されていることが好ましい。これは、ｉ型、ｐ型及びｎ型のいずれにも共通する。非晶質系半導体としては、例えば、非晶質シリコン、非晶質シリコンカーバイド、非晶質シリコンゲルマニウムが挙げられる。もちろん、非晶質系半導体層は、これらの材料に限られず、他の非晶質系半導体により構成されていてもよい。また、非晶質系半導体層は、他の薄膜半導体により構成されていてもよい。第１の非晶質系半導体層１と第３の非晶質系半導体層３とが同じ材料で形成されると、これらの境界部分は曖昧になり得る。

ｐ型の非晶質系半導体層の不純物としては、例えば、Ｂ（ボロン）、Ａｌ（アルミニウム）、Ｇａ（ガリウム）が挙げられる。この不純物は、第１３族元素が好ましい。不純物として、Ｂ（ボロン）が好ましく用いられる。ｎ型の非晶質系半導体層の不純物としては、例えば、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）が挙げられる。この不純物は、第１５族元素が好ましい。不純物として、Ｐ（リン）が好ましく用いられる。

第１の電極１１は、透明電極であってよい。第２の電極１２は、透明電極であってよい。これらの電極は、例えば、透明金属酸化物によって形成され得る。第１の電極１１及び第２の電極１２は、例えば、ＩＴＯ（酸化インジウム錫）、ＳｎＯ_２（酸化錫）、またはＺｎＯ（酸化亜鉛）から形成され得る。第１の電極１１と第２の電極１２とは、同じ材料で形成されてもよいし、違う材料で形成されてもよい。第１の集電極５及び第２の集電極６は、金属で構成されていてよい。第１の集電極５及び第２の集電極６は、例えば、Ａｇ（銀）、Ａｌ（アルミニウム）、Ｃｕ（銅）、Ａｕ（金）から形成され得る。第１の集電極５及び第２の集電極６は、好ましくは、Ａｇで構成される。第１の集電極５と第２の集電極６とは、同じ材料で形成されてもよいし、違う材料で形成されてもよい。なお、第４の非晶質系半導体層４とのオーミックコンタクトが形成可能で、かつ電極材料の拡散が影響しない場合には、第２の電極１２は、金属で構成されていてもよい。その場合、第２の電極１２が集電極の機能を兼ね備えて、第２の集電極６が省略されていてもよい。それにより、層構成がより簡単になる。

第１の非晶質系半導体層の掘り込まれていない部分１ａの厚みおよび第２〜第４の非晶質系半導体層の厚みは、特に限定されるものではないが、例えば、１〜５０ｎｍの範囲内であってよい。例えば、これらの非晶質系半導体層の厚みは、１０ｎｍ程度である。また、第１の非晶質系半導体層１の掘り込まれた部分１ｂの厚みは、半導体基板１０の保護層としての効果を保つべく１ｎｍ以上であることが望ましく、太陽電池の直列抵抗を低減するためには１０ｎｍ以下であることが望ましい。第１の電極１１及び第２の電極１２の厚みは、特に限定されるものではないが、例えば、１０〜２００ｎｍの範囲内であってよい。例えば、これらの電極の厚みは、７０ｎｍ程度である。第１の集電極５及び第２の集電極６の厚みは、特に限定されるものではないが、例えば、１００〜１０００ｎｍの範囲内であってよい。例えば、これらの集電極の厚みは、２００ｎｍ程度である。

図１に示すように、半導体基板１０の受光面１０ａ（主面）上に、真性の非晶質系半導体層７が配置されていることが好ましい。それにより、主面側表面でのキャリア再結合が抑制され、発電の効率が向上する。非晶質系半導体層７は、ｉ型の非晶質系半導体の層であってよい。非晶質系半導体層７は、主面非晶質系半導体層と定義される。非晶質系半導体層７は、好ましくは、半導体基板１０の主面全面に配置される。非晶質系半導体層７は、パッシベーション膜として機能する。非晶質系半導体層７は、シリコンを含む水素化非晶質系半導体により構成されていることが好ましい。非晶質系半導体としては、例えば、非晶質シリコン、非晶質シリコンカーバイド、非晶質酸化シリコン、非晶質窒化シリコンが挙げられる。非晶質系半導体層７の厚みは、特に限定されるものではないが、例えば、１〜５０ｎｍの範囲内であってよい。例えば、非晶質系半導体層７の厚みは、１０ｎｍ程度である。

非晶質系半導体層７上には、反射防止層８が配置されていることが好ましい。それにより、光の反射が抑制され、光が入射しやすくなる。非晶質系半導体層７は、入射光の吸収が少ない材料で形成されることが好ましい。反射防止層８は、例えば、窒化シリコンから形成され得る。反射防止層８の厚みは、特に限定されるものではないが、例えば、３０〜２０００ｎｍの範囲内であってよい。例えば、反射防止層８の厚みは、７０ｎｍ程度である。

なお、非晶質系半導体層７及び反射防止層８の機能を兼ね備えた単層の層が、半導体基板１０の受光面１０ａに配置されていてもよい。例えば、窒化シリコンや窒化アルミニウムは、そのような機能を有し得る。あるいは、非晶質系半導体層７と反射防止層８との間に、追加の層が設けられていてもよい。追加の層は、例えば、表面電界層を形成する不純物をドープした非晶質系半導体層、又は、固定電荷を有する誘電体層で構成され得る。

以上で説明した太陽電池は、一定の厚さで残された真性の第１の非晶質系半導体層１ｂの上に真性の第３の非晶質系半導体層３および前記半導体基板の導電型と同じ導電型を示す不純物を含む第４の非晶質系半導体層４とが櫛形状に形成されるため、半導体基板１０と真性の第１の非晶質系半導体層１とのヘテロ接合界面は清浄に保たれて、キャリア再結合が抑制される。そのため、太陽電池の発電効率が向上する。

図３は、本発明の太陽電池の製造方法の実施形態を示す模式的断面図である。図３Ａは、第２の非晶質系半導体層２および第１の非晶質系半導体層１を櫛形状にエッチングする際のマスク２１が形成された後の様子を示す。図３Ｂは、第２の非晶質系半導体層２および第１の非晶質系半導体層１が一定の深さまでエッチングされた後の様子を示す。図３Ｃは、マスク２１が除去された後、第４および第３の非晶質系半導体層が形成された後の様子を示す。図３Ｄは、第４の非晶質系半導体層４と第３の非晶質系半導体層３をエッチングする際のマスク２２が形成された後の様子を示す。図３Ｅは、第４および第３の非晶質系半導体層がエッチングされた後の様子を示す。図３Ｆは、マスク２２が除去された後の様子を示す。図３Ｇは、第１の電極及び集電極と第２の電極及び集電極が形成された後の様子を示す。図３Ｈは、反射防止層８が形成された後の様子を示す。

太陽電池の製造方法は、次の工程を備えている：第１の非晶質系半導体層１を形成する工程；第２の非晶質系半導体層２を形成する工程；表面に非晶質系半導体層７を形成する工程；第２の非晶質系半導体層２及び第１の非晶質系半導体層１を一定の厚さまで櫛形状にエッチングする工程；第３の非晶質系半導体層３を形成する工程；第４の非晶質系半導体層４を形成する工程；第３の非晶質系半導体層３及び第４の非晶質系半導体層４を櫛形状にエッチングする工程；第１の電極１１及び第２の電極１２を形成する工程；第１の集電極５及び第２の集電極６を形成する工程。

以下さらに説明する。
まず、半導体基板１０を準備する。半導体基板１０としては、ｎ型単結晶シリコン基板が例示される。半導体基板１０を洗浄し、真空チャンバー内に搬送して加熱を行う。これにより、基板の表面に付着した水分を除去する。以下では、ｎ型半導体基板を用いた例を説明するが、ｐ型半導体基板を用いた場合は、各材料のｎ型とｐ型とを入れ替えればよい。

次に、真空チャンバー内にＳｉＨ_４ （シラン）ガスを導入し、ＰＥＣＶＤ法により半導体基板１０の裏面１０ｂ（受光面１０ａとは反対側の面）に、第１の非晶質系半導体層１を形成する。これが、第１の非晶質系半導体層１を形成する工程である。第１の非晶質系半導体層１は、ｉ型非晶質シリコンで形成され得る。第１の非晶質系半導体層１は不純物を含まない。第１の非晶質系半導体層１は真性である。次いで、真空チャンバー内にＳｉＨ_４ガス、Ｈ_２（水素）ガスおよびＢ_２Ｈ_６（ジボラン）ガスを導入し、ＰＥＣＶＤ法により、第１の非晶質系半導体層１の上に、第２の非晶質系半導体層２を形成する。これが、第２の非晶質系半導体層２を形成する工程である。第２の非晶質系半導体層２は、ｐ型非晶質シリコンで形成され得る。第２の非晶質系半導体層２は不純物を含む。不純物はドープされる。さらに、半導体基板１０を反転し、ＳｉＨ_４ （シラン）ガスを導入し、ＰＥＣＶＤ法により受光面１０ａに非晶質半導体層７を形成する。非晶質系半導体層７は、ｉ型非晶質シリコンで形成され得る。非晶質系半導体層７は不純物を含まない。なお、第１の非晶質系半導体層１及び第２の非晶質系半導体層２を形成する工程と非晶質系半導体層７を形成する工程とは順番が逆であってもよい。

図３Ａは、第１の非晶質系半導体層１、第２の非晶質系半導体層２及び非晶質系半導体層７を半導体基板１０に層状に設け、続いて第２の非晶質系半導体層２の上に、エッチングレジスト材料を櫛形状に塗布し、エッチングレジスト材料を固化させた後の様子を示している。エッチングレジスト材料としては、高精度の印刷が可能でエッチング耐性を有し、エッチング後の剥離が容易で汚染が少ない材料であれば、フォトレジストや顔料インク、ポリイミドなどを用いてよい。エッチングレジスト材料の塗布は、印刷法により行うことができる。印刷法としては、例えば、インクジェット印刷法、スクリーン印刷法が挙げられる。エッチングレジスト材料から、エッチングレジスト層（マスク）２１が形成される。そして、図３Ｂに示すように、エッチングレジスト層２１が形成された半導体基板１０をエッチング液に浸漬させて、第２の非晶質系半導体層２及び第１の非晶質系半導体層１の、エッチングレジスト層２１に覆われていない部分を第１の非晶質系半導体層１を一定の厚さだけ残して半導体基板１０の裏面１０ｂを露出することなく除去する。このエッチングを、ウェットエッチングで行う場合、エッチング液としては、例えば、ＮＨ_４Ｆ（フッ化アンモニウム）水溶液と、Ｈ_２Ｏ_２ （過酸化水素）水溶液との混合液が用いられる。このエッチング液はｐ型の非晶質系半導体を選択的にエッチングできるので、第１の非晶質系半導体層１を一定の厚さだけ残して第２の非晶質系半導体層２を効率的に除去できる。第１の非晶質系半導体層１を一定の厚さだけ残す方法としては、エッチング速度からエッチング時間を計算して制御してもよい。また、エッチングはドライエッチングで行われてもよい。ドライエッチングとしては、例えば、ＳＦ_６ （六フッ化硫黄）、ＮＦ_３（三フッ化窒素）、ＣＦ_４（四フッ化炭素）などによる反応性イオンエッチングが例示される。第２の非晶質系半導体層２がｐ型である場合、表面は親水性となるので、エッチングによりｉ型の第１の非晶質系半導体層１が露出すると表面は撥水性に変化する。したがって、表面の濡れ具合を観察することにより、第２の非晶質系半導体層２が完全に除去できたかどうかを判定できる。その後、レジスト除去材により、エッチングレジスト層２１を除去する。レジスト除去材としては、例えば、アセトンが用いられる。また、レジスト除去は酸素プラズマを用いたアッシングによって行ってもよい。これにより、第２の非晶質系半導体層２及び第１の非晶質系半導体層１は一定の深さまでパターニングされて、櫛形状になる。これらの一連の工程が、第２の非晶質系半導体層２及び第１の非晶質系半導体層１を一定の深さまで櫛形状にエッチングする工程である。第１の非晶質系半導体層１の掘り込まれた部分１ｂの厚みは、半導体基板１０の保護層としての効果を保つべく１ｎｍ以上であることが望ましく、太陽電池の直列抵抗を低減するためには１０ｎｍ以下であることが望ましい。

次に、真空チャンバー内にＳｉＨ_４ガスを導入し、ＰＥＣＶＤ法により、第２の非晶質系半導体層２及び、エッチングにより一定の厚さを残して掘り込んだ第１の非晶質系半導体層１の上に、第３の非晶質系半導体層３を形成する。これが、第３の非晶質系半導体層３を形成する工程である。第３の非晶質系半導体層３は、ｉ型非晶質シリコンで形成され得る。第３の非晶質系半導体層３は不純物を含まない。第３の非晶質系半導体層３は真性である。第３の非晶質系半導体層３は、第２の非晶質系半導体層２が分離した櫛歯の間の部分を含んで積層される。

次いで、真空チャンバー内にＳｉＨ_４ガス、Ｈ_２ガスおよびＰＨ_３（ホスフィン）ガスを導入し、ＰＥＣＶＤ法により、第４の非晶質系半導体層４を形成する。これが、第４の非晶質系半導体層４を形成する工程である。第４の非晶質系半導体層４は、ｎ型非晶質シリコンで形成され得る。第４の非晶質系半導体層４は不純物を含む。不純物はドープされる。第４の非晶質系半導体層４は、第２の非晶質系半導体層２が分離した櫛歯の間の部分を含んで積層される。

図３Ｃは、第４の非晶質系半導体層４が形成された後の様子を示している。ここで、図３Ｃから分かるように、第３の非晶質系半導体層３及び第４の非晶質系半導体層４は、半導体基板１０の裏面側において、パターン化されずに、層状に設けられている。

続いて、図３Ｄに示すように、第４の非晶質系半導体層４の上に、エッチングレジスト材料を櫛形状に塗布し、エッチングレジスト材料を固化させる。エッチングレジスト材料としては、高精度の印刷が可能でエッチング耐性を有し、エッチング後の剥離が容易で汚染が少ない材料であれば、フォトレジストや顔料インク、ポリイミドなどを用いてよい。エッチングレジスト材料の塗布は、印刷法により行うことができる。印刷法としては、例えば、インクジェット印刷法、スクリーン印刷法が挙げられる。エッチングレジスト材料から、エッチングレジスト層（マスク）２２が形成される。そして、図３Ｅに示すように、エッチングレジスト層２２が形成された半導体基板１０をエッチング液に浸漬させて、第４の非晶質系半導体層４及び第３の非晶質系半導体層３の、エッチングレジスト層２２に覆われていない部分を除去する。このエッチングを、ウェットエッチングで行う場合、エッチング液としては、例えば、ＨＦ（フッ化水素酸）水溶液と、Ｈ_２Ｏ_２（過酸化水素）水溶液との混合液が用いられる。また、エッチングはドライエッチングで行われてもよい。ドライエッチングとしては、例えば、ＳＦ_６（六フッ化硫黄）、ＮＦ_３（三フッ化窒素）、ＣＦ_４（四フッ化炭素）などによる反応性イオンエッチングが例示される。エッチングは、第２の非晶質系半導体層２をエッチングしないように行われる。その方法としては、エッチング速度からエッチング時間を計算してエッチングを制御してよい。第４の非晶質系半導体層４がｎ型である場合、ｉ型の第３の非晶質系半導体層３の表面は撥水性となるので、エッチングによりｐ型の第２の非晶質系半導体層２が露出すると表面は親水性に変化する。したがって、表面の濡れ具合を観察することにより、第３の非晶質系半導体層３が完全に除去できたかどうかを判定できる。これにより、第２の非晶質系半導体層２が露出する。その後、図３Ｆに示すように、レジスト除去材により、エッチングレジスト層２２を除去する。レジスト除去材としては、例えば、アセトンが用いられる。また、レジスト除去は酸素プラズマを用いたアッシングによって行ってもよい。これにより、第３の非晶質系半導体層３及び第４の非晶質系半導体層４は、パターニングされて、櫛形状になる。これらの一連の工程が、第３の非晶質系半導体層３及び第４の非晶質系半導体層４を櫛形状にエッチングする工程である。

次に、第２の非晶質系半導体層２の上に櫛形パターン状に第１の電極１１を、第４の非晶質系半導体層４の上に櫛形パターン状に第２の電極１２を形成する。これが、第１の電極１１および第２の電極１２を形成する工程である。第１の電極１１および第２の電極１２は櫛形状のパターンで形成される。第１の電極１１および第２の電極１２は、例えば、ＩＴＯ、ＺｎＯで形成され得る。第１の電極１１および第２の電極１２は、電極材料を含むインクを印刷法で塗布し、加熱処理を行うことで形成され得る。印刷法としては、例えば、インクジェット印刷法、スクリーン印刷法が挙げられる。第１の電極１１および第２の電極１２は同時に形成することが好ましい。それにより、製造工程が簡略化される。

第２の電極１２は、第１の電極１１に離間して形成される。第２の電極１２は、第４の非晶質系半導体層４の平坦部４ａに形成され得る。

次いで、第１の集電極５及び第２の集電極６を櫛形状に形成する。第１の集電極５は、第１の電極１１の上に形成される。第２の集電極６は、第２の電極１２の上に形成される。第１の集電極５と第２の集電極６とは互いに噛み合う櫛形状のパターンで形成される。第１の集電極５及び第２の集電極６は、金属材料を印刷法で塗布することより形成され得る。印刷法としては、例えば、インクジェット印刷法、スクリーン印刷法が挙げられる。第１の集電極５及び第２の集電極６は、例えば、Ａｇ（銀）で形成される。第１の集電極５及び第２の集電極６は同時に形成することが好ましい。それにより、製造工程が簡略化される。図３Ｇは、集電極が形成された後の様子を示している。

なお、第１の電極１１、第２の電極１２、第１の集電極５及び第２の集電極６は、印刷法以外のパターニングにより形成されてもよい。例えば、これらは、マスクを用いたスパッタリング成膜法または有機金属気相成長（ＭＯＣＶＤ）法により、パターン化されて形成され得る。あるいは、例えば、これらは、一面に層が形成された後、パターン化した蛇行形状でエッチングレジスト材料が形成され、ウェットエッチングによって櫛形状にパターン化されてもよい。

集電極の形成後、半導体基板１０の受光面１０ａ（主面）側の非晶質系半導体層７の上に、例えばスパッタ法により、反射防止層８を形成する。このように、反射防止層８を形成する工程を有することが好ましい。なお、反射防止層８は、第１の電極１１、第２の電極１２、第１の集電極５及び第２の集電極６の形成前に形成されてもよい。

このようにして、図３Ｈに示す第１の実施形態の太陽電池が得られる。

上記の製造方法では、真性の第１の非晶質系半導体層の上に真性の第３の非晶質系半導体層および前記半導体基板の導電型と同じ導電型を示す不純物を含む第４の非晶質系半導体層とを櫛形状に形成するため、半導体基板と真性の第１の非晶質系半導体層とのヘテロ接合界面は清浄に保たれ、キャリア再結合が抑制されて、発電効率の高い太陽電池を製造することができる。

１ 第１の非晶質系半導体層
２ 第２の非晶質系半導体層
３ 第３の非晶質系半導体層
４ 第４の非晶質系半導体層
５ 第１の集電極
６ 第２の集電極
７ 非晶質系半導体層
８ 反射防止層
１０ 半導体基板
１１ 第１の電極
１２ 第２の電極
２１、２２ エッチングマスク

Claims (7)

1. 受光面および裏面を有する一導電型の半導体基板と、
   前記半導体基板の裏面上に配置され櫛形状に一定の厚さで掘り込まれた真性の第１の非晶質系半導体層と、
   前記第１の非晶質系半導体層上に櫛形状に重なるように配置され、所定の導電型を示す第２の非晶質系半導体層と、
   前記半導体基板の裏面に配置され、前記第２の非晶質系半導体層と噛み合う櫛形状となり、一部が平面視において前記第２の非晶質系半導体層に重なる真性の第３の非晶質系半導体層と、
   前記第３の非晶質系半導体層上に配置され、前記第２の非晶質系半導体層と異なる導電型を示す第４の非晶質系半導体層と、
   前記第２の非晶質系半導体層上に配置された第１の電極と、
   前記第４の非晶質系半導体層上に配置された第２の電極と、
   を備えた、太陽電池。
2. 前記第１の非晶質系半導体層の櫛形状に掘り込まれた部分の厚さを１ｎｍから１０ｎｍとする、請求項１に記載の太陽電池。
3. 前記第２の非晶質系半導体層の導電型をｐ型、前記第４の非晶質系半導体層の導電型をｎ型とする、請求項１または請求項２に記載の太陽電池。
4. 受光面および裏面を有する一導電型の半導体基板に、
   前記半導体基板の裏面上に真性の第１の非晶質系半導体層を形成する第１の工程と、
   前記第１の非晶質系半導体層上に所定の導電型を示す第２の非晶質系半導体層を形成する第２の工程と、
   前記第２の非晶質系半導体層および前記第１の非晶質系半導体層を一定の深さまで櫛形状に除去する第３の工程と、
   前記第２の非晶質系半導体層と噛み合う櫛形状となり、一部が平面視において前記第２の非晶質系半導体層に重なる真性の第３の非晶質系半導体層を形成する第４の工程と、
   前記第３の非晶質系半導体層上に配置され、前記第２の非晶質系半導体層と異なる導電型を示す第４の非晶質系半導体層を形成する第５の工程と、
   前記第２の非晶質系半導体層上に第１の電極を、前記第４の非晶質系半導体層上に第２の電極を、それぞれ形成する第６の工程と、
   とを備え、
   前記第３の工程において前記第１の非晶質系半導体層を前記半導体基板に達するまでには除去しないことを特徴とする太陽電池の製造方法。
5. 前記第３の工程において、櫛形状に除去した前記第１の非晶質系半導体層の残りの厚さを１ｎｍから１０ｎｍとする、請求項４に記載の太陽電池の製造方法。
6. 前記第２の非晶質系半導体層の導電型をｐ型、前記第４の非晶質系半導体層の導電型をｎ型とする、請求項４または請求項５に記載の太陽電池の製造方法。
7. 前記第３の工程において、前記第２の非晶質系半導体層が櫛形状に完全に除去されたことを撥水性が表れることで判断することを特徴とする、請求項６に記載の太陽電池の製造方法。