JP2005101151A - 光起電力素子およびその製造方法 - Google Patents

光起電力素子およびその製造方法 Download PDF

Info

Publication number
JP2005101151A
JP2005101151A JP2003331284A JP2003331284A JP2005101151A JP 2005101151 A JP2005101151 A JP 2005101151A JP 2003331284 A JP2003331284 A JP 2003331284A JP 2003331284 A JP2003331284 A JP 2003331284A JP 2005101151 A JP2005101151 A JP 2005101151A
Authority
JP
Japan
Prior art keywords
amorphous silicon
silicon film
semiconductor film
amorphous semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003331284A
Other languages
English (en)
Other versions
JP3998619B2 (ja
Inventor
Toshio Asaumi
利夫 浅海
Akira Terakawa
朗 寺川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2003331284A priority Critical patent/JP3998619B2/ja
Priority to EP04255828.8A priority patent/EP1519422B1/en
Priority to US10/948,265 priority patent/US7199395B2/en
Priority to CNB200410080181XA priority patent/CN100431177C/zh
Publication of JP2005101151A publication Critical patent/JP2005101151A/ja
Application granted granted Critical
Publication of JP3998619B2 publication Critical patent/JP3998619B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441Electrode arrangements specially adapted for back-contact solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Abstract

【課題】 入射光を最大限に活用できかつ製造コストおよび製造時間が低減された光起電力素子の製造方法を提供する。
【解決手段】 n型単結晶シリコン基板1の裏面にi型非晶質シリコン膜4を形成する。次に、i型非晶質シリコン膜4の一部にメタルマスクを被せ、i型非晶質シリコン膜4上のメタルマスクを除く部分にp型非晶質シリコン膜5を形成する。次いで、p型非晶質シリコン膜5およびi型非晶質シリコン膜4上にn型非晶質シリコン膜6を形成する。次に、p型非晶質シリコン膜5が存在する領域を除いてn型非晶質シリコン膜6上を覆うようにメタルマスクを被せ、メタルマスクを除く部分にスパッタリング法により裏面電極8および集電極10を形成する。次いで、集電極10にメタルマスクを被せ、n型非晶質シリコン膜6上のメタルマスクを除く部分にスパッタリング法により裏面電極7および集電極9を形成する。
【選択図】 図2

Description

本発明は、半導体接合を用いた光起電力素子およびその製造方法に関する。
近年、n型単結晶シリコン基板とp型非晶質シリコン膜との接合を有する光起電力素子が開発されている。このような光起電力素子において、光電変換効率を向上させるためには、高い短絡電流Iscおよび開放電圧Vocを維持しつつ曲線因子F.F.を向上させる必要がある。
しかしながら、n型単結晶シリコン基板とp型非晶質シリコン膜との接合部においては、界面準位が多数存在するため、キャリアの再結合が発生し、開放電圧Vocが低下する。
そこで、n型単結晶シリコン基板とp型非晶質シリコン膜との接合部におけるキャリア再結合を抑制するために、n型単結晶シリコン基板とp型非晶質シリコン膜との間に実質的に真性な非晶質シリコン膜(i型非晶質シリコン膜)が挿入されたHIT(真性薄膜を有するヘテロ接合:Heterojunction with Intrinsic Thin-Layer)構造を有する光起電力素子が提案されている(例えば、特許文献1参照)。
この光起電力素子は、n型単結晶シリコン基板の主面側から受光し、n型単結晶シリコン基板内で発電する。このときに発生する電力は、主面側および裏面側に設けられた電極により外部に取り出すことができる。
特開平11−224954号公報
しかしながら、上記光起電力素子では、主面側の電極およびp型非晶質シリコン膜による光吸収により、n型単結晶シリコン基板に入射するフォトン数が減少し、発電効率を制限することになる。
また、上記光起電力素子では、光起電力素子を構成する層の数が多いために、製造工程が複雑になり、製造コストがかかる。
本発明の目的は、入射光を最大限に活用できかつ製造コストおよび製造時間が低減された光起電力素子およびその製造方法を提供することである。
本明細書中における結晶系半導体には単結晶半導体および多結晶半導体が含まれるものとし、非晶質系半導体には非晶質半導体および微結晶半導体が含まれるものとする。
また、真性の非晶質系半導体膜とは、不純物が意図的にドープされていない非晶質系半導体膜であり、半導体原料に本来的に含まれる不純物または製造過程において自然に混入する不純物を含む非晶質系半導体膜も含む。
第1の発明に係る光起電力素子の製造方法は、結晶系半導体の一面に真性の第1の非晶質系半導体膜を形成する工程と、第1の非晶質系半導体膜の第1の領域に一導電型を示す不純物を含む第2の非晶質系半導体膜を形成する工程と、第1の非晶質系半導体膜の第2の領域および第2の非晶質系半導体膜上に一導電型と異なる他導電型を示す不純物を含む第3の非晶質系半導体膜を形成する工程と、第1の領域上の第3の非晶質系半導体膜の領域に第1の電極を形成する工程と、第2の領域上の第3の非晶質系半導体膜の領域に第2の電極を形成する工程とを備えるものである。
本発明に係る光起電力素子の製造方法においては、結晶系半導体の一面に真性の第1の非晶質系半導体膜が形成され、第1の非晶質系半導体膜の第1の領域に一導電型を示す不純物を含む第2の非晶質系半導体膜が形成される。
また、第1の非晶質系半導体膜の第2の領域および第2の非晶質系半導体膜上に他導電型を示す不純物を含む第3の非晶質系半導体膜が形成される。
さらに、第1の領域上における第3の非晶質系半導体膜の領域に第1の電極が形成され、第2の領域上における第3の非晶質系半導体膜の領域に第2の電極が形成される。
この場合、第3の非晶質系半導体膜を形成する際に第2の非晶質系半導体膜にマスクを被せる工程が削減される。それにより、製造コストおよび製造時間が低減される。
また、本発明に係る方法により製造された光起電力素子においては、結晶系半導体が他面側から受光すると、正孔および電子が発生し、発生した正孔は第1の非晶質系半導体膜、第2の非晶質計半導体膜、第3の非晶質系半導体膜および第1の電極を経由する経路と第1の非晶質系半導体膜、第3の非晶質系半導体膜および第2の電極を経由する経路とのいずれか一方の経路を通って外部へ取り出され、発生した電子は正孔とは逆の経路を通って外部へ取り出される。この場合、第1の電極および第2の電極が結晶系半導体の一面側に設けられているので、結晶系半導体の他面側にて光が劣化しない。したがって、結晶系半導体の他面から受光することにより、入射光を最大限に活用することができる。
第2の発明に係る光起電力素子の製造方法は、結晶系半導体の一面の第1の領域に真性の第1の非晶質系半導体膜を形成する工程と、第1の非晶質系半導体膜上に一導電型を示す不純物を含む第2の非晶質系半導体膜を形成する工程と、第2の非晶質系半導体膜上に第1の電極を形成する工程と、結晶系半導体の一面の第2の領域および第1の電極上に真性の第3の非晶質系半導体膜を形成する工程と、第3の非晶質系半導体膜上に一導電型と異なる他導電型を示す不純物を含む第4の非晶質系半導体膜を形成する工程と、第2の領域上における第4の非晶質系半導体膜の領域に第2の電極を形成する工程とを備るものである。
本発明に係る光起電力素子の製造方法においては、結晶系半導体の一面の第1の領域に真性の第1の非晶質系半導体膜、一導電型を示す不純物を含む第2の非晶質系半導体膜および第1の電極が形成される。
また、結晶系半導体の一面の第2の領域および第1の電極上に真性の第3の非晶質系半導体膜、他導電型を示す不純物を含む第4の非晶質系半導体膜が形成される。
さらに、第2の領域上の第4の非晶質系半導体膜の領域に第2の電極が形成される。
この場合、第3の非晶質系半導体膜および第4の非晶質系半導体膜を形成する際に第1の電極にマスクを被せる工程が削減される。それにより、製造コストおよび製造時間が低減される。
また、本発明に係る方法により製造された光起電力素子においては、結晶系半導体が他面側から受光すると、正孔および電子が発生し、発生した正孔は第1の非晶質系半導体膜、第2の非晶質系半導体膜、第3の非晶質系半導体膜および第1の電極を経由する経路と第1の非晶質系半導体膜、第3の非晶質系半導体膜および第2の電極を経由する経路とのいずれか一方の経路を通って外部へ取り出され、発生した電子は正孔とは逆の経路を通って外部へ取り出される。この場合、第1の電極および第2の電極が結晶系半導体の一面側に設けられているので、結晶系半導体の他面側において光が劣化しない。したがって、結晶系半導体の他面から受光することにより、入射光を最大限に活用することができる。
結晶系半導体の他面の実質的に全面が光入射面であってもよい。この場合、他面から十分に光が入射するため、入射光を最大限に活用することができる。
結晶系半導体の他面上に反射防止膜を形成する工程をさらに備えてもよい。この場合、入射光が反射防止膜により光起電力素子の内部に反射するため、入射光をさらに活用することができる。
第3の発明に係る光起電力素子は、一面および他面を有する結晶系半導体と、結晶系半導体の一面に形成された真性の第1の非晶質系半導体膜とを備え、第1の非晶質系半導体膜の第1の領域に一導電型を示す不純物を含む第2の非晶質系半導体膜が形成され、第1の非晶質系半導体膜の第2の領域および第2の非晶質系半導体膜上に一導電型と異なる他導電型を示す不純物を含む第3の非晶質系半導体膜が形成され、第1の領域上における第3の非晶質系半導体膜の領域に第1の電極が形成され、第2の領域上における第3の非晶質系半導体膜の領域に第2の電極が形成されたものである。
本発明に係る光起電力素子においては、第3の非晶質系半導体膜を形成する際に第2の非晶質系半導体膜にマスクを被せる工程が削減される。それにより、製造コストおよび製造時間が低減される。
また、本発明に係る光起電力素子においては、結晶系半導体が他面側から受光すると、正孔および電子が発生し、発生した正孔は第1の非晶質系半導体膜、第2の非晶質系半導体膜、第3の非晶質系半導体膜および第1の電極を経由する経路と第1の非晶質系半導体膜、第3の非晶質系半導体膜および第2の電極を経由する経路とのいずれか一方の経路を通って外部へ取り出され、発生した電子は正孔とは逆の経路を通って外部へ取り出される。この場合、第1の電極および第2の電極が結晶系半導体の一面側に設けられているので、結晶系半導体の他面側において光が劣化しない。したがって、結晶系半導体の他面から受光することにより、入射光を最大限に活用することができる。
第4の発明に係る光起電力素子は、一面および他面を有する結晶系半導体を備え、結晶系半導体の一面の第1の領域に真性の第1の非晶質系半導体膜が形成され、第1の非晶質系半導体膜上に一導電型を示す不純物を含む第2の非晶質系半導体膜が形成され、第2の非晶質系半導体膜上に第1の電極が形成され、結晶系半導体の一面の第2の領域および第1の電極上に真性の第3の非晶質系半導体膜が形成され、第3の非晶質系半導体膜上に一導電型と異なる他導電型を示す不純物を含む第4の非晶質系半導体膜が形成され、第2の領域上における第4の非晶質系半導体膜の領域に第2の電極が形成されたものである。
本発明に係る他の光起電力素子においては、第3の非晶質系半導体膜および第4の非晶質系半導体膜を形成する際に第1の電極にマスクを被せる工程が削減される。それにより、製造コストおよび製造時間が低減される。
また、本発明に係る光起電力素子においては、結晶系半導体が他面側から受光すると、正孔および電子が発生し、発生した正孔は第1の非晶質系半導体膜、第2の非晶質系半導体膜、第3の非晶質系半導体膜および第1の電極を経由する経路と第1の非晶質系半導体膜、第3の非晶質系半導体膜および第2の電極を経由する経路とのいずれか一方の経路を通って外部へ取り出され、発生した電子は正孔とは逆の経路を通って外部へ取り出される。この場合第1の電極および第2の電極が結晶系半導体の一面側に設けられているので、結晶系半導体の他面側にて光が劣化しない。したがって、結晶系半導体の他面から受光することにより、入射光を最大限に活用することができる。
第1および第3の発明によれば、第3の非晶質系半導体膜を形成する際に第2の非晶質系半導体膜にマスクを被せる工程が削減される。それにより、製造コストおよび製造時間が低減される。また、入射光を最大限に活用することができる。
第2および第4の発明によれば、第3の非晶質系半導体膜および第4の非晶質系半導体膜を形成する際に第1の電極にマスクを被せる工程が削減される。それにより、製造コストおよび製造時間が低減される。
(第1の実施の形態)
以下、本発明の一実施の形態について説明する。
図1(a)は本実施の形態に係る光起電力素子500の裏面を示す平面図であり、図1(b)は図1(a)の一部拡大図である。
図1(a)に示すように、光起電力素子500は、長方形状を有する。例えば、短辺の長さが5cmであり、長辺の長さが10cmである。光起電力素子500の裏面は、複数の正極100および複数の負極200から構成される。正極100および負極200は、光起電力素子500の短辺方向に延び、交互に並んでいる。また、光起電力素子500の裏面の両長辺付近にそれぞれ電極300,400が長辺方向に延びるように設けられている。
図1(b)に示すように、正極100および負極200のそれぞれには集電極10,9が設けられている。集電極9は電極300に接続されており、集電極10は電極400に接続されている。
図2は、本実施の形態に係る光起電力素子の構造を示す模式的断面図である。
図2に示すように、n型単結晶シリコン基板1の主面(表側の面)上にi型非晶質シリコン膜2(ノンドープ非晶質シリコン膜)および窒化シリコン等からなる反射防止膜3が順に形成されている。
n型単結晶シリコン基板1の裏面には、i型非晶質シリコン膜4が形成されている。i型非晶質シリコン膜4上の一部の領域にはp型非晶質シリコン膜5が形成されている。i型非晶質シリコン膜4およびp型非晶質シリコン膜5上の全体にn型非晶質シリコン膜6が形成されている。n型非晶質シリコン膜6を挟んでp型非晶質シリコン膜5上には裏面電極8および集電極10が順に形成されている。p型非晶質シリコン膜5が存在しないn型非晶質シリコン膜6上の領域には裏面電極7および集電極9が順に形成されている。図1の光起電力素子では、n型単結晶シリコン基板1が主たる発電層となる。
また、p型非晶質シリコン膜5、n型非晶質シリコン膜6、裏面電極8および集電極10により正極100が構成され、n型非晶質シリコン膜6、裏面電極7および集電極9により負極200が構成される。
裏面電極7,8は、ITO(酸化インジウム錫)、SnO2 (酸化錫)、ZnO(酸化亜鉛)等からなる透明電極であり、集電極9,10はAg(銀)等からなる。
i型非晶質シリコン膜2の膜厚は例えば10nm程度であり、反射防止膜3の膜厚は例えば70nm程度であり、i型非晶質シリコン膜4の膜厚は例えば15nm程度であり、n型非晶質シリコン膜6の膜厚は例えば20nm程度であり、p型非晶質シリコン膜5の膜厚は例えば10nm程度であり、裏面電極7,8の膜厚は例えば70nm程度であり、集電極9,10の膜厚は例えば200nm程度であるが、それに限られない。
なお、n型単結晶シリコン基板1とp型非晶質シリコン膜5との間におけるキャリアの走行距離を短くすることにより発電効率が高まることから、p型非晶質シリコン膜5の幅はn型非晶質シリコン膜6の幅よりも広い方が好ましい。
本実施の形態の光起電力素子の正極100は、pn接合特性を改善するためにn型単結晶シリコン基板1とp型非晶質シリコン膜5の間にi型非晶質シリコン膜4を設けたHIT構造を有し、負極200は、キャリア再結合を防止するためにn型単結晶シリコン基板1の裏面にi型非晶質シリコン膜4およびn型非晶質シリコン膜6を設けたBSF(Back Surface Field)構造を有する。
次に、図1の光起電力素子500の製造方法を説明する。まず、洗浄したn型単結晶シリコン基板1を真空チャンバ内で加熱する。それにより、n型単結晶シリコン基板1の表面に付着した水分が除去される。その後、真空チャンバ内にH2 (水素)ガスを導入して、プラズマ放電によりn型単結晶シリコン基板1表面のクリーニングを行う。
次に、真空チャンバ内にSiH4 (シラン)ガスおよびH2 ガスを導入し、プラズマCVD(化学蒸着)法によりn型単結晶シリコン基板1の主面上にi型非晶質シリコン膜2を形成する。続いて、真空チャンバ内にSiH4 ガスおよびNH3 (アンモニア)ガスを導入して、i型非晶質シリコン膜2上にプラズマCVD法により反射防止膜3を形成する。
次いで、真空チャンバ内にSiH4 ガスおよびH2 ガスを導入して、プラズマCVD法によりn型単結晶シリコン基板1の裏面にi型非晶質シリコン膜4を形成する。
次に、i型非晶質シリコン膜4の一部にメタルマスクを被せる。続いて、真空チャンバ内にSiH4 ガス、H2 ガスおよびB2 6 (ジボラン)ガスを導入して、i型非晶質シリコン膜4上にプラズマCVD法によりi型非晶質シリコン膜4上のメタルマスクを除く部分にp型非晶質シリコン膜5を形成する。
次いで、真空チャンバ内にSiH4 ガス、H2 ガスおよびPH3 (ホスフィン)ガスを導入して、p型非晶質シリコン膜5およびi型非晶質シリコン膜4上に、プラズマCVD法によりn型非晶質シリコン膜6を形成する。
次に、p型非晶質シリコン膜5が存在する領域を除いてn型非晶質シリコン膜6上を覆うようにメタルマスクを被せる。続いて、n型非晶質シリコン膜6上のメタルマスクを除く部分にスパッタリング法により裏面電極8および集電極10を形成する。
次いで、集電極10にメタルマスクを被せる。続いて、n型非晶質シリコン膜6上のメタルマスクを除く部分にスパッタリング法により裏面電極7および集電極9を形成する。
本実施の形態の光起電力素子においては、入射光の有効利用を妨げる光入射面の導電型シリコン膜、透明電極および集電極が不要になる。それにより、製造工程が短縮化され、コストが低減されるとともに、入射光を最大限に活用できることから出力電圧および曲線因子を最大化できる。
さらに、i型非晶質シリコン膜4およびp型非晶質シリコン膜5上にメタルマスクを用いずにn型非晶質シリコン膜6を形成することから、メタルマスクを用いる工程を削減することができる。その結果、製造コストおよび製造時間が低減される。
なお、n型非晶質シリコン膜6の膜厚は非常に小さいため、p型非晶質シリコン膜5とn型非晶質シリコン膜6との間のpn接合は発電効率にほとんど影響を及ぼさない。
本実施の形態の反射防止膜3には窒化シリコンを用いているが、酸化シリコンを用いてもよい。さらに、本実施の形態の光起電力素子においては、主面の界面特性を考慮する必要がないので、反射防止膜3は、光透過性に優れかつ入射光の反射を防止できる材料であればよい。ここで、シリコンの屈折率が約3.4であり、光起電力素子を使用する際に光起電力素子を覆うEVA(エチレン−酢酸ビニル樹脂)等の封止材の屈折率が約1.5であることから、屈折率が1.5〜3.4のものであれば反射防止膜3として使用できる。例えば、表1に示す材料が挙げられる。
Figure 2005101151
また、本実施の形態のp型非晶質シリコン膜5には不純物としてB(ボロン)をドープしたが、それに限られない。例えば、Al(アルミニウム)、Ga(ガリウム)等のIII族元素を不純物としてドープしてもよい。n型非晶質シリコン膜6には不純物としてP(リン)をドープしたが、それに限られない。例えば、不純物としてAs(ヒ素)等のV族元素を不純物としてドープしてもよい。また、n型単結晶シリコン基板1の代わりにn型多結晶シリコン基板を用いてもよい。さらに、i型非晶質シリコン膜2,4、n型非晶質シリコン膜6およびp型非晶質シリコン膜5は微結晶シリコンを含んでもよい。
また、本実施の形態のn型単結晶シリコン基板1、i型非晶質シリコン膜2,4、n型非晶質シリコン膜6およびp型非晶質シリコン膜5の代わりに、例えば、SiC(炭化シリコン)、SiGe(シリコンゲルマニウム)、Ge(ゲルマニウム)等のような他のIV族元素を用いてもよい。
また、本実施の形態に係る光起電力素子においては、i型非晶質シリコン膜4上の一部の領域にp型非晶質シリコン膜5が形成され、i型非晶質シリコン膜4およびp型非晶質シリコン膜5上の全体にn型非晶質シリコン膜6が形成されているが、i型非晶質シリコン膜4上の一部の領域にn型非晶質シリコン膜6が形成され、i型非晶質シリコン膜4およびn型非晶質シリコン膜6上の全体にp型非晶質シリコン膜5が形成されてもよい。
また、本実施の形態の光起電力素子においては、n型単結晶シリコン基板1を用いているがそれに限られない。例えば、p型単結晶シリコン基板の主面にi型非晶質シリコン膜および窒化シリコン膜を形成し、裏面は本実施の形態に係る光起電力素子500と同様の正極100および負極200を設けてもよい。
(第2の実施の形態)
以下、本発明の第2の実施の形態について説明する。
図3は、本実施の形態に係る光起電力素子500aの構造を示す模式的断面図である。図3に示すように、n型単結晶シリコン基板1の主面上の構造は図1の光起電力素子500と同じである。
n型単結晶シリコン基板1の裏面の一部の領域には、i型非晶質シリコン膜4a、p型非晶質シリコン膜5、裏面電極8および集電極10が形成されている。n型単結晶シリコン基板1の裏面の残りの領域および集電極10上の全体にi型非晶質シリコン膜4およびn型非晶質シリコン膜6が順に形成されている。i型非晶質シリコン膜4aおよびp型非晶質シリコン膜5が存在しないn型非晶質シリコン膜6上の領域には裏面電極7および集電極9が順に形成されている。
次に、図3の光起電力素子の製造方法を説明する。n型単結晶シリコン基板1の主面上に、図2の光起電力素子500の製造方法と同様にしてi型非晶質シリコン膜2および反射防止膜3を順に形成する。
次いで、n型単結晶シリコン基板1の裏面の一部にメタルマスクを被せる。続いて、真空チャンバ内にSiH4 ガスおよびH2 ガスを導入して、プラズマCVD法によりn型単結晶シリコン基板1の裏面のメタルマスクを除く部分にi型非晶質シリコン膜4aを形成する。続いて、真空チャンバ内にSiH4 ガス、H2 ガスおよびB2 6 ガスを導入して、i型非晶質シリコン膜4a上にプラズマCVD法によりp型非晶質シリコン膜5を形成する。続いて、スパッタリング法により、p型非晶質シリコン膜5上に裏面電極8および集電極10を形成する。
次に、真空チャンバ内にSiH4 ガスおよびH2 ガスを導入して、プラズマCVD法により集電極10およびn型単結晶シリコン基板1上にi型非晶質シリコン膜4を形成する。続いて、真空チャンバ内にSiH4 ガス、H2 ガスおよびPH3 (ホスフィン)ガスを導入して、i型非晶質シリコン膜4上に、プラズマCVD法によりn型非晶質シリコン膜6を形成する。
次いで、集電極10が存在する領域においてn型非晶質シリコン膜6上を覆うようにメタルマスクを被せる。続いて、スパッタリング法により、n型非晶質シリコン膜6上のメタルマスクを除く部分に裏面電極7および集電極9を形成する。
本実施の形態に係る光起電力素子においては、入射光の有効利用を妨げる光入射面の導電型シリコン膜、透明電極および集電極が不要になる。それにより、製造工程が短縮化され、コストが低減されるとともに、入射光を最大限に活用できることから出力電圧および曲線因子を最大化できる。
さらに、メタルマスクを用いずにi型非晶質シリコン膜4およびn型非晶質シリコン膜6を形成することから、メタルマスクを用いる工程を削減することができる。その結果、製造コストおよび製造時間を低減させることができる。
なお、i型非晶質シリコン膜4およびn型非晶質シリコン膜6の膜厚は非常に小さいため、集電極10上のn型非晶質シリコン膜6の部分に配線等を接合することにより集電極10と配線等とを電気的に接続することができる。
なお、本実施の形態に係る光起電力素子においては、n型単結晶シリコン基板1の裏面の一部の領域にi型非晶質シリコン膜4aおよびp型非晶質シリコン膜5が順に形成され、n型単結晶シリコン基板1の裏面の残りの領域および集電極10上の全体にi型非晶質シリコン膜4およびn型非晶質シリコン膜6が順に形成されているが、n型単結晶シリコン基板1の裏面の一部の領域にi型非晶質シリコン膜4aおよびn型非晶質シリコン膜6が形成され、n型単結晶シリコン基板1の裏面の残りの領域および集電極10上の全体にi型非晶質シリコン膜4およびp型非晶質シリコン膜5が順に形成されてもよい。
(実施例1,2)
以下の実施例1,2では、上記実施の形態の方法でそれぞれ図2および図3の構造を有する光起電力素子を作製し、出力特性を測定した。実施例1,2の光起電力素子の作製条件を表2に示す。
Figure 2005101151
表2に示すように、p型非晶質シリコン膜5を形成する際にはH2 ガス希釈したB2 6 ガスを用い、SiH4 に対するB2 6 の濃度を2%にした。また、n型非晶質シリコン膜6を形成する際にはH2 ガス希釈したPH3 ガスを用い、SiH4 に対するPH3 の濃度を1%にした。
(比較例)
図4は、比較例の光起電力素子の構造を示す模式的断面図である。
図4に示すように、n型単結晶シリコン基板101の主面(表側の面)上にi型非晶質シリコン膜104a(ノンドープ非晶質シリコン膜)およびp型非晶質シリコン膜105が順に形成されている。p型非晶質シリコン膜105上にITOからなる表面電極108が形成され、表面電極108上にAgからなるくし形の集電極110が形成されている。
n型単結晶シリコン基板101の裏面には、i型非晶質シリコン膜104およびn型非晶質シリコン膜106が順に形成されている。n型非晶質シリコン膜106上にITOからなる裏面電極107が形成され、裏面電極107上にAgからなるくし形の集電極109が形成されている。比較例の光起電力素子では、n型単結晶シリコン基板101が主たる発電層となる。
比較例では、図4の構造を有する光起電力素子を作製し、出力特性を測定した。比較例の光起電力素子の各膜作製条件は実施例1,2と同じである。
(評価)
実施例1,2および比較例の光起電力素子の出力特性を測定した。実施例1,2および比較例の光起電力素子の出力特性を表3に示す。
Figure 2005101151
表3に示すように、実施例1の光起電力素子は、比較例の光起電力素子に比較して開放電圧Vocおよび曲線因子F.F.の値は若干小さくなったが、最大出力Pmaxおよび短絡電流Iscは高い値となった。
また、実施例2の光起電力素子は、比較例の光起電力素子に比して最大出力Pmax、開放電圧Voc、短絡電流Iscおよび曲線因子F.F.のいずれも高い値となった。
以上のことから、実施例1,2の光起電力素子は比較例の光起電力素子よりも高い出力特性を有することがわかった。
以上のように、本発明に係る光起電力素子の製造方法においては、製造コストが低減される。したがって、本発明に係る光起電力素子の製造方法は、半導体接合を用いた光起電力素子を製造する用途に適している。
(a)は第1の実施の形態に係る光起電力素子の裏面を示す平面図であり、(b)は(a)の一部拡大図である。 第1の実施の形態に係る光起電力素子の構造を示す模式的断面図である。 第1の実施の形態に係る光起電力素子の構造を示す模式的断面図である。 比較例の光起電力素子の構造を示す模式的断面図である。
符号の説明
1 n型単結晶シリコン基板
2,4,4a i型非晶質シリコン膜
3 反射防止膜
5 p型非晶質シリコン膜
6 n型非晶質シリコン膜
7,8 裏面電極
9,10 集電極
100 正極
200 負極
500 光起電力素子

Claims (6)

  1. 結晶系半導体の一面に真性の第1の非晶質系半導体膜を形成する工程と、
    前記第1の非晶質系半導体膜の第1の領域に一導電型を示す不純物を含む第2の非晶質系半導体膜を形成する工程と、
    前記第1の非晶質系半導体膜の第2の領域および前記第2の非晶質系半導体膜上に前記一導電型と異なる他導電型を示す不純物を含む第3の非晶質系半導体膜を形成する工程と、
    前記第1の領域上における前記第3の非晶質系半導体膜の領域に第1の電極を形成する工程と、
    前記第2の領域上における前記第3の非晶質系半導体膜の領域に第2の電極を形成する工程とを備えたことを特徴とする光起電力素子の製造方法。
  2. 結晶系半導体の一面の第1の領域に真性の第1の非晶質系半導体膜を形成する工程と、
    前記第1の非晶質系半導体膜上に一導電型を示す不純物を含む第2の非晶質系半導体膜を形成する工程と、
    前記第2の非晶質系半導体膜上に第1の電極を形成する工程と、
    前記結晶系半導体の前記一面の第2の領域および前記第1の電極上に真性の第3の非晶質系半導体膜を形成する工程と、
    前記第3の非晶質系半導体膜上に前記一導電型と異なる他導電型を示す不純物を含む第4の非晶質系半導体膜を形成する工程と、
    前記第2の領域上における前記第4の非晶質系半導体膜の領域に第2の電極を形成する工程とを備えたことを特徴とする光起電力素子の製造方法。
  3. 前記結晶系半導体の他面の実質的に全面が光入射面であることを特徴とする請求項1または2記載の光起電力素子の製造方法。
  4. 前記結晶系半導体の他面上に反射防止膜を形成する工程をさらに備えたことを特徴とする請求項1〜3のいずれかに記載の光起電力素子の製造方法。
  5. 一面および他面を有する結晶系半導体と、
    前記結晶系半導体の前記一面に形成された真性の第1の非晶質系半導体膜とを備え、
    前記第1の非晶質系半導体膜の第1の領域に一導電型を示す不純物を含む第2の非晶質系半導体膜が形成され、
    前記第1の非晶質系半導体膜の第2の領域および前記第2の非晶質系半導体膜上に前記一導電型と異なる他導電型を示す不純物を含む第3の非晶質系半導体膜が形成され、
    前記第1の領域上における前記第3の非晶質系半導体膜の領域に第1の電極が形成され、
    前記第2の領域上における前記第3の非晶質系半導体膜の領域に第2の電極が形成されたことを特徴とする光起電力素子。
  6. 一面および他面を有する結晶系半導体を備え、
    前記結晶系半導体の一面の第1の領域に真性の第1の非晶質系半導体膜が形成され、
    前記第1の非晶質系半導体膜上に一導電型を示す不純物を含む第2の非晶質系半導体膜が形成され、
    前記第2の非晶質系半導体膜上に第1の電極が形成され、
    前記結晶系半導体の前記一面の第2の領域および前記第1の電極上に真性の第3の非晶質系半導体膜が形成され、
    前記第3の非晶質系半導体膜上に前記一導電型と異なる他導電型を示す不純物を含む第4の非晶質系半導体膜が形成され、
    前記第2の領域上における前記第4の非晶質系半導体膜の領域に第2の電極が形成されたことを特徴とする光起電力素子。
JP2003331284A 2003-09-24 2003-09-24 光起電力素子およびその製造方法 Expired - Lifetime JP3998619B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003331284A JP3998619B2 (ja) 2003-09-24 2003-09-24 光起電力素子およびその製造方法
EP04255828.8A EP1519422B1 (en) 2003-09-24 2004-09-24 Photovoltaic cell and its fabrication method
US10/948,265 US7199395B2 (en) 2003-09-24 2004-09-24 Photovoltaic cell and method of fabricating the same
CNB200410080181XA CN100431177C (zh) 2003-09-24 2004-09-24 光生伏打元件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003331284A JP3998619B2 (ja) 2003-09-24 2003-09-24 光起電力素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005101151A true JP2005101151A (ja) 2005-04-14
JP3998619B2 JP3998619B2 (ja) 2007-10-31

Family

ID=34459992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003331284A Expired - Lifetime JP3998619B2 (ja) 2003-09-24 2003-09-24 光起電力素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP3998619B2 (ja)

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324590A (ja) * 2005-05-20 2006-11-30 Sharp Corp 裏面電極型太陽電池とその製造方法
JP2008537345A (ja) * 2005-04-20 2008-09-11 ヘルムホルツ−ツェントルム ベルリン フュア マテリアリーエン ウント エネルギー ゲゼルシャフト ミット ベシュレンクテル ハフツング ヘテロ接合太陽電池
JP2009535845A (ja) * 2006-05-04 2009-10-01 サンパワー コーポレイション ドーピングされた半導体ヘテロ接合電極を有する太陽電池
KR100958707B1 (ko) 2008-06-12 2010-05-18 (주)텔리오솔라코리아 마스크를 이용한 cigs 태양전지 패터닝 방법
JP2010129872A (ja) * 2008-11-28 2010-06-10 Kyocera Corp 太陽電池素子
JP2010177264A (ja) * 2009-01-27 2010-08-12 Kyocera Corp 太陽電池素子および太陽電池素子の製造方法
WO2010098445A1 (ja) 2009-02-26 2010-09-02 三洋電機株式会社 太陽電池
WO2010098446A1 (ja) * 2009-02-26 2010-09-02 三洋電機株式会社 太陽電池の製造方法
WO2010104098A1 (ja) 2009-03-10 2010-09-16 三洋電機株式会社 太陽電池の製造方法及び太陽電池
WO2010113750A1 (ja) 2009-03-30 2010-10-07 三洋電機株式会社 太陽電池
JP2010262979A (ja) * 2009-04-30 2010-11-18 Sharp Corp 太陽電池およびその製造方法
JP2011507246A (ja) * 2007-12-11 2011-03-03 インスティトュート フィュル ゾラールエネルギーフォルシュング ゲーエムベーハー 広いうら側エミッタ領域を有する裏面電極型太陽電池およびその製造方法
WO2011002212A3 (ko) * 2009-06-30 2011-04-14 엘지이노텍주식회사 태양광 발전장치 및 이의 제조방법
WO2011093329A1 (ja) * 2010-01-26 2011-08-04 三洋電機株式会社 太陽電池及びその製造方法
WO2011093361A1 (ja) * 2010-01-28 2011-08-04 三洋電機株式会社 太陽電池及び太陽電池の製造方法
WO2012018119A1 (ja) * 2010-08-06 2012-02-09 三洋電機株式会社 太陽電池及び太陽電池の製造方法
JP2012514865A (ja) * 2009-06-04 2012-06-28 エルジー エレクトロニクス インコーポレイティド 太陽電池及びその製造方法
WO2013081104A1 (ja) * 2011-12-02 2013-06-06 三洋電機株式会社 太陽電池、太陽電池モジュール及び太陽電池の製造方法
JP2013150021A (ja) * 2013-05-10 2013-08-01 Kyocera Corp 太陽電池素子および太陽電池素子の製造方法
WO2013141232A1 (ja) * 2012-03-23 2013-09-26 三洋電機株式会社 太陽電池及びその製造方法
WO2014002257A1 (ja) * 2012-06-29 2014-01-03 三洋電機株式会社 太陽電池
WO2014002266A1 (ja) * 2012-06-29 2014-01-03 三洋電機株式会社 太陽電池
WO2014016931A1 (ja) * 2012-07-26 2014-01-30 三洋電機株式会社 太陽電池及びその製造方法
WO2014016932A1 (ja) * 2012-07-26 2014-01-30 三洋電機株式会社 太陽電池の製造方法及び太陽電池
WO2014050687A1 (ja) * 2012-09-26 2014-04-03 シャープ株式会社 光電変換素子および光電変換素子の製造方法
JP2014072209A (ja) * 2012-09-27 2014-04-21 Sharp Corp 光電変換素子および光電変換素子の製造方法
JP2014075526A (ja) * 2012-10-05 2014-04-24 Sharp Corp 光電変換素子および光電変換素子の製造方法
JP2014112735A (ja) * 2014-03-19 2014-06-19 Sanyo Electric Co Ltd 太陽電池の製造方法
JP2014132604A (ja) * 2013-01-04 2014-07-17 Sharp Corp 光電変換素子および光電変換素子の製造方法
JP2014135343A (ja) * 2013-01-09 2014-07-24 Sharp Corp 光電変換素子および光電変換素子の製造方法
KR20140112649A (ko) * 2013-03-13 2014-09-24 엘지전자 주식회사 태양전지
NL2010496C2 (en) * 2013-03-21 2014-09-24 Stichting Energie Solar cell and method for manufacturing such a solar cell.
JP2014183073A (ja) * 2013-03-18 2014-09-29 Sharp Corp 光電変換素子および光電変換素子の製造方法
WO2014157521A1 (ja) * 2013-03-28 2014-10-02 シャープ株式会社 光電変換素子
JP2015053303A (ja) * 2013-09-05 2015-03-19 シャープ株式会社 太陽電池セル、太陽電池モジュール、および太陽電池セルの製造方法。
JP2015185577A (ja) * 2014-03-20 2015-10-22 シャープ株式会社 光電変換素子
JPWO2015189878A1 (ja) * 2014-06-13 2017-04-20 国立大学法人福島大学 太陽電池及びその製造方法
JP2018532273A (ja) * 2015-11-02 2018-11-01 セエスウエム サントル スイス デレクトロニクエ ドゥ ミクロテクニク ソシエテ アノニム−ルシェルシェ エ デブロップマン 光起電力デバイスおよびその製造方法
WO2022210611A1 (ja) * 2021-03-30 2022-10-06 株式会社カネカ 太陽電池および太陽電池の製造方法
JP7458834B2 (ja) 2020-03-12 2024-04-01 株式会社カネカ 太陽電池および太陽電池の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6832615B2 (ja) * 2015-02-05 2021-02-24 シャープ株式会社 光電変換素子および光電変換素子の製造方法

Cited By (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008537345A (ja) * 2005-04-20 2008-09-11 ヘルムホルツ−ツェントルム ベルリン フュア マテリアリーエン ウント エネルギー ゲゼルシャフト ミット ベシュレンクテル ハフツング ヘテロ接合太陽電池
JP2006324590A (ja) * 2005-05-20 2006-11-30 Sharp Corp 裏面電極型太陽電池とその製造方法
JP2009535845A (ja) * 2006-05-04 2009-10-01 サンパワー コーポレイション ドーピングされた半導体ヘテロ接合電極を有する太陽電池
JP2011507246A (ja) * 2007-12-11 2011-03-03 インスティトュート フィュル ゾラールエネルギーフォルシュング ゲーエムベーハー 広いうら側エミッタ領域を有する裏面電極型太陽電池およびその製造方法
KR100958707B1 (ko) 2008-06-12 2010-05-18 (주)텔리오솔라코리아 마스크를 이용한 cigs 태양전지 패터닝 방법
JP2010129872A (ja) * 2008-11-28 2010-06-10 Kyocera Corp 太陽電池素子
JP2010177264A (ja) * 2009-01-27 2010-08-12 Kyocera Corp 太陽電池素子および太陽電池素子の製造方法
JP2010199416A (ja) * 2009-02-26 2010-09-09 Sanyo Electric Co Ltd 太陽電池の製造方法
JP2010199415A (ja) * 2009-02-26 2010-09-09 Sanyo Electric Co Ltd 太陽電池
US8927853B2 (en) 2009-02-26 2015-01-06 Sanyo Electric Co., Ltd. Solar cell
WO2010098446A1 (ja) * 2009-02-26 2010-09-02 三洋電機株式会社 太陽電池の製造方法
US8664034B2 (en) 2009-02-26 2014-03-04 Sanyo Electric Co., Ltd. Method of manufacturing solar cell
WO2010098445A1 (ja) 2009-02-26 2010-09-02 三洋電機株式会社 太陽電池
JPWO2010104098A1 (ja) * 2009-03-10 2012-09-13 三洋電機株式会社 太陽電池の製造方法及び太陽電池
WO2010104098A1 (ja) 2009-03-10 2010-09-16 三洋電機株式会社 太陽電池の製造方法及び太陽電池
JP5538360B2 (ja) * 2009-03-10 2014-07-02 三洋電機株式会社 太陽電池の製造方法及び太陽電池
US9006564B2 (en) 2009-03-10 2015-04-14 Sanyo Electric Co., Ltd. Method of manufacturing solar cell and solar cell
KR101521326B1 (ko) * 2009-03-30 2015-05-18 산요덴키가부시키가이샤 태양 전지
JPWO2010113750A1 (ja) * 2009-03-30 2012-10-11 三洋電機株式会社 太陽電池
US8796539B2 (en) 2009-03-30 2014-08-05 Sanyo Electric Co., Ltd. Solar cell
WO2010113750A1 (ja) 2009-03-30 2010-10-07 三洋電機株式会社 太陽電池
JP5383792B2 (ja) * 2009-03-30 2014-01-08 三洋電機株式会社 太陽電池
JP2010262979A (ja) * 2009-04-30 2010-11-18 Sharp Corp 太陽電池およびその製造方法
JP2012514865A (ja) * 2009-06-04 2012-06-28 エルジー エレクトロニクス インコーポレイティド 太陽電池及びその製造方法
US8680392B2 (en) 2009-06-04 2014-03-25 Lg Electronics Inc. Solar cell and method of manufacturing the same
WO2011002212A3 (ko) * 2009-06-30 2011-04-14 엘지이노텍주식회사 태양광 발전장치 및 이의 제조방법
US10181540B2 (en) 2010-01-26 2019-01-15 Panasonic Intellectual Property Management Co., Ltd. Solar cell and method of manufacturing the same
WO2011093329A1 (ja) * 2010-01-26 2011-08-04 三洋電機株式会社 太陽電池及びその製造方法
WO2011093361A1 (ja) * 2010-01-28 2011-08-04 三洋電機株式会社 太陽電池及び太陽電池の製造方法
WO2012018119A1 (ja) * 2010-08-06 2012-02-09 三洋電機株式会社 太陽電池及び太陽電池の製造方法
WO2013081104A1 (ja) * 2011-12-02 2013-06-06 三洋電機株式会社 太陽電池、太陽電池モジュール及び太陽電池の製造方法
WO2013141232A1 (ja) * 2012-03-23 2013-09-26 三洋電機株式会社 太陽電池及びその製造方法
JPWO2013141232A1 (ja) * 2012-03-23 2015-08-03 パナソニックIpマネジメント株式会社 太陽電池及びその製造方法
JPWO2014002257A1 (ja) * 2012-06-29 2016-05-30 パナソニックIpマネジメント株式会社 太陽電池
JPWO2014002266A1 (ja) * 2012-06-29 2016-05-30 パナソニックIpマネジメント株式会社 太陽電池
WO2014002266A1 (ja) * 2012-06-29 2014-01-03 三洋電機株式会社 太陽電池
WO2014002257A1 (ja) * 2012-06-29 2014-01-03 三洋電機株式会社 太陽電池
WO2014016931A1 (ja) * 2012-07-26 2014-01-30 三洋電機株式会社 太陽電池及びその製造方法
JPWO2014016932A1 (ja) * 2012-07-26 2016-07-07 パナソニックIpマネジメント株式会社 太陽電池の製造方法及び太陽電池
JPWO2014016931A1 (ja) * 2012-07-26 2016-07-07 パナソニックIpマネジメント株式会社 太陽電池及びその製造方法
WO2014016932A1 (ja) * 2012-07-26 2014-01-30 三洋電機株式会社 太陽電池の製造方法及び太陽電池
JP2014067888A (ja) * 2012-09-26 2014-04-17 Sharp Corp 光電変換素子および光電変換素子の製造方法
WO2014050687A1 (ja) * 2012-09-26 2014-04-03 シャープ株式会社 光電変換素子および光電変換素子の製造方法
US9236507B2 (en) 2012-09-26 2016-01-12 Sharp Kabushiki Kaisha Photoelectric conversion element and method for manufacturing same
JP2014072209A (ja) * 2012-09-27 2014-04-21 Sharp Corp 光電変換素子および光電変換素子の製造方法
JP2014075526A (ja) * 2012-10-05 2014-04-24 Sharp Corp 光電変換素子および光電変換素子の製造方法
JP2014132604A (ja) * 2013-01-04 2014-07-17 Sharp Corp 光電変換素子および光電変換素子の製造方法
JP2014135343A (ja) * 2013-01-09 2014-07-24 Sharp Corp 光電変換素子および光電変換素子の製造方法
KR101979843B1 (ko) 2013-03-13 2019-05-17 엘지전자 주식회사 태양전지
KR20140112649A (ko) * 2013-03-13 2014-09-24 엘지전자 주식회사 태양전지
JP2014183073A (ja) * 2013-03-18 2014-09-29 Sharp Corp 光電変換素子および光電変換素子の製造方法
WO2014148905A1 (en) * 2013-03-21 2014-09-25 Stichting Energieonderzoek Centrum Nederland Solar cell and method for manufacturing such a solar cell.
NL2010496C2 (en) * 2013-03-21 2014-09-24 Stichting Energie Solar cell and method for manufacturing such a solar cell.
WO2014157521A1 (ja) * 2013-03-28 2014-10-02 シャープ株式会社 光電変換素子
JP2013150021A (ja) * 2013-05-10 2013-08-01 Kyocera Corp 太陽電池素子および太陽電池素子の製造方法
JP2015053303A (ja) * 2013-09-05 2015-03-19 シャープ株式会社 太陽電池セル、太陽電池モジュール、および太陽電池セルの製造方法。
JP2014112735A (ja) * 2014-03-19 2014-06-19 Sanyo Electric Co Ltd 太陽電池の製造方法
JP2015185577A (ja) * 2014-03-20 2015-10-22 シャープ株式会社 光電変換素子
JPWO2015189878A1 (ja) * 2014-06-13 2017-04-20 国立大学法人福島大学 太陽電池及びその製造方法
JP2018532273A (ja) * 2015-11-02 2018-11-01 セエスウエム サントル スイス デレクトロニクエ ドゥ ミクロテクニク ソシエテ アノニム−ルシェルシェ エ デブロップマン 光起電力デバイスおよびその製造方法
US11251325B2 (en) 2015-11-02 2022-02-15 CSEM Centre Suisse d'Electronique et de Microtechnique SA—Recherche et Développement Photovoltaic device and method for manufacturing the same
JP7126444B2 (ja) 2015-11-02 2022-08-26 セエスウエム サントル スイス デレクトロニクエ ドゥ ミクロテクニク ソシエテ アノニム-ルシェルシェ エ デブロップマン 光起電力デバイスおよびその製造方法
JP7458834B2 (ja) 2020-03-12 2024-04-01 株式会社カネカ 太陽電池および太陽電池の製造方法
WO2022210611A1 (ja) * 2021-03-30 2022-10-06 株式会社カネカ 太陽電池および太陽電池の製造方法

Also Published As

Publication number Publication date
JP3998619B2 (ja) 2007-10-31

Similar Documents

Publication Publication Date Title
JP3998619B2 (ja) 光起電力素子およびその製造方法
JP4155899B2 (ja) 光起電力素子の製造方法
JP4502845B2 (ja) 光起電力素子
JP5409007B2 (ja) 高効率の太陽電池及びその調製方法
US7199395B2 (en) Photovoltaic cell and method of fabricating the same
US9520517B2 (en) Solar cell
EP2293351B1 (en) Solar cell
EP1696492B1 (en) Photovoltaic cell
US10084107B2 (en) Transparent conducting oxide for photovoltaic devices
JP2008085374A (ja) 光起電力素子
JP4744161B2 (ja) 光起電力素子
JP5031007B2 (ja) 光起電力素子
JP4511146B2 (ja) 光起電力素子およびその製造方法
JP2009503848A (ja) 組成傾斜光起電力デバイス及び製造方法並びに関連製品
US10522705B2 (en) Solar cell and solar cell module
AU2008200051A1 (en) Method and apparatus for a semiconductor structure forming at least one via
TWI424582B (zh) 太陽能電池的製造方法
JP4169671B2 (ja) 光起電力素子の製造方法
JP6706779B2 (ja) 太陽電池および太陽電池モジュール
US20110094586A1 (en) Solar cell and method for manufacturing the same
JP4070648B2 (ja) 光起電力素子
CN114744063B (zh) 太阳能电池及生产方法、光伏组件
JP2000332268A (ja) 薄膜多結晶シリコン、それを用いた太陽電池及び薄膜多結晶シリコンの製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070807

R151 Written notification of patent or utility model registration

Ref document number: 3998619

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120817

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130817

Year of fee payment: 6