JP4070648B2

JP4070648B2 - 光起電力素子

Info

Publication number: JP4070648B2
Application number: JP2003083805A
Authority: JP
Inventors: 武中島
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2003-03-25
Filing date: 2003-03-25
Publication date: 2008-04-02
Anticipated expiration: 2023-03-25
Also published as: JP2004296551A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体接合を用いた光起電力素子に関する。
【０００２】
【従来の技術】
近年、ｎ型単結晶シリコン基板とｐ型非晶質シリコン膜とのｐｎ接合を有する光起電力素子が開発されている。光起電力素子の光電変換効率の向上のためには、光電変換部で発生した電子・正孔対をいかに有効に取り出すかが重要である。一般に、光起電力素子では、光入射側（ｎ型単結晶シリコン基板の主面側）にｎ型単結晶シリコン基板とｐ型非晶質シリコン膜とのｐｎ接合が形成されているため、そのｐｎ接合に起因する強い内部電界のために電子・正孔対が有効に取り出されやすくなっている。
【０００３】
一方、光透過側（ｎ型単結晶シリコン基板の裏面側）では、ｐｎ接合が形成されていないために、内部電界がないかあっても微弱である。そこで、例えばＢＳＦ（Back Surface Field）構造が提案されている。このＢＳＦ構造では、ｎ型単結晶シリコン基板の裏面に相対的にドープ量の多いｎ型非晶質シリコン膜を設けることによりバンド障壁を形成し、裏面電極側への少数キャリアの流入を阻止している。
【０００４】
また、ｎ型単結晶シリコン基板上にｐ型非晶質シリコン膜をＣＶＤ（化学蒸着）法により形成する場合、ｎ型単結晶シリコン基板とｐ型非晶質シリコン膜との接合部に界面準位が多数形成される。その界面準位により、電子・正孔対の有効な取り出しが阻害される。
【０００５】
そこで、ｎ型単結晶シリコン基板とｐ型またはｎ型非晶質シリコン膜との接合部における界面準位を低減するために、ｎ型単結晶シリコン基板とｐ型またはｎ型非晶質シリコン膜との間に実質的に真性な非晶質シリコン膜（ｉ型非晶質シリコン膜）が挿入されたＨＩＴ（真性薄膜を有するヘテロ接合：Heterojunction with Intrinsic Thin-Layer）構造を有する光起電力素子が提案されている（例えば、特許文献１〜３参照）。
【０００６】
【特許文献１】
特許第２６１４５６１号公報
【特許文献２】
特許第２７４０２８４号公報
【特許文献３】
特開２００２−２６８１９９号公報
【０００７】
【発明が解決しようとする課題】
上記の従来のＨＩＴ構造を有する光起電力素子では、ｉ型非晶質シリコン膜によりｎ型単結晶シリコン基板とｐ型またはｎ型非晶質シリコン膜との接合部の界面特性が改善される。それにより、出力特性が向上する。
【０００８】
しかしながら、ＨＩＴ構造を有する光起電力素子において、出力特性をさらに向上させるためには、ＨＩＴ構造部付近で発生する少数キャリアをより多く取り出すことが重要である。そのために、ｉ型非晶質シリコン膜とｐ型またはｎ型非晶質シリコン膜との接合部における界面準位を十分に低減することが必要となる。
【０００９】
本発明の目的は、出力特性が向上された光起電力素子を提供することである。
【００１０】
【課題を解決するための手段および発明の効果】
本明細書中における結晶系半導体には単結晶半導体および多結晶半導体が含まれるものとし、非晶質系半導体には非晶質半導体および微結晶半導体が含まれるものとする。
【００１１】
また、真性の非晶質系半導体膜とは、不純物が意図的にドープされていない非晶質系半導体膜であり、半導体原料に本来的に含まれる不純物または製造過程において自然に混入する不純物を含む非晶質系半導体膜も含む。
【００２０】
本発明に係る光起電力素子は、一導電型の結晶系半導体の一面側に真性の第１の非晶質系半導体膜と一導電型の第２の非晶質系半導体膜とを順に備え、結晶系半導体の他面側に一導電型と逆の他導電型の第３の非晶質系半導体膜を備え、第１の非晶質系半導体膜は、結晶系半導体側から第２の非晶質系半導体膜側へ第１の層、第２の層および第３の層を順に含み、第１の層，第２の層および第３の層は、ｉ型非晶質シリコン膜からなり、第２の層は、第１の層の光学ギャップよりも大きい光学ギャップを有し、第３の層は、第１の層および第２の層における光学ギャップよりも小さい光学ギャップを有すると共に、第１の非晶質系半導体膜全体の厚みの３０％以下の厚みを有し、第２の非晶質系半導体膜は、非晶質シリコン膜からなるものである。
【００２１】
本発明に係る光起電力素子においては、一導電型の結晶系半導体の一面にＢＳＦ構造が形成され、結晶系半導体の他面にｐｎ接合による光電変換部が形成されている。この場合、一導電型の結晶系半導体と一導電型の第２の非晶質系半導体膜との間に真性の第１の非晶質系半導体膜が設けられ、第１の非晶質系半導体膜は、結晶系半導体側から第２の非晶質系半導体膜側へ第１の層、第２の層および第３の層を順に含み、第１の層，第２の層および第３の層は、ｉ型非晶質シリコン膜からなり、第２の層は、第１の層の光学ギャップよりも大きい光学ギャップを有し、第３の層は、第１の層および第２の層における光学ギャップよりも小さい光学ギャップを有すると共に、第１の非晶質系半導体膜全体の厚みの３０％以下の厚みを有し、第２の非晶質系半導体膜は、非晶質シリコン膜からなる。
【００２２】
それにより、第１の非晶質系半導体膜と第２の非晶質系半導体膜との接合部における光学ギャップの差に起因するバンド勾配が第１の非晶質系半導体膜中の第３の層により緩やかにされる。その結果、第１の非晶質系半導体膜と第２の非晶質系半導体膜との接合部における界面準位が低減され、光起電力素子の出力特性が向上する。
【００２３】
結晶系半導体と第３の非晶質系半導体膜との間に真性の第４の非晶質系半導体膜をさらに備えてもよい。この場合、結晶系半導体の他面にｐｉｎ接合からなるＨＩＴ構造が形成される。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【００２５】
図１は本発明の参考形態に係る光起電力素子の構造を示す模式的断面図である。
【００２６】
図１に示すように、ｎ型単結晶シリコン基板１の主面（表側の面）上にｉ型非晶質シリコン膜２（ノンドープ非晶質シリコン膜）およびｐ型非晶質シリコン膜３が順に形成されている。ｐ型非晶質シリコン膜３上に表面電極４が形成され、表面電極４上にくし形の集電極５が形成されている。
【００２７】
ｎ型単結晶シリコン基板１の裏面には、ｉ型非晶質シリコン膜６およびｎ型非晶質シリコン膜７が順に形成されている。ｎ型非晶質シリコン膜７上に裏面電極８が形成され、裏面電極８上にくし形の集電極９が形成されている。図１の光起電力素子では、ｎ型単結晶シリコン基板１が主たる発電層となる。
【００２８】
表面電極４および裏面電極８は、ＩＴＯ（酸化インジウム錫）、ＳｎＯ₂（酸化錫）、ＺｎＯ（酸化亜鉛）等からなる透明電極である。集電極５，９は、Ａｇ（銀）等からなる。なお、くし形の集電極９の代わりに裏面電極８の全面に金属電極を設けてもよい。
【００２９】
本参考形態の光起電力素子は、ｐｎ接合特性を改善するためにｎ型単結晶シリコン基板１とｐ型非晶質シリコン膜３との間にｉ型非晶質シリコン膜２を設けたＨＩＴ構造を有するとともに、裏面でのキャリア再結合を防止するためにｎ型単結晶シリコン基板１の裏面にｉ型非晶質シリコン膜６およびｎ型非晶質シリコン膜７を設けたＢＳＦ（Back Surface Field）構造を有する。
【００３０】
ｉ型非晶質シリコン膜６は、ｎ型単結晶シリコン基板１側のｉ層６１およびｎ型非晶質シリコン膜７側のｉ層６２からなる２層構造を有する。ｉ層６２はｉ層６１よりも小さな光学ギャップを有する。ｉ層６１の光学ギャップは例えば１．６１ｅＶであり、ｉ層６２の光学ギャップは１．６１ｅＶ未満であり、例えば１．５６ｅＶである。
【００３１】
一般に、成膜条件のうち成膜温度（基板温度）、原料ガス（ＳｉＨ₄ガス）の水素希釈量、成膜時の圧力、パワー等を調整することによりｉ層６１，６２中の水素含有量および水素結合状態を制御することができる。それにより、ｉ層６１，６２の光学ギャップを変化させることが可能である。
【００３２】
ｉ型非晶質シリコン膜６の膜厚は５０〜２５０Åであることが好ましい。同様に、ｉ型非晶質シリコン膜２の膜厚も５０〜２５０Åであることが好ましい。また、ｉ層６２の膜厚は、後述するように、ｉ型非晶質シリコン膜６の膜厚の３０％以下であることが好ましい。
【００３３】
次に、図１の光起電力素子の製造方法を説明する。まず、洗浄したｎ型単結晶シリコン基板１を真空チャンバ内で加熱する。それにより、ｎ型単結晶シリコン基板１の表面に付着した水分が除去される。その後、真空チャンバ内にＨ₂（水素）ガスを導入して、プラズマ放電によりｎ型単結晶シリコン基板１表面のクリーニングを行う。
【００３４】
次に、真空チャンバ内にＳｉＨ₄（シラン）ガスおよびＨ₂ガスを導入し、プラズマＣＶＤ（化学蒸着）法によりｎ型単結晶シリコン基板１の主面上にｉ型非晶質シリコン膜２を形成する。続いて、真空チャンバ内にＳｉＨ₄ガス、Ｈ₂ガスおよびＢ₂Ｈ₆（ジボラン）ガスを導入して、ｉ型非晶質シリコン膜２上にプラズマＣＶＤ法によりｐ型非晶質シリコン膜３を形成する。
【００３５】
次いで、真空チャンバ内にＳｉＨ₄ガスおよびＨ₂ガスを導入して、プラズマＣＶＤ法によりｎ型単結晶シリコン基板１の裏面にｉ層６１を形成する。さらに、ｉ層６１上にプラズマＣＶＤ法によりｉ層６２を形成する。この場合、基板温度、ＳｉＨ₄ガスのＨ₂希釈量、圧力およびパワーのいずれかまたはすべてを調整することによりｉ層６２の光学ギャップをｉ層６１の光学ギャップよりも小さくする。
【００３６】
続いて、真空チャンバ内にＳｉＨ₄ガス、Ｈ₂ガスおよびＰＨ₃（ホスフィン）ガスを導入して、ｉ層６２上にプラズマＣＶＤ法によりｎ型非晶質シリコン膜７を形成する。
【００３７】
次に、スパッタリング法により、ｐ型非晶質シリコン膜３上に表面電極４を形成し、ｎ型非晶質シリコン膜７上に裏面電極８を形成する。さらに、スクリーン印刷法により、表面電極４上に集電極５を形成し、裏面電極８上に集電極９を形成する。
【００３８】
図２は図１の光起電力素子におけるｎ型単結晶シリコン基板１、ｉ型非晶質シリコン膜６およびｎ型非晶質シリコン膜７のバンドプロファイルを示す図である。
【００３９】
なお、バンドプロファイルは、説明を容易にするために、光起電力素子の出力特性等を考慮して概念的に図式化したものである。
【００４０】
図２に示すように、本参考形態の光起電力素子においては、ｉ型非晶質シリコン膜６のｉ層６１とｎ型非晶質シリコン膜７との間にｉ層６１よりも小さな光学ギャップを有するｉ層６２が設けられることにより、ｉ型非晶質シリコン膜６のバルク（ｉ層６１）における光学ギャップとｎ型非晶質シリコン膜７の光学ギャップとの間の差に起因するバンド勾配が緩やかになる。
【００４１】
それにより、ｉ型非晶質シリコン膜６とｎ型非晶質シリコン膜７との接合部における界面準位が低減される。その結果、開放電圧Ｖｏｃ、曲線因子Ｆ．Ｆ．および最大出力Ｐｍａｘが向上し、光電変換効率が向上する。
【００４３】
また、ｎ型単結晶シリコン基板１の代わりにｐ型単結晶シリコン基板を用い、ｐ型単結晶シリコン基板の主面にｉ型非晶質シリコン膜およびｎ型非晶質シリコン膜を形成し、裏面にｉ型非晶質シリコン膜およびｐ型非晶質シリコン膜を形成してもよい。
【００４４】
その場合、ｐ型単結晶シリコン基板の裏面側のｉ型非晶質シリコン膜が２つのｉ層からなる２層構造を有してもよく、またはｐ型単結晶シリコン基板の主面側のｉ型非晶質シリコン膜が２つのｉ層からなる２層構造を有してもよい。この場合には、ｐ型またはｎ型非晶質シリコン膜側のｉ層がｐ型単結晶シリコン基板側のｉ層よりも小さな光学ギャップを有する。
【００４５】
図３は本発明の実施形態に係る光起電力素子の構造を示す模式的断面図である。
【００４６】
図３の光起電力素子が図１の光起電力素子と異なるのは、ｉ型非晶質シリコン膜６のｉ層６１がさらにｉ層６ａとｉ層６ｂとに分離されている点である。すなわち、ｉ型非晶質シリコン膜６は、ｉ層６ａ、ｉ層６ｂおよびｉ層６２からなる３層構造を有する。ｉ層６ｂは、ｉ層６ａよりも大きな光学ギャップを有する。また、ｉ層６２は、ｉ層６ｂよりも小さな光学ギャップを有する。
【００４７】
ｉ層６ａの光学ギャップは例えば１．６１ｅＶである。この場合、ｉ層６ｂの光学ギャップは、１．６１ｅＶよりも大きく、例えば１．６７ｅＶである。また、ｉ層６２の光学ギャップは１．６７ｅＶよりも小さく、例えば１．５６ｅＶである。
【００４８】
図３の光起電力素子においても、ｉ型非晶質シリコン膜６の膜厚は５０〜２５０Åであることが好ましい。同様にｉ型非晶質シリコン膜２の膜厚も５０〜２５０Åであることが好ましい。ｉ層６２の膜厚は、後述するように、ｉ型非晶質シリコン膜６の膜厚の３０％以下であることが好ましい。
【００４９】
図４は図３の光起電力素子におけるｎ型単結晶シリコン基板１、ｉ型非晶質シリコン膜６およびｎ型非晶質シリコン膜７のバンドプロファイルを示す図である。
【００５０】
なお、バンドプロファイルは、説明を容易にするために、光起電力素子の出力特性等を考慮して概念的に図式化したものである。
【００５１】
図４に示すように、本実施の形態の光起電力素子においては、ｉ層６ａとｉ層６２との間にｉ層６ｂが設けられることにより、ＢＳＦの効果が強調される。それにより、開放電圧Ｖｏｃ、曲線因子Ｆ．Ｆ．および最大出力Ｐｍａｘが向上する。その結果、光電変換効率が向上する。
【００５２】
なお、本実施の形態では、ｎ型単結晶シリコン基板１の裏面側のｉ型非晶質シリコン膜６がｉ層６ａ、ｉ層６ｂおよびｉ層６２からなる３層構造を有するが、ｎ型単結晶シリコン基板１の主面側のｉ型非晶質シリコン膜２が３つのｉ層からなる３層構造を有してもよい。その場合には、中央部のｉ層がｎ型単結晶シリコン基板１側のｉ層よりも大きな光学ギャップを有し、ｐ型非晶質シリコン膜３側のｉ層が中央部のｉ層よりも小さな光学ギャップを有する。
【００５３】
また、ｎ型単結晶シリコン基板１の代わりにｐ型単結晶シリコン基板を用い、ｐ型単結晶シリコン基板の主面にｉ型非晶質シリコン膜およびｎ型非晶質シリコン膜を形成し、裏面にｉ型非晶質シリコン膜およびｐ型非晶質シリコン膜を形成してもよい。
【００５４】
その場合、ｐ型単結晶シリコン基板の裏面側のｉ型非晶質シリコン膜が３つのｉ層からなる３層構造を有してもよく、またはｐ型単結晶シリコン基板の主面側のｉ型非晶質シリコン膜が３つのｉ層からなる３層構造を有してもよい。この場合には、中央部のｉ層がｐ型単結晶シリコン基板側のｉ層よりも大きな光学ギャップを有し、ｎ型またはｐ型非晶質シリコン膜側のｉ層が中央部のｉ層よりも小さな光学ギャップを有する。
【００５５】
上記実施形態では、ｎ型単結晶シリコン基板１が一導電型の結晶系半導体に相当し、ｉ型非晶質シリコン膜６が真性の第１の非晶質系半導体膜に相当し、ｎ型非晶質シリコン膜７が第２の非晶質系半導体膜に相当する。また、ｐ型非晶質シリコン膜３が第３の非晶質系半導体膜に相当する。また、ｉ層６ａが第１の層に相当し、ｉ層６ｂが第２の層に相当し、ｉ層６２が第３の層に相当する。
【００５６】
上記実施形態では、結晶系半導体としてｎ型単結晶シリコン基板１が用いられているが、これに限定されず、ｎ型単結晶シリコン基板の代わりにｎ型多結晶シリコン基板を用いても良い。ｉ型非晶質シリコン膜２、ｐ型非晶質シリコン膜３、ｉ型非晶質シリコン膜６およびｎ型非晶質シリコン膜７が微結晶シリコンを含んでもよい。
【００５７】
また、上記実施形態では、結晶系半導体および非晶質系半導体膜の材料としてシリコンを用いているが、これに限定されず、例えば、ＳｉＣ（炭化シリコン）、ＳｉＧｅ（シリコンゲルマニウム）、Ｇｅ（ゲルマニウム）等のような他のIV族元素を用いてもよい。
【００５８】
さらに、実施形態では、水素の含有量を制御することによりｉ型非晶質シリコン膜６の光学ギャップを調整しているが、ｉ型非晶質シリコン膜６を形成する際の原料ガスとしてＣ、Ｎ、Ｏ等を含むガスを用いることにより光学ギャップを調整してもよい。
【００５９】
ただし、このような不純物を含むｉ型非晶質シリコン膜では広い光学ギャプが得られるが、再結合中心等が発生しやすいため、水素の含有量を制御することによりｉ型非晶質シリコン膜６の光学ギャップを調整することが好ましい。その場合、水素の含有量を制御することにより広い光学ギャップが得られるとともに、水素によるダングリングボンドの終端に起因する再結合中心の抑制を行うことができる。
【００６０】
【実施例】
以下の実施例１〜５では、上記参考形態または実施形態の方法で図１および図３の構造を有する光起電力素子を作製し、出力特性を測定した。同様に、比較例１〜４の光起電力素子を作製し、出力特性を測定した。実施例１〜５および比較例１〜４の光起電力素子の作製条件を表１に示す。
【００６１】
【表１】

【００６２】
実施例１〜５および比較例１〜４の光起電力素子におけるｉ型非晶質シリコン膜６の形成条件を表２に示す。
【００６３】
【表２】

【００６４】
なお、実施例１〜５および比較例１〜４の光起電力素子において、３乗根プロットにより求められたｉ型非晶質シリコン膜６の光学ギャップは１．５６〜１．６７ｅＶとなった。
【００６５】
実施例１〜５および比較例１〜４の光起電力素子のｉ型非晶質シリコン膜６における上記の光学ギャップに対する膜中水素量は３．０×１０²¹〜２．５×１０²²ａｔｏｍｓ／ｃｍ³である。また、実施例１〜５および比較例１〜４の光起電力素子のｎ型非晶質シリコン膜７の光学ギャップは１．５１〜１．５５ｅＶである。
【００６６】
（比較例１）
比較例１では、単層構造のｉ型非晶質シリコン膜６を有する光起電力素子を作製した。ｉ型非晶質シリコン膜６の光学ギャップは、１．６１ｅＶであり、膜厚は１００Åである。参考のために、図８に比較例１の光起電力素子におけるバンドプロファイルを示す。なお、バンドプロファイルは、説明を容易にするために、光起電力素子の出力特性等を考慮して概念的に図式化したものである。
【００６７】
（実施例１および比較例２，３）
実施例１および比較例２，３では、図５に示すように、ｉ層６２の光学ギャップを１．５６ｅＶから１．６７ｅＶまで変えて図１の２層構造のｉ層６１，６２を有する光起電力素子を作製し、出力特性を測定した。
【００６８】
実施例１の光起電力素子では、ｉ層６２の光学ギャップは１．５６ｅＶであり、比較例１の光起電力素子では、ｉ層６２の光学ギャップは１．６４ｅＶであり、比較例２の光起電力素子では、ｉ層６２の光学ギャップは１．６７ｅＶである。ｉ型非晶質シリコン膜６の全体の膜厚は１００Åであり、ｉ層６２の膜厚は１０Åである。
【００６９】
このように、ｉ型非晶質シリコン膜６のバルク部分（ｉ層６１）の光学ギャップをほぼ一定としてｎ型非晶質シリコン膜７との界面での接合のみを制御することを試みた。
【００７０】
（評価１）
表３に実施例１および比較例１，２の光起電力素子の出力特性の測定結果を示す。表３においては、実施例１および比較例１，２の光起電力素子における開放電圧Ｖｏｃ、短絡電流Ｉｓｃ、曲線因子Ｆ．Ｆ．および最大出力Ｐｍａｘの測定結果を比較例１の光起電力素子における測定結果を１．０００として規格化し、規格化した開放電圧Ｖｏｃ、短絡電流Ｉｓｃ、曲線因子Ｆ．Ｆ．および最大出力Ｐｍａｘを示している。
【００７１】
【表３】

【００７２】
表３に示すように、実施例１の光起電力素子では、比較例１の光起電力素子に比較して、短絡電流Ｉｓｃを維持しつつ開放電圧Ｖｏｃ、曲線因子Ｆ．Ｆ．および最大出力Ｐｍａｘが向上した。
【００７３】
比較例２の光起電力素子では、比較例１の光起電力素子に比較して、開放電圧Ｖｏｃ、短絡電流Ｉｓｃおよび曲線因子Ｆ．Ｆ．にほとんど変化は見られなかったが、最大出力Ｐｍａｘがやや低下した。
【００７４】
比較例３の光起電力素子では、比較例１の光起電力素子に比較して、短絡電流Ｉｓｃは変化していないが、開放電圧Ｖｏｃ、曲線因子Ｆ．Ｆ．および最大出力Ｐｍａｘが低下した。
【００７５】
実施例１のように、ｎ型非晶質シリコン膜７に隣接するｉ層６２の光学ギャップを狭くすることにより、開放電圧Ｖｏｃ、曲線因子Ｆ．Ｆ．および最大出力Ｐｍａｘが向上することがわかる。
【００７６】
これは、ｉ型非晶質シリコン膜６のｉ層６１とｎ型非晶質シリコン膜７との間に狭い光学ギャップを有するｉ層６２を設けることによりｉ型非晶質シリコン膜６のバルク（ｉ層６１）とｎ型非晶質シリコン膜７との光学ギャップの差に起因する接合部でのバンド勾配が緩やかになり、界面準位が低減されたためであると考えられる。
【００７７】
逆に、比較例２，３のように、ｎ型非晶質シリコン膜７に接するｉ層６２の光学ギャップを広くした場合、開放電圧Ｖｏｃ、曲線因子Ｆ．Ｆ．および最大出力Ｐｍａｘが低減することがわかる。
【００７８】
これは、ｉ型非晶質シリコン膜６のｉ層６１とｎ型非晶質シリコン膜７との間に広い光学ギャップを有するｉ層６２を設けることによりｉ型非晶質シリコン膜６のバルクとｎ型非晶質シリコン膜７との光学ギャップの差が大きくなり、界面準位が増加したためであると考えられる。
【００７９】
（実施例１〜３）
実施例１〜３では、図６に示すように、ｉ層６ｂの光学ギャップを１．５６ｅＶから１．６７ｅＶまで変えて図３の３層構造のｉ層６ａ，６ｂ，６２を有する光起電力素子を作製し、出力特性を測定した。
【００８０】
ここで、ｉ層６２の光学ギャップは１．５６ｅＶで一定とした。したがって、ｉ層６ｂの光学ギャップが１．５６ｅＶの場合には、実施例１の光起電力素子と実質的に同様になる。
【００８１】
実施例２の光起電力素子では、ｉ層６ｂの光学ギャップは１．６４ｅＶであり、実施例３の光起電力素子では、ｉ層６ｂの光学ギャップは１．６７ｅＶである。ｉ型非晶質シリコン膜６の全体の膜厚は１００Åであり、ｉ層６ｂの膜厚は４５Åであり、ｉ層６２の膜厚は１０Åである。
【００８２】
（評価２）
表４に実施例１〜３の光起電力素子の出力特性の測定結果を示す。表４においては、実施例１〜３の光起電力素子における開放電圧Ｖｏｃ、短絡電流Ｉｓｃ、曲線因子Ｆ．Ｆ．および最大出力Ｐｍａｘの測定結果を実施例１の光起電力素子における測定結果を１．０００として規格化し、規格化した開放電圧Ｖｏｃ、短絡電流Ｉｓｃ、曲線因子Ｆ．Ｆ．および最大出力Ｐｍａｘを示している。参考として、ｉ型非晶質シリコン膜６が光学ギャップ１．６１ｅＶの単層構造の場合（比較例１）に対する最大出力Ｐｍａｘの向上率も表４に示す。
【００８３】
【表４】

【００８４】
表４に示すように、実施例２の光起電力素子では、実施例１の光起電力素子に比較して、短絡電流Ｉｓｃを維持しつつ開放電圧Ｖｏｃ、曲線因子Ｆ．Ｆ．および最大出力Ｐｍａｘが向上した。
【００８５】
実施例３の光起電力素子では、実施例１の光起電力素子に比較して、短絡電流Ｉｓｃを維持しつつ開放電圧Ｖｏｃ、曲線因子Ｆ．Ｆ．および最大出力Ｐｍａｘがさらに向上した。
【００８６】
実施例２，３のように、ｉ型非晶質シリコン膜６のｉ層６ａ，６２間に光学ギャップが広いｉ層６ｂを有する光起電力素子では、特に開放電圧Ｖｏｃが大幅に向上し、ｉ型非晶質シリコン膜６が単層構造の場合に比べて２％近く向上していることがわかる。
【００８７】
これは、図４に示したように、３層構造のｉ型非晶質シリコン膜６では、バンドプロファイル内に単層構造のｉ型非晶質シリコン膜６に比べて大きなバンド障壁が生じるために、ＢＳＦ効果が強調されたためであると考えられる。
【００８８】
（実施例３〜５および比較例４）
実施例３〜５および比較例４では、図７に示すように、ｉ層６２の光学ギャップを１．５６ｅＶから１．６７ｅＶまで変えて図３の３層構造のｉ型非晶質シリコン膜６を有する光起電力素子を作製し、出力特性を測定した。
【００８９】
実施例３の光起電力素子では、上記のように、ｉ層６２の光学ギャップは１．５６ｅＶであり、実施例４の光起電力素子では、ｉ層６２の光学ギャップは１．６１ｅＶであり、実施例５の光起電力素子では、ｉ層６２の光学ギャップは１．６４ｅＶである。比較例４の光起電力素子では、ｉ層６２の光学ギャップは１．６７ｅＶである。ｉ型非晶質シリコン膜６の全体の膜厚は１００Åであり、ｉ層６ｂの膜厚は４５Åである、ｉ層６２の膜厚は１０Åである。
【００９０】
ここで、ｉ層６ｂの光学ギャップは１．６７ｅＶで一定とした。したがって、比較例４の光起電力素子は、比較例３の光起電力素子と類似に、２層構造のｉ型非晶質シリコン膜６ａ，６ｂを有する。この構造は、特開平６−２９１３４２号に開示されている。
【００９１】
参考のために、図９に比較例４の光起電力素子におけるバンドプロファイルを示す。なお、バンドプロファイルは、説明を容易にするために、光起電力素子の出力特性等を考慮して概念的に図式化したものである。
【００９２】
（評価３）
表５に実施例３〜５および比較例４の光起電力素子の出力特性の測定結果を示す。表５においては、実施例３〜５および比較例４の光起電力素子における開放電圧Ｖｏｃ、短絡電流Ｉｓｃ、曲線因子Ｆ．Ｆ．および最大出力Ｐｍａｘの測定結果を実施例３の光起電力素子における測定結果を１．０００として規格化し、規格化した開放電圧Ｖｏｃ、短絡電流Ｉｓｃ、曲線因子Ｆ．Ｆ．および最大出力Ｐｍａｘを示している。参考として、ｉ型非晶質シリコン膜６が光学ギャップ１．６１ｅＶの単層構造の場合（比較例１）に対する最大出力Ｐｍａｘの向上率も表５に示す。
【００９３】
【表５】

【００９４】
表５に示すように、実施例３〜５の光起電力素子のいずれにおいても、ｉ型非晶質シリコン膜６が単層構造の場合（比較例１）に比べて最大出力Ｐｍａｘが１〜２％近く向上していることがわかる。
【００９５】
また、実施例３〜５の光起電力素子では、比較例４の光起電力素子に比較して、短絡電流Ｉｓｃを維持しつつ開放電圧Ｖｏｃ、曲線因子Ｆ．Ｆ．および最大出力Ｐｍａｘが向上した。
【００９６】
特に、実施例３，４の光起電力素子では、比較例４の光起電力素子に比較して、開放電圧Ｖｏｃ、曲線因子Ｆ．Ｆ．および最大出力Ｐｍａｘが著しく向上した。
【００９７】
比較例４のように、ｉ型非晶質シリコン膜６のｉ層６ａとｎ型非晶質シリコン膜７との間に広い光学ギャップのｉ層６ｂ，６２を設けた光起電力素子では、単層構造のｉ型非晶質シリコン膜６を有する光起電力素子に比べて、最大出力Ｐｍａｘが向上するが、実施例３〜５のように、ｉ型非晶質シリコン膜６のｉ層６ｂとｎ型非晶質シリコン膜７との間に狭い光学ギャップを有するｉ層６２をさらに設けた光起電力素子では、単層構造のｉ型非晶質シリコン膜６を有する光起電力素子に比較して最大出力Ｐｍａｘが２％以上向上し、比較例４の光起電力素子に比較しても最大出力Ｐｍａｘが１％以上向上することがわかる。
【００９８】
次に、実施例３の光起電力素子におけるｎ型非晶質シリコン膜７との界面側のｉ層６２の厚膜化について検討を行った。ここでは、ｉ型非晶質シリコン膜６の全体の膜厚に対するｉ層６２の膜厚の割合を変えて実施例３の構造を有する光起電力素子を作製し、最大出力Ｐｍａｘを測定した。ｉ型非晶質シリコン膜６のｉ層６ａとｉ層６ｂとの膜厚比は１：１とした。
【００９９】
図１０はｉ型非晶質シリコン膜６の全体の膜厚に対するｉ層６２の膜厚の割合と最大出力Ｐｍａｘとの関係の測定結果を示す図である。
【０１００】
図１０の横軸はｉ型非晶質シリコン膜６の全体の膜厚に対するｉ層６２の膜厚の割合を示し、縦軸はｉ層６２の膜厚が異なる実施例３の光起電力素子の最大出力Ｐｍａｘの測定結果を比較例４の光起電力素子における測定結果を１として規格化し、規格化した最大出力Ｐｍａｘの値を示している。
【０１０１】
図１０に示すように、実施例３の光起電力素子では、ｉ型非晶質シリコン膜６の全体の膜厚に対するｉ層６２の膜厚が３０％以下の場合に、比較例４の光起電力素子に比較して最大出力Ｐｍａｘが向上していることがわかる。
【０１０２】
狭い光学ギャップを有するｉ層６２は十分な界面制御を行うためにある程度の膜厚を有することが望ましいが、開放電圧Ｖｏｃの向上に大きく寄与するｉ型非晶質シリコン膜６のバルク（ｉ層６１）の特性を損なわないようにｉ層６２の膜厚の上限が定まると考えられる。すなわち、ｉ型非晶質シリコン膜６の全体の膜厚に対するｉ層６２の膜厚の割合が３０％以下の場合に、ｉ型非晶質シリコン膜６のｉ層６１により開放電圧Ｖｏｃが向上されるとともに、ｉ層６２により界面準位が低減される。
【０１０３】
なお、ｉ型非晶質シリコン膜６が３層構造を有する実施例３〜５の光起電力素子では、水素含有量の調整により光学ギャップを制御する以外にも、Ｃ、Ｎ、Ｏ等の不純物を添加することによりｉ層６ｂの光学ギャップを広くした場合にも、膜質が若干劣るため効果は小さいが、水素含有量の調整により光学ギャップを制御した場合と同様の効果が得られることもわかった。
【０１０４】
また、上記実施例では、光学ギャップと成膜条件との相関が比較的わかりやすい構造を用いたが、異なる組成を有する非晶質系半導体膜を積層する以外にも、ある非晶質系半導体膜を形成した後に広い光学ギャップを形成するための不純物を注入するなど、後処理で光学ギャップの制御を行った場合でも、同様の効果が得られることも確認された。
【図面の簡単な説明】
【図１】本発明の参考形態に係る光起電力素子の構造を示す模式的断面図である。
【図２】図１の光起電力素子におけるｎ型単結晶シリコン基板、ｉ型非晶質シリコン膜およびｎ型非晶質シリコン膜のバンドプロファイルを示す図である。
【図３】本発明の実施形態に係る光起電力素子の構造を示す模式的断面図である。
【図４】図３の非起電力素子におけるｎ型単結晶シリコン基板、ｉ型非晶質シリコン膜およびｎ型非晶質シリコン膜のバンドプロファイルを示す図である。
【図５】実施例１および比較例２，３におけるｉ層の光学ギャップを示す図である。
【図６】実施例１〜３におけるｉ層の光学ギャップを示す図である。
【図７】実施例３〜５および比較例４におけるｉ層の光学ギャップを示す図である。
【図８】比較例１の光起電力素子におけるバンドプロファイルを示す図である。
【図９】比較例４の光起電力素子におけるバンドプロファイルを示す図である。
【図１０】ｉ型非晶質シリコン膜の全体の膜厚に対するｎ型非晶質シリコン膜側の狭い光学ギャップを有するｉ層の膜厚の割合と最大出力との関係の測定結果を示す図である。
【符号の説明】
１ｎ型単結晶シリコン基板
２，６ｉ型非晶質シリコン膜
３ｐ型非晶質シリコン膜
５，９集電極
７ｎ型非晶質シリコン膜
８裏面電極
６１，６２，６ａ，６ｂｉ層

Claims

一導電型の結晶系半導体の一面側に真性の第１の非晶質系半導体膜と前記一導電型の第２の非晶質系半導体膜とを順に備え、
前記結晶系半導体の他面側に前記一導電型と逆の他導電型の第３の非晶質系半導体膜を備え、
前記第１の非晶質系半導体膜は、前記結晶系半導体側から前記第２の非晶質系半導体膜側へ第１の層、第２の層および第３の層を順に含み、
前記第１の層，第２の層および第３の層は、ｉ型非晶質シリコン膜からなり、
前記第２の層は、前記第１の層の光学ギャップよりも大きい光学ギャップを有し、
前記第３の層は、前記第１の層および第２の層における光学ギャップよりも小さい光学ギャップを有すると共に、第１の非晶質系半導体膜全体の厚みの３０％以下の厚みを有し、
前記第２の非晶質系半導体膜は、非晶質シリコン膜からなることを特徴とする光起電力素子。
前記結晶系半導体と前記第３の非晶質系半導体膜との間に真性の第４の非晶質系半導体膜をさらに備えたことを特徴とする請求項１記載の光起電力素子。