CN106505050A - 一种半导体器件复合钝化膜及其制备方法 - Google Patents

一种半导体器件复合钝化膜及其制备方法 Download PDF

Info

Publication number
CN106505050A
CN106505050A CN201611040643.4A CN201611040643A CN106505050A CN 106505050 A CN106505050 A CN 106505050A CN 201611040643 A CN201611040643 A CN 201611040643A CN 106505050 A CN106505050 A CN 106505050A
Authority
CN
China
Prior art keywords
film
layer
semiconductor devices
flow
psg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611040643.4A
Other languages
English (en)
Other versions
CN106505050B (zh
Inventor
刘宗贺
纪锦程
邹有彪
李超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui Core Microelectronics Co Ltd
Original Assignee
Anhui Core Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui Core Microelectronics Co Ltd filed Critical Anhui Core Microelectronics Co Ltd
Priority to CN201611040643.4A priority Critical patent/CN106505050B/zh
Publication of CN106505050A publication Critical patent/CN106505050A/zh
Application granted granted Critical
Publication of CN106505050B publication Critical patent/CN106505050B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

本发明属于半导体生产技术领域，特别涉及半导体器件复合钝化膜，所述钝化膜包括五层结构，一层是位于基底上的多晶硅膜层，设置于多晶硅层上的SIPOS膜层，设置于SIPOS膜层上的LTO膜层，还包括设置于LTO膜层上的PSG膜层，以及位于PSG膜层上的增氧二氧化硅膜层。本发明利用低压化学气象沉积的方式依次沉淀五层薄膜，使得复合薄膜相互作用，形成体系，有效改善台面大功率半导体器件的结表面钝化性能，能承受1600V以上的电压，减小器件的漏电流，提高器件的高温工作稳定性和可靠性，提高器件的工作结温，大幅提高生产线产品良率。

Description

一种半导体器件复合钝化膜及其制备方法
技术领域
本发明属于半导体生产技术领域，特别涉及半导体器件复合钝化膜及其制备方法。
背景技术
半导体器件钝化工艺一般采用单层玻璃钝化，玻璃钝化能有效防止台面pn结沾污，并能改善台面高压器件的表面击穿特性，使高压半导体器件获得稳定的电压阻断能力。但单层玻璃钝化工艺存在玻璃与硅片热膨胀系数不一致，在热应力下容易导致芯片碎裂，并且玻璃为绝缘介质，不能屏蔽外电场也不能对台面pn结表面电场进行调制，含硼玻璃还会对半导体进行掺杂使得器件低击穿，因而钝化效果有限，单层玻璃钝化高压器件在高温、高压条件下工作的可靠性也较低。
台面功率半导体器件在台面造型过程中通常都采用氢氟酸+浓硝酸+冰醋酸的湿法腐蚀方法，槽腐蚀完后槽内比较粗糙，更重要的是腐蚀会导致槽内产生晶格缺陷和较高的表面态密度，器件表面复合会大大增强，漏电流较大。
因此，为解决高压功率半导体器件耐压稳定性问题，特提供一种新的技术方案。
发明内容
本发明的技术目的是为了克服上述技术问题，提供一种半导体器件复合钝化膜。
实现本发明目的的技术方案是：
一种半导体器件复合钝化膜，所述钝化膜包括五层结构，一层是位于基底上的多晶硅膜层，设置于多晶硅层上的SIPOS膜层，设置于SIPOS膜层上的LTO膜层，还包括设置于LTO膜层上的PSG膜层，以及位于PSG膜层上的增氧二氧化硅膜层。
进一步地，所述PSG膜层的厚度为500nm-1000nm。
进一步地，所述增氧二氧化硅膜层的厚度为600nm-1100nm。
作为优选，所述钝化膜的厚度为3μm-5μm。
具体地，所述基底为pn结或异质结或硅衬底。
本发明还包括一种制备半导体器件复合钝化膜的工艺方法，所述钝化膜包括五层结构分别利用低压化学气象沉积的方式生成的膜，所述PSG膜层低压化学气象沉积的温度为420-450℃，压强0.2～0.4Torr；所述增氧二氧化硅层低压化学气象沉积的温度为420～445℃，压强0.3t，再进行高温致密化的温度为780-820℃，压强0.01-0.03Torr。
作为优选，所述PSG膜层低压化学气象沉积，SiH4流量90cc/min，PH3流量10cc/min，O2流量140cc/min，淀积时间20～30min；所述增氧二氧化硅层膜层低压化学气象沉积，SiH4流量150cc/min，O2流量40cc/min，淀积时15～40min，然后再，高温致密化20～40min。
具体地，所述钝化膜的包括以下工艺步骤：
步骤一，淀积多晶硅，利用低压化学气象沉积的方式，温度为560～580℃，压强0.2～0.4Torr，SiH4流量50cc/min，淀积时间2～3min；
步骤二，淀积SIPOS，温度为650～670℃，压强0.3Torr，SiH4流量250cc/min，N2O流量40cc/min，淀积时间55～60min；
步骤三，淀积LTO层，采用LPCVD淀积，温度为420～450℃，压强0.3Torr，SiH4流量150cc/min，O2流量40cc/min，淀积时间35～40min；
步骤四，淀积PSG层；
步骤五，淀积增氧二氧化硅层，高温致密化。
作为优选，所述PSG膜层的厚度为500nm-1000nm，所述增氧二氧化硅膜层的厚度为600nm-1100nm。
进一步地，所述钝化膜的厚度为3μm-5μm。
本发明的有益效果是：
(1)该半导体器件复合钝化膜的多晶硅层能实现晶格适配，修复槽内硅片晶格损伤，减小结表面漏电流；SIPOS膜层，屏蔽可动离子以及外电场对器件的影响，提高器件的击穿电压以及降低高温漏电流；LTO层缓解二氧化硅层与PSG薄膜之间的晶格应力和热应力，避免层错、位错的产生，减少硅片晶格缺陷，同时提高芯片高温工作稳定性和可靠性；进一步地，PSG层的可以有效的钝化表面电荷，增氧二氧化硅层作用是为了防止PSG层极化，提高器件的使用可靠性。
(2)本发明半导体器件复合钝化膜通过调节设置PSG膜层和增氧二氧化硅膜层的厚度，使得其相互协同作用效果最佳。
(3)本发明利用低压化学气象沉积工艺在同一个芯片表面依次淀积多层薄膜，这种复合薄膜相互协同作用，形成一个体系，有效改善台面大功率半导体器件的结表面钝化性能，能承受1600V以上的电压，减小器件的漏电流，提高器件的高温工作稳定性和可靠性，提高器件的工作结温，大幅提高生产线产品良率。
附图说明
图1为双台面高压半导体器件复合膜钝化结构示意图。
图2为单台面高压半导体器件复合膜钝化结构示意图。
其中：1、多晶硅膜层，2、SIPOS膜层，3、LTO膜层，4、PSG膜层，5、增氧二氧化硅层，6、P型硼结区，7、N型基体区。
具体实施方式
为了加深对本发明的理解，下面将结合实施例和附图对本发明的作进一步详述，该实施例仅用于解释本发明，并不构成对本发明的保护范围的限定。
实施例1
如图1或图2所示，本发明的一种半导体器件复合钝化膜，所述钝化膜包括五层结构，一层是位于基底上的多晶硅膜层1，设置于多晶硅层1上的SIPOS膜层2，设置于SIPOS膜层2上的LTO膜层3，还包括设置于LTO膜层3上的PSG膜层4，以及位于PSG膜层4上的增氧二氧化硅膜层5。
以上为本发明的核心，该半导体器件复合膜钝化膜应的多晶硅层1能实现晶格适配，修复槽内硅片晶格损伤，减小结表面漏电流；SIPOS膜层2，屏蔽可动离子以及外电场对器件的影响，提高器件的击穿电压以及降低高温漏电流；LTO层3缓解二氧化硅层5与PSG薄膜4之间的晶格应力和热应力，避免层错、位错的产生，减少硅片晶格缺陷，同时提高芯片高温工作稳定性和可靠性；进一步地，PSG层的可以有效的钝化表面电荷，增氧二氧化硅层作用是为了防止PSG层极化，提高器件的使用可靠性。
本发明利用低压化学气象沉积工艺在同一个芯片表面依次淀积多层薄膜，这种复合薄膜相互协同作用，形成一个体系，有效改善台面大功率半导体器件的结表面钝化性能，能承受1600V以上的电压，减小器件的漏电流，提高器件的高温工作稳定性和可靠性，提高器件的工作结温，大幅提高生产线产品良率。
进一步地，所述PSG膜层4的厚度为500nm-1000nm。
进一步地，所述增氧二氧化硅膜层5的厚度为600nm-1100nm。
作为优选，所述钝化膜的厚度为3μm-5μm。
具体地，所述基底为pn结，包括P型硼结区6和N型基体区7，N型基体区7上下两端均设有P型硼结区6，
实施例2
一种制备半导体器件复合钝化膜的工艺方法，所述钝化膜包括五层结构分别利用低压化学气象沉积的方式生成的膜，所述PSG膜层低压化学气象沉积的温度为420，压强0.2Torr；所述增氧二氧化硅层低压化学气象沉积的温度为420℃，压强0.3t，再进行高温致密化的温度为780℃，压强0.01Torr。
具体地，所述钝化膜的包括以下工艺步骤：
步骤一，淀积多晶硅，利用低压化学气象沉积的方式，温度为560℃，压强0.2Torr，SiH4流量50cc/min，淀积时间6min；
步骤二，淀积SIPOS，温度为650℃，压强0.3Torr，SiH4流量250cc/min，N2O流量40cc/min，淀积时间55min；
步骤三，淀积LTO层，采用LPCVD淀积，温度为420℃，压强0.3Torr，SiH4流量150cc/min，O2流量40cc/min，淀积时间35min；
步骤四，淀积PSG层；所述PSG膜层低压化学气象沉积的温度为420-450℃，压强0.2～0.4Torr；所述PSG膜层低压化学气象沉积，SiH4流量90cc/min，PH3流量10cc/min，O2流量140cc/min，淀积时间20min；
步骤五，淀积增氧二氧化硅层，所述增氧二氧化硅层低压化学气象沉积的温度为420℃，压强0.3t，SiH4流量150cc/min，O2流量40cc/min，淀积时15min，再进行高温致密化的温度为780℃，压强0.01Torr，高温致密化20min。
作为优选，所述PSG膜层的厚度为500nm，所述增氧二氧化硅膜层的厚度为600nm。
进一步地，所述钝化膜的厚度为3μm。
实施例3
一种制备半导体器件复合钝化膜的工艺方法，所述钝化膜包括五层结构分别利用低压化学气象沉积的方式生成的膜，所述PSG膜层低压化学气象沉积的温度为450℃，压强0.4Torr；所述增氧二氧化硅层低压化学气象沉积的温度为445℃，压强0.3Torr，再进行高温致密化的温度为820℃，压强0.03Torr。
具体地，所述钝化膜的包括以下工艺步骤：
步骤一，淀积多晶硅，利用低压化学气象沉积的方式，温度为580℃，压强0.4Torr，SiH4流量50cc/min，淀积时间10min；
步骤二，淀积SIPOS，温度为670℃，压强0.3Torr，SiH4流量250cc/min，N2O流量40cc/min，淀积时间60min；
步骤三，淀积LTO层，采用LPCVD淀积，温度为450℃，压强0.3Torr，SiH4流量150cc/min，O2流量40cc/min，淀积时间40min；
步骤四，淀积PSG层；所述PSG膜层低压化学气象沉积的温度为450℃，压强0.4Torr；所述PSG膜层低压化学气象沉积，SiH4流量90cc/min，PH3流量10cc/min，O2流量140cc/min，淀积时间30min；
步骤五，淀积增氧二氧化硅层，所述增氧二氧化硅层低压化学气象沉积的温度为445℃，压强0.3Torr，SiH4流量150cc/min，O2流量40cc/min，淀积时40min，再进行高温致密化的温度为820℃，压强0.03Torr，高温致密化40min。
作为优选，所述PSG膜层的厚度为1000nm，所述增氧二氧化硅膜层的厚度为1100nm。
进一步地，所述钝化膜的厚度为5μm。
实施例4
一种制备半导体器件复合钝化膜的工艺方法，所述钝化膜包括五层结构分别利用低压化学气象沉积的方式生成的膜，所述PSG膜层低压化学气象沉积的温度为450℃，压强0.4Torr；所述增氧二氧化硅层低压化学气象沉积的温度为445℃，压强0.3Torr，再进行高温致密化的温度为800℃，压强0.02Torr。
具体地，所述钝化膜的包括以下工艺步骤：
步骤一，淀积多晶硅，利用低压化学气象沉积的方式，温度为560℃，压强0.4Torr，SiH4流量50cc/min，淀积时间10min；
步骤二，淀积SIPOS，温度为660℃，压强0.3Torr，SiH4流量250cc/min，N2O流量40cc/min，淀积时间58min；
步骤三，淀积LTO层，采用LPCVD淀积，温度为450℃，压强0.3Torr，SiH4流量150cc/min，O2流量40cc/min，淀积时间38min；
步骤四，淀积PSG层；所述PSG膜层低压化学气象沉积的温度为450℃，压强0.4Torr；所述PSG膜层低压化学气象沉积，SiH4流量90cc/min，PH3流量10cc/min，O2流量140cc/min，淀积时间20min；
步骤五，淀积增氧二氧化硅层，所述增氧二氧化硅层低压化学气象沉积的温度为420℃，压强0.3Torr，SiH4流量150cc/min，O2流量40cc/min，淀积时40min，再进行高温致密化的温度为800℃，压强0.02Torr，高温致密化20min。
作为优选，所述PSG膜层的厚度为800nm，所述增氧二氧化硅膜层的厚度为1000nm。
进一步地，所述钝化膜的厚度为4μm。
以上所述的实施例对本发明的技术方案和有益效果进行了详细说明，应理解的是以上所述仅为本发明的具体实施例，并不用于限制本发明，凡在本发明的原则范围内所做的任何修改和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种半导体器件复合钝化膜，其特征在于，所述钝化膜包括五层结构，一层是位于基底上的多晶硅膜层，设置于多晶硅层上的SIPOS膜层，设置于SIPOS膜层上的LTO膜层，还包括设置于LTO膜层上的PSG膜层，以及位于PSG膜层上的增氧二氧化硅膜层。
2.根据权利要求1所述的半导体器件复合钝化膜，其特征在于，所述PSG膜层的厚度为500nm-1000nm。
3.根据权利要求1或2所述的半导体器件复合钝化膜，其特征在于，所述增氧二氧化硅膜层的厚度为600nm-1100nm。
4.根据权利要求1或2所述的半导体器件复合钝化膜，其特征在于，所述钝化膜的厚度为3μm-5μm。
5.根据权利要求1所述的半导体器件复合钝化膜，其特征在于，所述基底为pn结或异质结或硅衬底。
6.一种制备权利要求1-5中任一权利要求所述的半导体器件复合钝化膜的工艺方法，所述钝化膜包括五层结构分别利用低压化学气象沉积的方式生成的膜，其特征在于，所述PSG膜层低压化学气象沉积的温度为420-450℃，压强0.2～0.4Torr；所述增氧二氧化硅层低压化学气象沉积的温度为420～445℃，压强0.3Torr，再进行高温致密化的温度为780-820℃，压强0.01-0.03Torr。
7.根据权利要求6所述的制备半导体器件复合钝化膜的工艺方法，其特征在于，所述PSG膜层低压化学气象沉积，SiH4流量90cc/min，PH3流量10cc/min，O2流量140cc/min，淀积时间20～30min；所述增氧二氧化硅层膜层低压化学气象沉积，SiH4流量150cc/min，O2流量40cc/min，淀积时15～40min，然后再，高温致密化20～40min。
8.根据权利要求6所述的制备半导体器件复合钝化膜的工艺方法，其特征在于，所述钝化膜的包括以下工艺步骤：
步骤一，淀积多晶硅，利用低压化学气象沉积的方式，温度为560～580℃，压强0.2～0.4Torr，SiH4流量50cc/min，淀积时间6～10min；
步骤二，淀积SIPOS，温度为650～670℃，压强0.3Torr，SiH4流量250cc/min，N2O流量40cc/min，淀积时间55～60min；
步骤三，淀积LTO层，采用LPCVD淀积，温度为420～450℃，压强0.3Torr，SiH4流量150cc/min，O2流量40cc/min，淀积时间35～40min；
步骤四，淀积PSG层；
步骤五，淀积增氧二氧化硅层，高温致密化。
9.根据权利要求1所述的制备半导体器件复合钝化膜的工艺方法，其特征在于，所述PSG膜层的厚度为500nm-1000nm，所述增氧二氧化硅膜层的厚度为600nm-1100nm。
10.根据权利要求1所述的制备半导体器件复合钝化膜的工艺方法，其特征在于，所述钝化膜的厚度为3μm-5μm。
CN201611040643.4A 2016-11-21 2016-11-21 一种半导体器件复合钝化膜及其制备方法 Active CN106505050B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611040643.4A CN106505050B (zh) 2016-11-21 2016-11-21 一种半导体器件复合钝化膜及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611040643.4A CN106505050B (zh) 2016-11-21 2016-11-21 一种半导体器件复合钝化膜及其制备方法

Publications (2)

Publication Number Publication Date
CN106505050A true CN106505050A (zh) 2017-03-15
CN106505050B CN106505050B (zh) 2019-05-10

Family

ID=58327869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611040643.4A Active CN106505050B (zh) 2016-11-21 2016-11-21 一种半导体器件复合钝化膜及其制备方法

Country Status (1)

Country Link
CN (1) CN106505050B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192770A (zh) * 2018-08-23 2019-01-11 无锡光磊电子科技有限公司 一种pn结终端制造工艺
CN109755209A (zh) * 2019-01-11 2019-05-14 常州星海电子股份有限公司 一种高可靠光阻玻璃钝化芯片及其加工方法
CN111584363A (zh) * 2020-05-28 2020-08-25 山东芯诺电子科技股份有限公司 用于旋转整流的圆形玻璃钝化二极管整流芯片及生产工艺
CN111710654A (zh) * 2020-06-23 2020-09-25 济宁东方芯电子科技有限公司 一种复合膜层台面保护结构及其膜层生产工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7897471B2 (en) * 2008-06-19 2011-03-01 Fairchild Semiconductor Corporation Method and apparatus to improve the reliability of the breakdown voltage in high voltage devices
CN103178104A (zh) * 2013-02-20 2013-06-26 国网智能电网研究院 一种半导体器件多级场板终端结构及其制造方法
CN103295974A (zh) * 2012-02-27 2013-09-11 江苏东光微电子股份有限公司 带有复合钝化膜的大功率器件
CN103730430A (zh) * 2013-12-16 2014-04-16 启东吉莱电子有限公司 一种台面大功率半导体器件多层复合膜钝化结构及其制备工艺

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7897471B2 (en) * 2008-06-19 2011-03-01 Fairchild Semiconductor Corporation Method and apparatus to improve the reliability of the breakdown voltage in high voltage devices
CN103295974A (zh) * 2012-02-27 2013-09-11 江苏东光微电子股份有限公司 带有复合钝化膜的大功率器件
CN103178104A (zh) * 2013-02-20 2013-06-26 国网智能电网研究院 一种半导体器件多级场板终端结构及其制造方法
CN103730430A (zh) * 2013-12-16 2014-04-16 启东吉莱电子有限公司 一种台面大功率半导体器件多层复合膜钝化结构及其制备工艺

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192770A (zh) * 2018-08-23 2019-01-11 无锡光磊电子科技有限公司 一种pn结终端制造工艺
CN109755209A (zh) * 2019-01-11 2019-05-14 常州星海电子股份有限公司 一种高可靠光阻玻璃钝化芯片及其加工方法
CN111584363A (zh) * 2020-05-28 2020-08-25 山东芯诺电子科技股份有限公司 用于旋转整流的圆形玻璃钝化二极管整流芯片及生产工艺
CN111584363B (zh) * 2020-05-28 2022-11-04 山东芯诺电子科技股份有限公司 用于旋转整流的圆形玻璃钝化二极管整流芯片及生产工艺
CN111710654A (zh) * 2020-06-23 2020-09-25 济宁东方芯电子科技有限公司 一种复合膜层台面保护结构及其膜层生产工艺

Also Published As

Publication number Publication date
CN106505050B (zh) 2019-05-10

Similar Documents

Publication Publication Date Title
CN103730430B (zh) 一种台面大功率半导体器件多层复合膜钝化结构及其制备工艺
CN106505050B (zh) 一种半导体器件复合钝化膜及其制备方法
CN105609594B (zh) N型双面太阳能电池的制备方法
CN110190137B (zh) 一种用于正面接触钝化的双层钝化膜及其制备方法
CN102969391B (zh) 一种掩膜法制作背面抛光单晶硅电池的方法
CN108666393A (zh) 太阳能电池的制备方法及太阳能电池
CN107190247B (zh) 一种太阳能电池pecvd多层钝化减反膜的制备方法
CN106057971A (zh) 一种高效晶硅perc电池的制备方法
WO2020220666A1 (zh) 一种浅沟槽的电极同侧二极管芯片的制造工艺
CN103996720A (zh) 一种晶硅电池表面钝化膜及其制备方法
CN114256385B (zh) 一种tbc背接触太阳能电池及其制备方法
CN105742411A (zh) 一种太阳能电池及其制作方法
CN106409926A (zh) 一种晶硅电池多层钝化膜及其制造方法
WO2020220665A1 (zh) 一种四颗二极管集成芯片的制造工艺
CN109148613A (zh) 一种抗pid双面perc太阳电池的制备方法
CN102983225A (zh) 一种局部背场的制备工艺
CN104617094B (zh) 宽范围大电流高维持电压的双端esd集成保护器件及其制备方法
CN115241060B (zh) 一种新型高压玻璃保护芯片制程工艺
CN103681971A (zh) 一种n型背结太阳能电池的制备方法
CN204857736U (zh) 太阳能电池减反膜结构
CN106449788A (zh) 晶硅电池多层减反膜及其制造方法
CN205231072U (zh) 一种中低压台面二极管芯片
CN113113500B (zh) 全角度陷光绒面及晶硅太阳能电池的制备方法
CN204230253U (zh) 一种具有三层钝化结构的太阳能电池
WO2020220664A1 (zh) 一种可并联组合的整流二极管芯片的制造工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 230000 Hefei 503 high tech park, Anhui

Applicant after: Wick Microelectronics Co., Ltd.

Address before: 230001 room 521, innovation building, 860 Wangjiang West Road, Hefei high tech Zone, Anhui

Applicant before: Anhui core Microelectronics Co., Ltd.

GR01 Patent grant
GR01 Patent grant