JP2019140187A - 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法。 - Google Patents

半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法。 Download PDF

Info

Publication number
JP2019140187A
JP2019140187A JP2018020476A JP2018020476A JP2019140187A JP 2019140187 A JP2019140187 A JP 2019140187A JP 2018020476 A JP2018020476 A JP 2018020476A JP 2018020476 A JP2018020476 A JP 2018020476A JP 2019140187 A JP2019140187 A JP 2019140187A
Authority
JP
Japan
Prior art keywords
region
semiconductor
concentration
semiconductor region
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018020476A
Other languages
English (en)
Other versions
JP6782263B2 (ja
Inventor
西尾　譲司
Joji Nishio
譲司 西尾
清水　達雄
Tatsuo Shimizu
達雄 清水
光弘 櫛部
Mitsuhiro Kushibe
光弘 櫛部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2018020476A priority Critical patent/JP6782263B2/ja
Priority to US16/055,286 priority patent/US10546932B2/en
Publication of JP2019140187A publication Critical patent/JP2019140187A/ja
Priority to JP2020172974A priority patent/JP6972275B2/ja
Application granted granted Critical
Publication of JP6782263B2 publication Critical patent/JP6782263B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】欠陥を少なくすることができる半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法を提供する。【解決手段】実施形態によれば、半導体装置は、シリコンと炭素とを含む第１化合物を含む第１半導体領域と、シリコンと炭素とを含む第２化合物を含む第２半導体領域と、を含む。前記第１半導体領域は、前記第２半導体領域と接する第１〜第３領域を含む。前記第３領域は、前記第１領域と前記第２領域との間に位置する。前記第１領域及び前記第２領域は第１元素を含む。前記第３領域は第１元素を含まない。または、前記第３領域における第１元素の濃度は、前記第１領域における第１元素の濃度よりも低く、前記第２領域における第１元素の濃度よりも低い。【選択図】図１

Description

本発明の実施形態は、半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法に関する。
例えば、炭化珪素（ＳｉＣ）を含む基板を用いた半導体装置がある。半導体装置において、欠陥が少ないことが望まれる。
特開平１１−３１２６８６号公報
本発明の実施形態は、欠陥を少なくすることができる半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法を提供する。
本発明の実施形態によれば、半導体装置は、シリコンと炭素とを含む第１化合物を含む第１半導体領域と、シリコンと炭素とを含む第２化合物を含む第２半導体領域と、を含む。前記第１半導体領域は、前記第２半導体領域と接する第１〜第３領域を含む。前記第３領域は、前記第１領域と前記第２領域との間に位置する。前記第１領域及び前記第２領域は第１元素を含む。前記第１元素は、第２元素及び第３元素よりなる群から選択された少なくとも１つを含む。前記第２元素は、Ａｒ、Ｋｒ、Ｘｅ及びＲｎよりなる群から選択された少なくとも１つを含む。前記第３元素は、Ｃｌ、Ｂｒ、Ｉ及びＡｔよりなる群から選択された少なくとも１つを含む。前記第３領域は第１元素を含まない。または、前記第３領域における第１元素の濃度は、前記第１領域における第１元素の濃度よりも低く、前記第２領域における第１元素の濃度よりも低い。
図１（ａ）及び図１（ｂ）は、第１実施形態に係る基板及び半導体装置を例示する模式図である。 図２は、第１実施形態に係る基板及び半導体装置を例示するグラフ図である。 図３は、第１実施形態に係る基板及び半導体装置を例示する模式的断面図である。 図４は、第１実施形態に係る基板及び半導体装置を例示する模式的平面図である。 図５は、第１実施形態に係る基板及び半導体装置を例示する模式的平面図である。 図６は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図７は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図８は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図９（ａ）〜図９（ｃ）は、第４実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１（ａ）及び図１（ｂ）は、第１実施形態に係る基板及び半導体装置を例示する模式図である。
図１（ａ）は、図１（ｂ）のＡ１−Ａ２線断面図である。図１（ｂ）は、図１（ａ）の矢印ＡＲから見た平面図である。
これらの図に示す基板２１０は、半導体装置１１０の一部となる。基板２１０を用いて、半導体装置となる複数の部分が形成される。この複数の部分を分割することで、半導体装置１１０が得られる。基板２１０は、炭化珪素（ＳｉＣ）を含む。半導体装置１１０は、炭化珪素に基づいている。
図１（ａ）及び図１（ｂ）に示すように、実施形態に係る基板２１０（及び半導体装置１１０）は、第１半導体領域１０及び第２半導体領域２０を含む。第１半導体領域１０は、シリコンと炭素とを含む化合物（第１化合物）を含む。第１化合物は、例えば、ＳｉＣである。第２半導体領域２０は、シリコンと炭素とを含む化合物（第２化合物）を含む。第２化合物は、例えば、ＳｉＣである。
第１半導体領域１０は、例えば、ＳｉＣ基板である。第１半導体領域１０は、例えば、ＳｉＣバルク単結晶基板である。第１化合物は、例えば、４Ｈ−ＳｉＣである。
第２半導体領域２０は、例えば、ドリフト層の少なくとも一部となる。
第１半導体領域１０は、第１〜第３領域１１〜１３を含む。例えば、第１〜第３領域１１〜１３は、第２半導体領域２０と実質的に接する。
例えば、第１半導体領域１０は、第１面１０ａを有する。第１面１０ａは、例えば、基板の上面である。第１面１０ａに、上記の第１〜第３領域１１〜１３が設けられる。第１面１０ａにおいて、第２半導体領域２０がエピタキシャル成長により形成される。
第３領域１３は、第１領域１１と第２領域１２との間に位置する。第１領域１１及び第２領域１２は、第１元素を含む。第１元素は、第２元素及び第３元素よりなる群から選択された少なくとも１つを含む。第２元素は、Ａｒ、Ｋｒ、Ｘｅ及びＲｎよりなる群から選択された少なくとも１つを含む。第３元素は、Ｃｌ、Ｂｒ、Ｉ及びＡｔよりなる群から選択された少なくとも１つを含む。例えば、第１元素は、Ａｒである。第１元素は、例えば、Ｃｌでも良い。
第３領域１３は、第１元素を含まない。または、第３領域１３における第１元素の濃度（例えば第３ピーク濃度）は、第１領域１１における第１元素の濃度（例えば第１ピーク濃度）よりも低く、第２領域１２における第１元素の濃度（例えば第２ピーク濃度）よりも低い。
このように、第１面１０ａの近傍に、第１元素を含む複数の高濃度領域１０Ｇが設けられる。複数の高濃度領域１０Ｇの間の領域（低濃度領域１０Ｌ）は、実質的に第１元素を含まない。
複数の高濃度領域１０Ｇの１つが、第１領域１１に対応する。複数の高濃度領域１０Ｇの別の１つが、第２領域１２に対応する。低濃度領域１０Ｌが、第３領域１３に対応する。
第１半導体領域１０から第２半導体領域２０への方向（例えば積層方向）を第１方向とする。第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
第１領域１１から第２領域１２への方向を第２方向とする。第２方向は、第１方向（Ｚ軸方向）と交差する。この例では、第２方向は、Ｘ軸方向に対応する。第２領域１２は、Ｘ軸方向（第２方向）において、第１領域１１から離れる。
図１（ｂ）に示すように、この例では、複数の高濃度領域１０Ｇ（例えば、第１領域１１及び第２領域１２など）は、Ｙ軸方向に沿って延びる。後述するように、複数の高濃度領域１０Ｇの少なくとも一部は、島状でも良い。低濃度領域１０Ｌの少なくとも一部が島状でも良い。
図１（ａ）に示すように、この例では、第１半導体領域１０は、第４領域１４をさらに含む。第１〜第３領域１１〜１３は、第４領域１４と第２半導体領域２０との間に位置する。第４領域１４は第１元素を含まない。または、第４領域１４における第１元素の濃度（例えば第４ピーク濃度）は、第１領域１１における第１元素の濃度（例えば第１ピーク濃度）よりも低く、第２領域１２における第１元素の濃度（例えば第２ピーク濃度）よりも低い。第４領域１４は、低濃度領域１０Ｍに対応する。
上記の複数の高濃度領域１０Ｇは、例えば、第１半導体領域１０となるＳｉＣ層（ＳｉＣ基板など）の表面の複数の部分に第１元素を導入することで形成できる。
このように、実施形態においては、高濃度領域１０Ｇ及び低濃度領域１０Ｌが設けられる。例えば、高濃度領域１０Ｇにおける格子定数は、低濃度領域１０Ｌにおける格子定数よりも大きくなる。例えば、高濃度領域１０Ｇから低濃度領域１０Ｌに力（応力）が加わる。
Ｇｅを含むＳｉＣを半導体領域の全面に設ける参考例が考えられる。この参考例において、格子定数差に起因するミスフィット転位が基底面に発生し易い。例えば、積層欠陥の起点が増えてしまう場合がある。
実施形態においては、高濃度領域１０Ｇ及び低濃度領域１０Ｌが設けられる。例えば、高濃度領域１０Ｇが分割して設けられる。高濃度領域１０Ｇでは、大きな応力が得られる。高濃度領域１０Ｇが分割して設けられるため、ミスフィット転位の発生が抑制される。一方、低濃度領域１０Ｌから第２半導体領域２０に、エピタキシャル成長のために必要な原子配列情報を伝えることができる。これにより、第２半導体領域２０において、良質な結晶が得られる。
実施形態において、低濃度領域１０Ｌは、高濃度領域１０Ｇから、基底面に働く圧縮応力を受ける。例えば、低濃度領域１０Ｌに存在する基底面転位１０Ｂ（図１（ａ）参照）は、鏡像力を受ける。これにより、表面（第１面１０ａ）から深さ方向（Ｚ軸方向）に向かって、転位の転換が生じる。例えば、基底面転位１０Ｂ（ＢＰＤ：basal plane dislocation）が表面に向かって曲がり、貫通刃状転位ＴＥＤ（threading edge dislocation）になる。例えば、半導体装置１１０（例えばパワーデバイス）の動作時において、注入されたホールが、この転換点まで届くことが抑制される。これにより、積層欠陥が拡張するような電子正孔対の再結合エネルギーが生じ難くなる。これにより、積層欠陥の拡張が抑制される。
例えば、実施形態において、第３領域１３及び第４領域１４の少なくともいずれかにおいて、基底面転位１０Ｂが貫通刃状転位１０Ｅに変化する。
実施形態においては、欠陥を少なくすることができる基板及び半導体装置を提供できる。
例えば、閾値電流密度を超える電流密度の電流が流れると、基底面転位１０Ｂの少なくとも一部となる部分転位から、積層欠陥が拡張する。高濃度領域１０Ｇにおいては、この閾値電流密度を上昇することができる。例えば、Ｖｆ劣化が抑制できる。
実施形態において、第２半導体領域２０における基底面転位密度を、第１半導体領域１０における基底面転位密度よりも低くすることができる。例えば、前者は、後者の３／１０００以下である。例えば、前者は後者の１／１００００以下でも良い。
さらに、第１領域１１及び第２領域１２における結晶品質は、第３領域１３における結晶品質よりも低いと考えられる。これは、第１領域１１及び第２領域１２が第１元素を含むことに起因する。このため、これらの領域の上に、第２半導体領域２０を結晶成長したときに、第２半導体領域２０のうちの第３領域１３の上に位置する部分において、横方向成長が生じやすくなる。例えば、第３領域１３の上から横方向に成長した第２半導体領域２０が第１領域１１及び第２領域１２の少なくとも一部の上に延びる。これにより、より高い結晶品質を有する第２半導体領域１２が得られる。
実施形態に係る１つの例において、第１半導体領域１０及び第２半導体領域２０は、例えばｎ形である。この場合、第１半導体領域１０は、窒素及びリンからなる群から選択された少なくとも１つを含む元素を含む。第２半導体領域２０は、窒素及びリンからなる群から選択された少なくとも１つを含む元素を含む。これらの元素は、ｎ形の不純物に対応する。第１半導体領域１０に含まれる上記の元素の濃度は、第２半導体領域２０に含まれる上記の元素の濃度よりも高い。
例えば、第１半導体領域１０における上記の元素（例えば、窒素）の濃度は、１×１０１８ｃｍ−３以上１×１０１９ｃｍ−３以下である。第２半導体領域２０における上記の元素（例えば、窒素）の濃度は、１×１０１６ｃｍ−３以上１×１０１７ｃｍ−３以下である。このような濃度の差が、これらの半導体領域の違いに関する情報の少なくとも一部となる。
後述するように、第１半導体領域１０は、アルミニウム及びガリウムからなる群から選択された少なくとも１つを含む元素を含んでも良い。この元素は、ｐ形の不純物に対応する。このとき、第２半導体領域２０は、窒素及びリンからなる群から選択された少なくとも１つを含む元素を含む。この元素は、ｎ形の不純物に対応する。このような元素の種類の差が、これらの半導体領域の違いに関する情報の少なくとも一部となる。
図２は、第１実施形態に係る基板及び半導体装置を例示するグラフ図である。
図２は、図１（ａ）のＢ１−Ｂ２線に沿う部分における、元素の濃度を例示している。図２の横軸は、厚さ方向（Ｚ軸方向）における位置である。図２の縦軸は、元素の濃度Ｃ０である。図２の例では、第１半導体領域１０及び第２半導体領域２０は、窒素を含む。図２には、窒素の濃度ＣＮのプロファイルと、第１元素の濃度Ｃ１のプロファイルと、が例示されている。
図２に示すように、第１半導体領域１０における窒素の濃度Ｃ１０は、第２半導体領域２０における窒素の濃度Ｃ２０よりも高い。１つの例において、第１半導体領域１０における窒素の濃度Ｃ１０（ピーク濃度）の１／１０になる位置を、第１半導体領域１０及び第２半導体領域２０の境界とすることができる。
一方、第１元素の濃度ＣＧｅのプロファイルは、分布を有する。例えば、第１元素の濃度Ｃ１のピークＣｐは、第１半導体領域１０の中に位置する。第１元素の濃度Ｃ１のピークＣｐの１／１０の第１元素の濃度Ｃ１（濃度Ｃｑ)となる位置が存在する。この位置は、第２半導体領域２０の中に位置しても良い。例えば、第２半導体領域２０の一部（第１領域１１との界面の近傍）における第１元素の濃度は、第１領域１１における第１元素の濃度Ｃ１のピーク（第１ピーク濃度）の１／１０以上でもよい。
例えば、高濃度領域１０Ｇに含まれる第１元素の一部が、第２半導体領域２０の中に移動することが考えられる。一方、分析の条件に応じて、高濃度領域１０Ｇに含まれる第１元素の一部が、第２半導体領域２０の中に位置するように、観測される場合があっても良い。このように、高濃度領域１０Ｇに実質的に接して、または、高濃度領域１０Ｇの極めて近傍に、第２半導体領域２０が位置する。
このように、実施形態に係る基板２１０（及び半導体装置１１０）において、第１〜第３領域１１〜１３は、第４領域１４と第２半導体領域２０との間に位置する。第２領域１２は、第４領域１４から第２半導体領域２０への方向（例えばＺ軸方向）と交差する方向（例えばＸ軸方向）において、第１領域１１から離れる。第３領域１３は、第１領域１１と第２領域１２との間に位置する。第１領域１１及び第２領域１２は第１元素を含む。一方、第３領域１３は第１元素を含まない。または、第３領域１３における第１元素の第３ピーク濃度は、第１領域１１における第１元素の第１ピーク濃度よりも低く、第２領域１２における第１元素の第２ピーク濃度よりも低い。第４領域１４は第１元素を含まない。または、第４領域１４における第１元素の第４ピーク濃度は、第１ピーク濃度よりも低く、第２ピーク濃度よりも低い。第２半導体領域２０の一部における第１元素の濃度は、第１ピーク濃度の１／１０以上である。
このような基板２１０及び半導体装置１１０によれば、欠陥を少なくすることができる基板及び半導体装置を提供できる。
第２元素（Ａｒ、Ｋｒ、Ｘｅ及びＲｎよりなる群から選択された少なくとも１つ）は、化学的に安定で、不活性である。第１元素として第２元素を含む場合は、半導体領域の電気的な特性の変化を抑制しつつ、基底面転位１０Ｂを貫通刃状転位１０Ｅへ転換できる。
一方、第１元素がＣｌ（第３元素の１つ）である場合、半導体領域の電気的な特性の変化が懸念されるが、実質的な影響は観測されない。第１元素が第３元素である場合も、基底面転位１０Ｂを貫通刃状転位１０Ｅへ転換できる効果が得られる。
実施形態において、第１領域１１における第１元素の濃度は、例えば、１×１０１７ｃｍ−３以上１×１０２１ｃｍ−３以下である。第１領域１１における第１元素の濃度が１×１０１７ｃｍ−３未満の場合、例えば、基底面転位１０Ｂの貫通刃状転位１０Ｅへ転換の効果が低い。第１領域１１における第１元素の濃度が１×１０２１ｃｍ−３を超えると、例えば、第１領域１１が漏れ電流の経路となる。例えば、半導体装置の動作に不都合が生じる場合がある。
第２領域１２における第１元素の濃度は、例えば、１×１０１５ｃｍ−３以上１×１０１７ｃｍ−３未満である。第２領域１２における第１元素の濃度は、例えば、５×１０１６ｃｍ−３以下でも良い。
図３は、第１実施形態に係る基板及び半導体装置を例示する模式的断面図である。
第１領域１１から第２領域１２への方向（例えばＸ軸方向）と、第１半導体領域１０に含まれる第１化合物（例えば、ＳｉＣ）の＜１１−２０＞方向と、の間の角度を角度θとする。角度θは、例えば、オフ角である。角度θは、例えば、０度以上を超え１０度以下である。角度θは、例えば、１度以上５度以下でも良い。
図３に示すように、第１領域１１と第２領域１２との間の距離を距離ｗ３とする。距離ｗ３は、第３領域１３のＸ軸方向に沿う長さに対応する。第１領域１１のＸ軸方向に沿う長さを幅ｗ１とする。第２領域１２のＸ軸方向に沿う長さを幅ｗ２とする。
実施形態において、幅ｗ１は、例えば、２μｍ以上５０μｍ以下である。幅ｗ２は、例えば、２μｍ以上５０μｍ以下である。距離ｗ３は、例えば、１μｍ以上８μｍ以下である。
図３に示すように、第１領域１１の長さｄ１（厚さ）及び第２領域１２の長さｄ２（厚さ）のそれぞれは、例えば、１００ｎｍ以上６００ｎｍ以下である。長さｄ１は、第１半導体領域１０から第２半導体領域２０への方向（Ｚ軸方向）に沿う第１領域１１の長さである。長さｄ２は、Ｚ軸方向に沿う第２領域１２の長さである。
実施形態において、距離ｗ３、角度θ及び長さｄ１は、以下の第１式を満たすことが好ましい。
ｗ３＜（ｄ１／ｔａｎθ） （１）
このような関係により、例えば、基底面転位１０Ｂは、第１領域１１または第２領域１２に届くようになる。これにより、基底面転位密度を効果的に転換させることができる。
距離ｗ３、角度θ及び長さｄ２は、以下の第２式を満たすことが好ましい。
ｗ３＜（ｄ２／ｔａｎθ） （２）
実施形態において、距離ｗ３、角度θ及び長さｄ１は、以下の第３式を満たしても良い。
ｗ３＜（ｄ１／ｔａｎθ）／２ （３）
距離ｗ３、角度θ及び長さｄ２は、以下の第４式を満たしても良い。
ｗ３＜（ｄ２／ｔａｎθ）／２ （４）
例えば、基底面転位密度を効果的に転換させることができる。
図４及び図５は、第１実施形態に係る基板及び半導体装置を例示する模式的平面図である。
図４に示すように、基板２１１及び半導体装置１１１においては、第１領域１１及び第２領域１２は、島状である。第１領域１１及び第２領域１２の間に、第３領域１３（低濃度領域１０Ｌの一部）が位置する。低濃度領域１０Ｌは、第１領域１１及び第２領域１２の周りに設けられる。
図５に示すように、基板２１２及び半導体装置１１２においては、第３領域１３（低濃度領域１０Ｌの一部）は、島状である。高濃度領域１０Ｇは、低濃度領域１０Ｌの周りに設けられる。高濃度領域１０Ｇに含まれる複数の部分（第１領域１１及び第２領域１２）の間に、島状の第３領域１３（低濃度領域１０Ｌの一部）が設けられる。
（第２実施形態）
第２実施形態は、半導体装置に係る。第２実施形態において、半導体装置は、トランジスタである。
図６は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図６に示すように、実施形態に係る半導体装置１２０は、第１半導体領域１０及び第２半導体領域２０に加えて、第３半導体領域３０、第４半導体領域４０、第１〜第３電極５１〜５３、及び、絶縁部６１を含む。
第２半導体領域２０は、第１導電形である。第３半導体領域３０は、第２導電形である。第４半導体領域４０は、第１導電形である。例えば、第１導電形はｎ形であり、第２導電形はｐ形である。第１導電形がｐ形で、第２導電形がｎ形でも良い。以下では、第１導電形がｎ形で、第２導電形がｐ形とする。
第１半導体領域１０は、第１方向（Ｚ軸方向）において、第１電極５１と第２電極５２の少なくとも一部との間、及び、第１電極５１と第３電極５３と、の間に位置する。第２領域１２は、第１方向と交差する第２方向（例えばＸ軸方向）において第１領域１１から離れる。第３電極５３から第２電極５２の上記の少なくとも一部への方向は、第２方向（例えばＸ軸方向）に沿う。
第２半導体領域２０は、第１部分２０ａ及び第２部分２０ｂを含む。第１部分２０ａは、第１方向（Ｚ軸方向）において、第１半導体領域１０と第２電極５２の上記の少なくとも一部との間に位置する。第２部分２０ｂは、第１方向（Ｚ軸方向）において、第１半導体領域１０と第３電極５３と、の間に位置する。
第３半導体領域３０は、第３部分３０ｃ及び第４部分３０ｄを含む。第３部分３０ｃは、第１方向（Ｚ軸方向）において、第１部分２０ａと第２電極５２の上記の少なくとも一部との間に位置する。この例では、第３半導体領域３０は、第５部分３０ｅをさらに含む。
第４半導体領域４０は、第１方向（Ｚ軸方向）において、第３部分３０ｃと第２電極５２の上記の少なくとも一部との間に位置する。第４半導体領域４０は、第２電極５２と電気的に接続される。
第３半導体領域３０の第４部分３０ｄは、第２方向（例えばＸ軸方向）において、第２半導体領域２０の第２部分２０ｂの少なくとも一部と、第４半導体領域４０との間に位置する。
この例では、Ｘ軸方向において、第３部分３０ｃと第５部分３０ｅとの間に、第４半導体領域４０が位置する。第５部分３０ｅは、第２電極５２と電気的に接続される。
絶縁部６１は、第１方向（Ｚ軸方向）において、第２部分２０ｂと第３電極５３との間に位置する。この例では、絶縁部６１の一部は、Ｚ軸方向において、第３電極５３と第４部分３０ｄとの間、及び、第３電極５３と第４半導体領域４０の一部との間にも設けられている。
第１電極５１は、例えば、ドレイン電極に対応する。第２電極５２は、例えば、ソース電極に対応する。第３電極５３は、例えば、ゲート電極に対応する。第１半導体領域１０は、例えば、ＳｉＣ基板である。第１半導体領域１０は、例えば、ｎ＋領域である。第２半導体領域２０は、例えば、ドリフト層に対応する。第２半導体領域２０は、例えば、ｎ−領域である。第３半導体領域３０は、例えば、ｐウエルに対応する。第４半導体領域４０は、例えば、ｎ＋ソースに対応する。半導体装置１２０は、例えば、ＭＯＳＦＥＴである。半導体装置１２０は、例えば、縦型パワーＭＯＳＦＥＴである。
半導体装置１２０において、例えば、第１半導体領域１０は、窒素及びリンからなる群から選択された少なくとも１つを含む元素を含む。第２半導体領域２０は、窒素及びリンからなる群から選択された少なくとも１つを含む元素を含む。第１半導体領域１０における上記の元素の濃度は、第２半導体領域２０における上記の元素の濃度よりも高い。半導体装置１２０において、例えば、Ｖｆ劣化を抑制できる。
半導体装置１２０に含まれる第１半導体領域１０及び第２半導体領域２０は、実施形態に係る基板２２０の一部である。
図７は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図７に示すように、実施形態に係る半導体装置１２１も、第１半導体領域１０Ａ及び第２半導体領域２０に加えて、第３半導体領域３０、第４半導体領域４０、第１〜第３電極５１〜５３、及び、絶縁部６１を含む。
半導体装置１２１においては、第１半導体領域１０Ａは、ｐ形である。半導体装置１２１におけるこれ以外の構成は、半導体装置１２０の構成と同様である。第１半導体領域１０Ａにおいても、第１〜第４領域１１〜１４が設けられる。
第１半導体領域１０Ａは、アルミニウム及びガリウムからなる群から選択された少なくとも１つを含む元素を含む。第２半導体領域２０は、窒素及びリンからなる群から選択された少なくとも１つを含む元素を含む。
半導体装置１２１は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）である。半導体装置１２１において、例えば、Ｖｆ劣化を抑制できる。
半導体装置１２１に含まれる第１半導体領域１０Ａ及び第２半導体領域２０は、実施形態に係る基板２２１の一部である。
実施形態において、第１電極５１及び第２電極５２の少なくともいずれかは、例えば、Ａｌ、Ｃｕ及びＡｕよりなる群から選択された少なくとも１つを含む。例えば、第３電極５３（例えばゲート電極）は、ＴｉＮ、Ａｌ、Ｒｕ、Ｗ、及びＴａＳｉＮよりなる群から選択された少なくとも１つを含む。絶縁部６１は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウム及び酸化ハフニウムよりなる群から選択された少なくとも１つを含む。
（第３実施形態）
第３実施形態は、半導体装置に係る。第３実施形態において、半導体装置は、ダイオードある。
図８は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図８に示すように、実施形態に係る半導体装置１３０は、第１半導体領域１０及び第２半導体領域２０に加えて、第１電極５１及び第２電極５２を含む。
第１電極５１と第２電極５２との間に第１半導体領域１０が位置する。第１半導体領域１０と第２電極５２との間に第２半導体領域２０が位置する。
例えば、第１半導体領域１０は、第１導電形（例えば、ｎ形）であり、第２半導体領域２０は、第１導電形である。第１半導体領域１０における第１導電形の不純物濃度は、第２半導体領域２０における第１導電形の不純物濃度よりも高い。例えば、第２電極５２は、第２半導体領域２０とショットキー接合する。
この例では、第２電極５２の１つの端部と第２半導体領域２０との間に、接合終端領域２０Ａが設けられている。第２電極５２の別の端部と第２半導体領域２０との間に、接合終端領域２０Ｂが設けられている。
第１電極５１は、例えば、カソード電極である。第２電極５２は、例えば、アノード電極である。第１半導体領域１０は、例えば、ｎ＋領域（ｎ＋基板）に対応する。第２半導体領域２０は、例えば、ｎ−領域に対応する。第２半導体領域２０は、例えば、ドリフト層に対応する。半導体装置１３０において、例えば、Ｖｆ劣化を抑制できる。
半導体装置１３０に含まれる第１半導体領域１０及び第２半導体領域２０は、実施形態に係る基板２３０の一部である。
（第４実施形態）
第４実施形態は、半導体装置または基板の製造方法に係る。
図９（ａ）〜図９（ｃ）は、第４実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
図９（ｂ）に示すように、半導体装置の製造方法は、第１半導体領域１０を準備する工程を含む。第１半導体領域１０は、シリコンと炭素とを含む第１化合物（例えばＳｉＣ）を含む。第１半導体領域１０は、第１〜第３領域１１〜１３を含む。第３領域１３は、第１領域１１と第２領域１２との間に位置する。第１領域１１及び第２領域１２は、第１元素を含む。第１元素は、第２元素及び第３元素よりなる群から選択された少なくとも１つを含む。第２元素は、Ａｒ、Ｋｒ、Ｘｅ及びＲｎよりなる群から選択された少なくとも１つを含む。第３元素は、Ｃｌ、Ｂｒ、Ｉ及びＡｔよりなる群から選択された少なくとも１つを含む。第３領域１３は、第１元素を含まない。または、第３領域１３における第１元素の濃度（例えば第３ピーク濃度）は、第１領域１１における第１元素の濃度（例えば第１ピーク濃度）よりも低く、第２領域１２における第１元素の濃度（例えば第２ピーク濃度）よりも低い。この例では、第４領域１４の上に、第１〜第３領域１１〜１３が位置する。
図９（ｃ）に示すように、第１〜第３領域１１〜１３の上に、第２半導体領域２０を形成する。第２半導体領域２０は、シリコンと炭素とを含む第２化合物（例えばＳｉＣ）を含む。
図９（ａ）は、第１半導体領域１０を準備する工程の例を示している。第１半導体領域１０を準備する工程は、例えば、第１化合物を含む基体１０ｓの一部に第１元素１０ｉを注入して、第１〜第３領域１１〜１３を形成することを含む。例えば、開口部ＯＰ１を有するマスクＭ１を用いて、第１元素１０ｉが、基体１０ｓに注入される。これにより、基体１０ｓに、選択的に第１元素１０ｉが導入される。
このようにして、実施形態に係る基板が得られる。
このようにして得られた第２半導体領域２０において、第３半導体領域３０及び第４半導体領域４０などを形成する。さらに電極を形成する。これにより、実施形態に係る半導体装置（トランジスタまたはダイオードなど）が得られる。
実施形態においては、例えば、ＳｉＣを含むバルク基板に、第１元素を含む領域が選択的に形成される。これにより、第１元素を含む領域では、増大した内部応力によって積層欠陥が発生する閾値電流密度を上げることができる。一方、第１元素を実質的に含まない領域では、第１元素を含む領域の弾性歪を基底面に働く圧縮力として吸収する。その結果、第１元素を含まない領域の基底面転位１０Ｂは、第２半導体領域２０のエピタキシャル成長の直前の高温時に、鏡像力により、貫通刃状転位１０Ｅに転換する。例えば、通電時において、注入されたホールが基底面転位１０Ｂに届くことが、抑制される。例えば、積層欠陥の拡張が抑制される。例えば、Ｖｆ劣化が抑制される。
実施形態によれば、欠陥を少なくすることができる半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法を提供することができる。
実施形態において、不純物濃度に関する情報は、例えば、ＳＩＭＳ（Secondary Ion Mass Spectrometry）などにより得られる。上記において、不純物濃度は、例えば、キャリア濃度でも良い。
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる半導体領域、電極及び絶縁部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０、１０Ａ…第１半導体領域、 １０Ｂ…基底面転位、 １０Ｅ…貫通刃状転位、 １０Ｆ…膜、 １０Ｇ…高濃度領域、 １０Ｌ、１０Ｍ…低濃度領域、 １０ａ…第１面、 １０ｄ…凹部、 １０ｉ…第１元素、 １０ｓ…基体、 １１〜１４…第１〜第４領域、 ２０…第２半導体領域、 ２０Ａ、２０Ｂ…接合終端領域、 ２０ａ、２０ｂ…第１、第２部分、 ３０…第３半導体領域、 ３０ｃ〜３０ｅ…第３〜第５部分、 ５１〜５３…第１〜第３電極、 ６１ 絶縁部、 θ…角度、 １１０、１１１、１１２、１２０、１２１、１３０…半導体装置、 ２１０、２１１、２１２、２２０、２２１、２３０…基板、 ＡＲ…矢印、 Ｃ０、Ｃ１０、Ｃ２０…濃度、 Ｃ１…濃度、 ＣＮ…濃度、 Ｃｐ…ピーク、 Ｃｑ…濃度、 Ｍ１…マスク、 ＯＰ１…開口部、 ｄ１、ｄ２…長さ、 ｗ１、ｗ２…幅、 ｗ３…距離

Claims (19)

  1. シリコンと炭素とを含む第１化合物を含む第１半導体領域と、
    シリコンと炭素とを含む第２化合物を含む第２半導体領域と、
    を備え、
    前記第１半導体領域は、前記第２半導体領域と接する第１〜第３領域を含み、
    前記第３領域は、前記第１領域と前記第２領域との間に位置し、
    前記第１領域及び前記第２領域は第１元素を含み、
    前記第１元素は、第２元素及び第３元素よりなる群から選択された少なくとも１つを含み、
    前記第２元素は、Ａｒ、Ｋｒ、Ｘｅ及びＲｎよりなる群から選択された少なくとも１つを含み、
    前記第３元素は、Ｃｌ、Ｂｒ、Ｉ及びＡｔよりなる群から選択された少なくとも１つを含み、
    前記第３領域は第１元素を含まない、または、前記第３領域における第１元素の濃度は、前記第１領域における第１元素の濃度よりも低く、前記第２領域における第１元素の濃度よりも低い、半導体装置。
  2. 前記第１半導体領域は、第４領域をさらに含み、
    前記第１〜前記第３領域は、前記第４領域と前記第２半導体領域との間に位置し、
    前記第４領域は第１元素を含まない、または、前記第４領域における第１元素の濃度は、前記第１領域における第１元素の前記濃度よりも低く、前記第２領域における第１元素の前記濃度よりも低い、請求項１記載の半導体装置。
  3. シリコンと炭素とを含む第１化合物を含む第１半導体領域と、
    シリコンと炭素とを含む第２化合物を含む第２半導体層と、
    を備え、
    前記第１半導体領域は、第１〜第４領域を含み、
    前記第１〜第３領域は、前記第４領域と前記第２半導体領域との間に位置し、
    前記第２領域は、前記第４領域から前記第２半導体領域への方向と交差する方向において、前記第１領域から離れ、
    前記第３領域は、前記第１領域と前記第２領域との間に位置し、
    前記第１領域及び前記第２領域は第１元素を含み、
    前記第１元素は、第２元素及び第３元素よりなる群から選択された少なくとも１つを含み、
    前記第２元素は、Ａｒ、Ｋｒ、Ｘｅ及びＲｎよりなる群から選択された少なくとも１つを含み、
    前記第３元素は、Ｃｌ、Ｂｒ、Ｉ及びＡｔよりなる群から選択された少なくとも１つを含み、
    前記第３領域は第１元素を含まない、または、前記第３領域における第１元素の第３ピーク濃度は、前記第１領域における第１元素の第１ピーク濃度よりも低く、前記第２領域における第１元素の第２ピーク濃度よりも低く、
    前記第４領域は第１元素を含まない、または、前記第４領域における第１元素の第４ピーク濃度は、前記第１ピーク濃度よりも低く、前記第２ピーク濃度よりも低く、
    前記第２半導体領域の一部における第１元素の濃度は、前記第１ピーク濃度の１／１０以上である、半導体装置。
  4. 前記第１領域と前記第２領域との間の距離ｗ３と、
    前記第１領域から前記第２領域への方向と、前記第１化合物の＜１１−２０＞方向と、の間の角度θと、
    前記第１半導体領域から前記第２半導体領域への方向に沿う前記第１領域の長さｄ１と、
    は、
    ｗ３＜（ｄ１／ｔａｎθ）
    を満たす、請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記距離ｗ３と、前記角度θと、前記長さｄ１と、は、
    ｗ３＜（ｄ１／ｔａｎθ）／２
    を満たす、請求項４記載の半導体装置。
  6. 第１〜第３電極と、
    第３半導体領域と、
    第４半導体領域と、
    絶縁部と、
    をさらに備え、
    前記第１半導体領域は、第１方向において、前記第１電極と前記第２電極の少なくとも一部との間、及び、前記第１電極と前記第３電極と、の間に位置し、前記第２領域は、前記第１方向と交差する第２方向において前記第１領域から離れ、前記第３電極から前記第２電極の前記少なくとも一部への方向は、前記第２方向に沿い、
    前記第２半導体領域は、第１部分と第２部分とを含み、前記第１部分は、前記第１方向において前記第１半導体領域と前記第２電極の前記少なくとも一部との間に位置し、前記第２部分は、前記第１方向において前記第１半導体領域と前記第３電極と、の間に位置し、
    前記第３半導体領域は、第３部分と第４部分とを含み、前記第３部分は、前記第１方向において、前記第１部分と前記第２電極の前記少なくとも一部との間に位置し、
    前記第４半導体領域は、前記第１方向において、前記第３部分と前記第２電極の前記少なくとも一部との間に位置し、前記第２電極と電気的に接続され、
    前記第４部分は、前記第２方向において前記第２部分の少なくとも一部と前記第４半導体領域との間に位置し、
    前記絶縁部は、前記第１方向において、前記第２部分と前記第３電極との間に位置し、
    前記第２半導体領域は、第１導電形であり、
    前記第３半導体領域は、第２導電形であり、
    前記第４半導体領域は、前記第１導電形である、請求項１〜５のいずれか１つに記載の半導体装置。
  7. 第１電極と、
    第２電極と、
    をさらに備え、
    前記第１電極と前記第２電極との間に前記第１半導体領域が位置し、
    前記第１半導体領域と前記第２電極との間に前記第２半導体領域が位置し、
    前記第１半導体領域は、第１導電形であり、
    前記第２半導体領域は、前記第１導電形であり、
    前記第１半導体領域における前記第１導電形の不純物濃度は、前記第２半導体領域における前記第１導電形の不純物濃度よりも高い、請求項１〜５のいずれか１つに記載の半導体装置。
  8. 前記第１半導体領域は、窒素及びリンからなる群から選択された少なくとも１つを含む元素を含み、
    前記第２半導体領域は、窒素及びリンからなる群から選択された少なくとも１つを含む元素を含み、
    前記第１半導体領域に含まれる前記元素の濃度は、前記第２半導体領域に含まれる前記元素の濃度よりも高い、請求項１〜７のいずれか１つに記載の半導体装置。
  9. 前記第１半導体領域は、アルミニウム及びガリウムからなる群から選択された少なくとも１つを含む元素を含み、
    前記第２半導体領域は、窒素及びリンからなる群から選択された少なくとも１つを含む元素を含む、請求項１〜６いずれか１つに記載の半導体装置。
  10. 前記第１領域における前記第１元素の濃度は、１×１０１７ｃｍ−３以上１×１０２１ｃｍ−３以下であり、
    前記第２領域における前記第１元素の濃度は、１×１０１５ｃｍ−３以上１×１０１７ｃｍ−３未満である、請求項１〜９のいずれか１つに記載の半導体装置。
  11. 前記第２半導体領域における基底面転位密度は、前記第１半導体領域における基底面転位密度の３／１０００以下である、請求項１〜１０のいずれか１つに記載の半導体装置。
  12. 前記第３領域及び前記第４領域の少なくとも一部において、基底面転位が貫通刃状転位に変化する、請求項２または３に記載の半導体装置。
  13. シリコンと炭素とを含む第１化合物を含む第１半導体領域と、
    シリコンと炭素とを含む第２化合物を含む第２半導体領域と、
    を備え、
    前記第１半導体領域は、前記第２半導体領域と接する第１〜第３領域を含み、
    前記第３領域は、前記第１領域と前記第２領域との間に位置し、
    前記第１領域及び前記第２領域は第１元素を含み、
    前記第１元素は、第２元素及び第３元素よりなる群から選択された少なくとも１つを含み、
    前記第２元素は、Ａｒ、Ｋｒ、Ｘｅ及びＲｎよりなる群から選択された少なくとも１つを含み、
    前記第３元素は、Ｃｌ、Ｂｒ、Ｉ及びＡｔよりなる群から選択された少なくとも１つを含み、
    前記第３領域は第１元素を含まない、または、前記第３領域における第１元素の濃度は、前記第１領域における第１元素の濃度よりも低く、前記第２領域における第１元素の濃度よりも低い、基板。
  14. 前記第１半導体領域は、第４領域をさらに含み、
    前記第１〜前記第３領域は、前記第４領域と前記第２半導体領域との間に位置し、
    前記第４領域は第１元素を含まない、または、前記第４領域における第１元素の濃度は、前記第１領域における第１元素の前記濃度よりも低く、前記第２領域における第１元素の前記濃度よりも低い、請求項１３記載の基板。
  15. シリコンと炭素とを含む第１化合物を含む第１半導体領域と、
    シリコンと炭素とを含む第２化合物を含む第２半導体層と、
    を備え、
    前記第１半導体領域は、第１〜第４領域を含み、
    前記第１〜第３領域は、前記第４領域と前記第２半導体領域との間に位置し、
    前記第２領域は、前記第４領域から前記第２半導体領域への方向と交差する方向において、前記第１領域から離れ、
    前記第３領域は、前記第１領域と前記第２領域との間に位置し、
    前記第１領域及び前記第２領域は第１元素を含み、
    前記第１元素は、第２元素及び第３元素よりなる群から選択された少なくとも１つを含み、
    前記第２元素は、Ａｒ、Ｋｒ、Ｘｅ及びＲｎよりなる群から選択された少なくとも１つを含み、
    前記第３元素は、Ｃｌ、Ｂｒ、Ｉ及びＡｔよりなる群から選択された少なくとも１つを含み、
    前記第３領域は第１元素を含まない、または、前記第３領域における第１元素の第３ピーク濃度は、前記第１領域における第１元素の第１ピーク濃度よりも低く、前記第２領域における第１元素の第２ピーク濃度よりも低く、
    前記第４領域は第１元素を含まない、または、前記第４領域における第１元素の第４ピーク濃度は、前記第１ピーク濃度よりも低く、前記第２ピーク濃度よりも低く、
    前記第２半導体領域の一部における第１元素の濃度は、前記第１ピーク濃度の１／１０以上である、基板。
  16. 前記第１領域と前記第２領域との間の距離ｗ３と、
    前記第１領域から前記第２領域への方向と、前記第１化合物の＜１１−２０＞方向と、の間の角度θと、
    前記第１半導体領域から前記第２半導体領域への方向に沿う前記第１領域の長さｄ１と、
    は、
    ｗ３＜（ｄ１／ｔａｎθ）
    を満たす、請求項１３〜１５のいずれか１つに記載の基板。
  17. シリコンと炭素とを含む第１化合物を含む第１半導体領域であって、前記第１半導体領域は、第１〜第３領域を含み、前記第３領域は、前記第１領域と前記第２領域との間に位置し、前記第１領域及び前記第２領域は第１元素を含み、前記第１元素は、第２元素及び第３元素よりなる群から選択された少なくとも１つを含み、前記第２元素は、Ａｒ、Ｋｒ、Ｘｅ及びＲｎよりなる群から選択された少なくとも１つを含み、前記第３元素は、Ｃｌ、Ｂｒ、Ｉ及びＡｔよりなる群から選択された少なくとも１つを含み、前記第３領域は第１元素を含まない、または、前記第３領域における第１元素の濃度は、前記第１領域における第１元素の濃度よりも低く、前記第２領域における第１元素の濃度よりも低い、前記第１半導体領域を準備する工程と、
    前記第１〜第３領域の上に、シリコンと炭素とを含む第２化合物を含む第２半導体領域を形成する工程と、
    を備えた、半導体装置の製造方法。
  18. 前記第１半導体領域を準備する工程は、
    前記第１化合物を含む基体の一部に第１元素を注入して、前記第１〜第３領域を形成することを含む、請求項１７記載の半導体装置の製造方法。
  19. シリコンと炭素とを含む第１化合物を含む第１半導体領域であって、前記第１半導体領域は、第１〜第３領域を含み、前記第３領域は、前記第１領域と前記第２領域との間に位置し、前記第１領域及び前記第２領域は第１元素を含み、前記第１元素は、第２元素及び第３元素よりなる群から選択された少なくとも１つを含み、前記第２元素は、Ａｒ、Ｋｒ、Ｘｅ及びＲｎよりなる群から選択された少なくとも１つを含み、前記第３元素は、Ｃｌ、Ｂｒ、Ｉ及びＡｔよりなる群から選択された少なくとも１つを含み、前記第３領域は第１元素を含まない、または、前記第３領域における第１元素の濃度は、前記第１領域における第１元素の濃度よりも低く、前記第２領域における第１元素の濃度よりも低い、前記第１半導体領域を準備する工程と、
    前記第１〜第３領域の上に、シリコンと炭素とを含む第２化合物を含む第２半導体領域を形成する工程と、
    を備えた、基板の製造方法。
JP2018020476A 2018-02-07 2018-02-07 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法 Active JP6782263B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018020476A JP6782263B2 (ja) 2018-02-07 2018-02-07 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法
US16/055,286 US10546932B2 (en) 2018-02-07 2018-08-06 Semiconductor device, substrate, method for manufacturing semiconductor device, and method for manufacturing substrate
JP2020172974A JP6972275B2 (ja) 2018-02-07 2020-10-14 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018020476A JP6782263B2 (ja) 2018-02-07 2018-02-07 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020172974A Division JP6972275B2 (ja) 2018-02-07 2020-10-14 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法

Publications (2)

Publication Number Publication Date
JP2019140187A true JP2019140187A (ja) 2019-08-22
JP6782263B2 JP6782263B2 (ja) 2020-11-11

Family

ID=67476134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018020476A Active JP6782263B2 (ja) 2018-02-07 2018-02-07 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法

Country Status (2)

Country Link
US (1) US10546932B2 (ja)
JP (1) JP6782263B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7292233B2 (ja) * 2020-03-11 2023-06-16 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013183064A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置の製造方法
JP2014017326A (ja) * 2012-07-06 2014-01-30 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2015002277A (ja) * 2013-06-17 2015-01-05 三菱電機株式会社 炭化珪素半導体装置
JP2016157762A (ja) * 2015-02-24 2016-09-01 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5945505A (ja) 1982-09-06 1984-03-14 Mitsubishi Electric Corp 数値制御装置の点群の位置定義装置
JP2569058B2 (ja) * 1987-07-10 1997-01-08 株式会社日立製作所 半導体装置
JP3201993B2 (ja) 1998-04-28 2001-08-27 松下電器産業株式会社 半導体装置とその製造方法
US8211761B2 (en) * 2006-08-16 2012-07-03 Globalfoundries Singapore Pte. Ltd. Semiconductor system using germanium condensation
JP2010278259A (ja) * 2009-05-28 2010-12-09 Toyota Motor Corp 半導体装置、及び、半導体装置の製造方法
US20130228797A1 (en) 2010-11-15 2013-09-05 Hoya Corporation Silicon carbide substrate and semiconductor device
US8384151B2 (en) * 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
US20160254148A1 (en) * 2013-10-28 2016-09-01 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and manufacturing method for same
US9847334B1 (en) * 2016-11-18 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with channel layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013183064A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置の製造方法
JP2014017326A (ja) * 2012-07-06 2014-01-30 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2015002277A (ja) * 2013-06-17 2015-01-05 三菱電機株式会社 炭化珪素半導体装置
JP2016157762A (ja) * 2015-02-24 2016-09-01 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US10546932B2 (en) 2020-01-28
JP6782263B2 (ja) 2020-11-11
US20190245042A1 (en) 2019-08-08

Similar Documents

Publication Publication Date Title
EP2369626A2 (en) Semiconductor element
US10529558B2 (en) Semiconductor device, substrate, method for manufacturing semiconductor device, and method for manufacturing substrate
JP2009088327A (ja) 窒化ガリウム半導体装置およびその製造方法
US20200258978A1 (en) Semiconductor device
US9236434B2 (en) Semiconductor device and manufacturing method thereof
JP2012094688A (ja) 半導体装置およびその製造方法
JP2015002277A (ja) 炭化珪素半導体装置
US20140110758A1 (en) Semiconductor device and method for producing same
KR20130141339A (ko) 반도체 장치의 제조 방법
JP6782263B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法
JP6485299B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP2009054659A (ja) 窒化ガリウム半導体装置の製造方法
JP2017017145A (ja) 半導体装置
JP6972275B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法
US11443946B2 (en) Method for manufacturing silicon carbide base body, method for manufacturing semiconductor device, silicon carbide base body, and semiconductor device
JP5270997B2 (ja) Ｉｉｉ族窒化物系化合物半導体基板とその製造方法
JP2008153454A (ja) Ｍｏｓ型半導体装置の製造方法
JP6952670B2 (ja) 半導体装置、基板、及び、半導体装置の製造方法
JP2012256670A (ja) ショットキーダイオードおよびｐｎダイオード
JP2022038594A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11764059B2 (en) Method for manufacturing substrate, method for manufacturing semiconductor device, substrate, and semiconductor device
US11973116B2 (en) Semiconductor device
US20230107057A1 (en) Wafer and semiconductor device
US20210296490A1 (en) Semiconductor device
JP6956064B2 (ja) 半導体装置、基板、及び、半導体装置の製造方法。

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190815

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200923

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201019

R151 Written notification of patent or utility model registration

Ref document number: 6782263

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151