JP2007506289A - 積層欠陥核生成サイトを減らして、バイポーラデバイスのVfドリフトを低減する方法 - Google Patents

積層欠陥核生成サイトを減らして、バイポーラデバイスのVfドリフトを低減する方法 Download PDF

Info

Publication number
JP2007506289A
JP2007506289A JP2006528051A JP2006528051A JP2007506289A JP 2007506289 A JP2007506289 A JP 2007506289A JP 2006528051 A JP2006528051 A JP 2006528051A JP 2006528051 A JP2006528051 A JP 2006528051A JP 2007506289 A JP2007506289 A JP 2007506289A
Authority
JP
Japan
Prior art keywords
epitaxial layer
substrate
etching
etched
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006528051A
Other languages
English (en)
Other versions
JP4723500B2 (ja
Inventor
スマケリス,ジョセフ・ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2007506289A publication Critical patent/JP2007506289A/ja
Application granted granted Critical
Publication of JP4723500B2 publication Critical patent/JP4723500B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30608Anisotropic liquid etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02019Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02378Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02529Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/931Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Weting (AREA)
  • Chemical Vapour Deposition (AREA)
  • Bipolar Transistors (AREA)

Abstract

炭化珪素ベースのバイポーラデバイスにおいて、積層欠陥核生成を減らし、そして順方向電圧(Vf)ドリフトを低下させるための基板とエピタキシャル層とを作製する方法を開示している。本発明方法は、炭化珪素基板の表面を非選択性エッチングして、表面損傷及び表面下損傷の両方を除去する工程;その後で、選択性エッチングによって同じ表面をエッチングし、それによって、その後に終端する傾向があるか又は該基板表面上でその次のエピタキシャル層成長中に貫通欠陥として伝播する傾向がある該基板表面に達している少なくともいくらかのベーサルプレーン転位からエッチング生成構造を発生させる工程、そして、その後に、二回エッチングされた表面上に炭化珪素の第一エピタキシャル層を成長させる工程を含む。

Description

発明の背景
本発明は、電子デバイス、特にパワー電子デバイスで使用される半導体材料の品質及び所望の特性を向上させることに関する。特に、本発明は、炭化珪素結晶の結晶欠陥を最少化するための改良方法、及びその方法から得られる改良された構造及びデバイスに関する。本発明は、同時係属中で且つ本出願と同一の譲受人に譲渡された米国特許出願公開第20030080842号で開示され且つ特許請求されている対象に関する。
炭化珪素
炭化珪素(SiC)は、珪素及び砒化ガリウムの双方に勝る多くの利点を提供する半導体材料の適当な候補としてここ20年間にわたって使用されている。
特に、炭化珪素は、広いバンドギャップ、高い破壊電界、高い熱伝導率、高い飽和電子ドリフト速度を有しており、また物理的に極めて堅牢である。特に、炭化珪素は、極めて高い融点を有しており、世界で最も硬い公知の材料のうちの一つである。
しかしながら、その物理的性質のために、炭化珪素は、比較的に製造することも難しい。炭化珪素は多数のポリタイプで成長できるので、大きい単結晶になり難い。炭化珪素を成長させるために必要とされる高温によって、(ドーピングを含む)不純物レベルの制御も比較的難しくなり、また、同様に、薄膜(例えばエピタキシャル層)の生成も難しくなる。その硬度の故に、半導体ウェーハをスライシングし、そしてポリッシングする従来の工程は、炭化珪素に関しては更に難しい。同様に、炭化珪素の耐薬品性に起因して、従来の方法では、エッチングし難い。
特に、炭化珪素は、150種を超えるポリタイプを形成することができ、そして、それらの多くは、比較的小さな熱力学的な差によって分離される。結果として、炭化珪素の単結晶基板及び高品質エピタキシャル層(エピ層)を成長させるのは難しい作業であったし、現在でもそうである。
にもかかわらず、本発明の譲受人によって行われたものを含む、この特定の分野における多くの研究及び発見に基づいて、炭化珪素の成長及び有用なデバイスへの炭化珪素の成形加工において多くの進歩が得られた。而して、高出力無線周波(RF)用途及びマイクロ波用途のために及び他の高出力高電圧用途のために、III族窒化物のような他の有用な半導体のための基板として、青色及び緑色の発光ダイオードを製造するために炭化珪素を組み込んでいる市販のデバイスが利用可能である。
炭化珪素技術の成功によって特有なSiCベースデバイスの利用可能性が増加したので、それらのデバイスの特有な面がより明らかになってきている。特に、炭化珪素ベースのバイポーラデバイスの順方向電圧(順方向バイアスとも呼ばれる)は、それらのデバイスの動作中に、顕著に増加する傾向があることが観察された。多くの理由により、半導体デバイスのそのような機能的問題は、しばしば、デバイスが形成される材料の結晶構造における欠陥から生じることがある。
結晶学的欠陥
最も基本的なレベルでは、構造結晶学的欠陥は、4つのカテゴリ:すなわち、点欠陥、線欠陥、面欠陥及び三次元欠陥に分類される。点欠陥は空格子点を含み、線欠陥は転位を含み、面欠陥は積層欠陥を含み、そして三次元欠陥はポリタイプのインクルージョンを含む。
転位とは、結晶全体にわたって多くの単位格子長に関して延びている一種の構造的欠点である。転位に関して更に明確に説明すれば、転移は、螺旋転位及び刃状転位に分類される。当業者によって認められるように、それ自体に戻る実結晶における原子から原子まで(又はイオンからイオンまで)辿られる対称的な経路、それは、バーガーズ回路と呼ばれる。構造を代表する格子における同じ経路がそれ自体に戻らない場合、結果として、始めと終わりが同じ原子上に位置しない場合、バーガーズ回路は1つ以上の転位を含んでいる。格子中の閉回路を完成するベクトルは、バーガースベクトルと呼ばれ、転位の大きさ及び方向を示す。
バーガースベクトルが、転位が位置しているラインに対して平行である場合、その欠陥は螺旋転位と呼ぶ。又は、バーガースベクトルが転位に対して直角である場合、その欠陥は刃状転位と呼ぶ。刃状転位の最も単純な種類は、デッキの途中まで挿入された追加のカードといくぶん同様な様式で2つの通常の平面間に挟まれた原子又はイオンの不完全な平面である。転位線の片側では、平面は、分離していて、追加の層に空間を与えており;また反対側では、平面は、層が存在していないために圧縮されている。
螺旋転位は、必ずしも不利であるというわけではなく、実際に、結晶面の成長にとって特に重要であることがある。螺旋転位は、常に、1個又は数個の原子だけ高い一つのエッジを提示する。このエッジでは、結晶の継続成長は、比較的容易である。しかしながら、転位は、比較的容易に結晶中に塑性流れを起こすことができる。限定された領域では、転位によって作り出される転位線は、ほとんど直線であることができる。バーガースベクトルと、転位線のセグメントとを含む任意の面は、「すべり面」と呼ばれる。すべり面における運動は構造要素のわずかな転位のみを必要とするので、刃状転位は結晶中を比較的容易に移動する。換言すると、すべり面は、低エネルギー中間状態を提供し、それによって結晶は再構成され得る。
炭化珪素における欠陥
炭化珪素パワーデバイスでは、結晶再構成のために必要とされる比較的少量のエネルギー量がデバイスの動作によって提供される場合、この種の比較的低いエネルギー中間状態のアベイラビリティは、欠陥が成長し続けるのを助長する。
市販品質のSiCのウェーハ及びエピタキシャル層は、螺旋転位と刃状転位の両方を含む。これらの転位は、結晶内のそれらの配列によって更に分類できる。c軸に沿って広がるそれらの転位は貫通転位(threading dislocation)と呼ばれており、一方、c面内に存在する転位はベーサルプレーン転位(basal plane dislocation)と呼ばれている。一般的に、SiCでは、ベーサルプレーン転位が、下記のメカニズム:
Figure 2007506289
を経て優先的に部分転位へと分解するのは、エネルギー的に有利である。
上記分解反応は、ベーサルプレーン転位の2つのショックリー部分転位への分解を説明している。上記の分解中に生じる線欠陥は、平面積層欠陥(planar stacking fault defect)となるだろう。実際に、積層欠陥が自由表面に到達しない場合、部分転位は、積層欠陥の全周に結合する。この積層欠陥はバイポーラデバイスにおいて電気的に活性であり、そして、順方向動作中、電子正孔プラズマは、積層欠陥の近傍で低減する。プラズマ密度が低下すると、デバイスの順方向電圧が増加する。更に厄介なことに、転位によって増強された転位すべりによって、デバイスの順方向動作中に積層欠陥が拡張し続ける場合がある。この挙動は、デバイス開発に対する相当な障害である。なぜならば、動作中に予測不可能に変化し得る機能的特性を有するデバイスが生じるからである。
換言すると、炭化珪素バイポーラデバイス中に電流を流すと、結晶構造の変化を誘導又は伝播(又は両方)する傾向がある。上記したように、多くのSiCポリタイプは密接に熱力学的に近い存在であり、固体相転移が非常に起こり易い。積層欠陥があまりに広範囲に広がると、多くの用途で要求され又は所望されるのと同程度の正確さでデバイスを動作させることができない望ましくない様式で、順方向電圧が増加する傾向がある。
いくつかの規則では、転位密度は、材料の一立方センチメートルあたりの転位長のセンチメートルで記載され、而して、一平方センチメートル(cm−2)あたりの転位密度単位が記録される。別の規則(及び本明細書で使用される規則)では、SiCエピタキシャル層に関する4H−SiC基板のオフ角配向と、転位を検出するために使用される通常のエッチング技術とは、エッチピット密度(これもcm−2単位)を使用して炭化珪素中の転位密度を表すことを更に便利にする。而して、当業者は、cm/cmとして表される所定の転位密度が、典型的な転位配置(dislocation configuration)と基板のオフ角とにしたがってピット/cmとして表されるとき、非常に異なる転位ピット密度が得られることを認めるだろう。而して、2つの数が、同じ正味の単位(cm−2)を有するが、それらは、必ずしも同じ実際の転位密度を示しているわけではない。明確さと整合性のために、この開示では、転位密度は、作製された珪素面の8°オフアクシス(0001)配向基板のエッチングされたエピタキシャル表面上において画定された特定のピットの密度として記載されるのみである。
現在市販されている4H−SiC基板は、本明細書で使用される規則によって、1cm2あたり約1E3〜1E5(10〜10)の転位を有する。この転位は、貫通螺旋転位及び貫通刃状転位、マイクロパイプ及びベーサルプレーン転位を含む。図1は、転位ピットの様々な一般的なタイプを示しているKOHでエッチングされたエピタキシャル層表面の顕微鏡写真である(その正確な性質は詳細な説明に記載してある)。全てのタイプの転位は、デバイス性能に影響を及ぼし得るが、ベーサルプレーン転位は、Vfドリフトを引き起こす積層欠陥の有力な核生成サイトであるので、特に関連がある。
そしてまた、基板中の欠陥は、そのような基板上で成長されるエピタキシャル層中でしばしば複製され、而して、基板結晶品質は、得られるデバイスの品質及び性能に関して重要なファクターである。
従来の基板作製及びエピタキシャル層成長の実施では、基板中の1E3〜1E4cm−2からエピタキシャル層中の約400cm−2まで、ベーサルプレーン転位の密度をかなり効果的に低下させている。この転位密度の低下は、基板作製及びエピタキシャル層成長の両方における変化によって達成される。
SiCは非常に硬質の材料であるので、典型的な基板を作製するには、かなり強力なソーイング、ラッピング及びポリッシングの操作が必要である。これらの全ての工程は、極めて多数の転位(ベーサルプレーン転位を含む)を含む表面下損傷を発生させる。この損傷領域を除去するために、実際には、あまり強力ではない最終的な作製、例えば化学的機械的ポリッシング法(CMP)又はドライエッチングを、ウェーハ成形(wafer shaping)後に使用して、表面下損傷を除去する。しかしながら、本発明者は、多くの場合、表面下損傷が、前記の従来の最終的な表面作製によって除去された深さよりも数ミクロン深くまで伝播することを観察した。特に、特定の理論に束縛されることは望まないが、ソーイング作業から生じる損傷が、その他の損傷の主たる原因であると仮定される(しかしまだ確認していない)。
而して、SiCベースのバイポーラデバイスの構造と動作における継続的な改良は、下地基板及びそれらの結晶構造の継続的な改良を要する。
発明の概要
本発明は、炭化珪素ベースのバイポーラデバイスにおいて、積層欠陥核生成を減らし、順方向電圧(Vf)ドリフトを低下させるための基板を作製する方法である。本発明方法は、炭化珪素基板の表面上で第一の非選択的エッチングを行って、表面損傷及び表面下損傷の両方を除去する工程;その後で、ベータ(3C)インクルージョン及びキャロット欠陥が生成するのを防止しながら、ベーサルプレーン転位とウェーハ表面との交線を画定するのに充分に同じ表面上で、且つ貫通欠陥としてエピタキシャル層中に伝播する傾向があるように充分に同じ表面上で、選択性エッチングを行う工程;選択的にエッチングされた表面にある典型的な貫通エッチピット深さの厚さに比べて更に大きな厚さまで、選択的にエッチングされた基板表面上にエピタキシャル層を成長させて、それによって、基板の上での追加のポリッシング工程及びエッチング工程を支持するのに充分な厚さを有するエピタキシャル層を提供する工程;エピタキシャル層の充分な部分をポリッシングして除去して、エッチングされたピットを含む材料を取り除き、それによって、選択的にエッチングされた基板の表面に比べてエッチングされたピットが少ない表面を提供する工程;及びエピタキシャル層をポリッシングする工程から生じる表面下損傷を除去するのに充分なエピタキシャル層の第二非選択的エッチングを行って(下地基板には達しない)、それによって、基板とポリッシングされたエピタキシャル層との上に形成されたデバイスにおいて、順方向電圧下で積層欠陥を伝播できる表面下欠陥の数を減らす工程を含む。
本発明の前記及び他の目的及び利点、更に同様なものが達成される方法は、添付の図面と共に、以下の詳細な説明に基づいてより明らかになる。
詳細な説明
本発明は、炭化珪素ベースのバイポーラデバイスにおいて、積層欠陥核生成を減らし、順方向電圧(Vf)ドリフトを低下させるための基板を作製する方法である。
第一の態様では、本発明方法は、まず最初に、炭化珪素基板の表面上で、非選択性エッチング、好ましくはドライエッチング、最も好ましくは反応性イオンエッチング(RIE)を行って、極めて硬質のSiC材料のソーイング及びラッピングから典型的に生じる表面損傷及び表面下損傷の両方を除去する工程を含む。電子デバイスの製造に精通している当業者には公知のように、非選択性エッチングは、等しい割合で全ての材料を除去する。
選択性エッチングは、特定の材料、例えば損傷されたn型及びp型を、他の材料に比べてより迅速に除去する。炭化珪素をドライエッチングするための技術の例示は、米国特許第4,865,685号及びその兄弟特許第4,981,551号に記載されているが、それらに限定されない。本明細書で説明される選択性及び非選択性エッチングを行うための他の技術及び化学は、当業でよく認識されているので、本発明の態様を例示する以外は本明細書では詳細に説明しない。
本明細書で使用される「基板」という用語は、バルク単結晶(通常はブールから切り出される)と、ならびに1つ以上のエピタキシャル層を含むことができるが、それらの上に形成されるデバイスのための物理的及び電子的支持体として基本的に役立つデバイス前駆体構造との両方を包含するほど充分に広い意味で使用している。
同様に、「ドライエッチング」及び「ウエットエッチング」という用語は、しばしば、反応性イオンエッチング若しくはプラズマエッチング(「ドライ」)を指しているか又は溶融塩若しくは他の溶液によるエッチング(「ウェット」)を指している。
好ましい態様では、最初の非選択性エッチングは、約5ミクロンの深さまで行われる。
比較として、標準のエッチングは、約1ミクロンの材料を除去するだけである。なぜならば、より広範囲なRIEエッチングを行うと、ウェーハ上に多数のオートマスキング(auto−masking)欠陥及びピットが作り出される傾向があるかもしれないからである。
非選択性エッチングの後に、次のエピタキシャル層成長におけるベータ(すなわち、3Cポリタイプ)インクルージョン及びキャロット欠陥の生成を回避しながら、ベーサルプレーン転位のエッチピットを暴露するのに充分な同じ表面上で選択性エッチングを行う工程を含む。好ましい態様では、選択性エッチングは、溶融塩で行われ、溶融水酸化カリウム(KOH(液体))は一つのそのような好ましい塩である。溶融塩エッチングの性質は、当業者によって一般的によく理解されているので、本明細書では特に詳細に説明しない。やや単純化して言えば、選択性エッチングは、機能的には結晶成長の反対であり;すなわち、結晶が様々な構造的な特徴で様々に成長する傾向があるのと同じように、選択性エッチングは、様々な構造的な特徴で様々に材料を除去する傾向があるので、構造的な特徴を強調する。
水酸化カリウムエッチングは、典型的には、約450℃の温度で約20〜45分間行われる。時間及び温度を確立する際、不充分なKOHエッチングは、ベーサルプレーン転位を充分に露出させない。別法として、過剰なKOHエッチングでは、エッチングされた表面上において、その後のエピタキシャル層成長中に、3C(ベータ)ポリタイプインクルージョン及びキャロット欠陥が生じる。ほとんどの場合、約450℃の温度では、エッチングの選択性は適当に保たれる。より高い温度でのエッチングは、非選択性になる傾向があり、より幅広いピットの望ましくないセットが生成する傾向がある。例えば、600℃では一つの経験的な上限として高過ぎると考えられるが、エッチング液の融点では機能的には下限である。
拡張ドライエッチングの後に基板を軽度にKOHエッチングすると、基板上に後に成長させるエピタキシャル層におけるベーサルプレーン転位密度が更に低下する傾向がある。
この改善は、ベーサルプレーン転位が基板表面と交差している隣接領域における形態(エッチピット)に関する異なる成長メカニズムに起因している。KOHエッチングは、転位から直接にダウンステップでベーサルプレーンを画定する。エピタキシャル層成長がこの表面上で進行するとき、ベーサルプレーン転位が貫通転位へと再配向し、それによって、全転位長が減り、また、結晶の自由エネルギーも低下する機会が向上する。
換言すると、選択性エッチングは、ベーサルプレーン転位として生じて、終端するか又はその後に貫通転位として、(エピタキシャル層中に)伝播する転位を促進する形態を創出するのに役立つ。次に、貫通転位は、得られたデバイスの動作中に、順方向電圧によって影響を受けない(又は少なくとも影響は極めて少ししか受けない)ままでいる傾向がある。
非選択性エッチング及び選択性エッチングの後、次に、本発明方法は、選択的にエッチングされた表面における典型的な貫通転位エッチピット深さ(一般的に、ベーサルエッチピットに比べて深い)の厚さに比べてはるかに大きな厚さ(例えば、少なくとも約50%更に大きい)まで、選択的にエッチングされた基板表面上に、半犠牲エピタキシャル層を、好ましくは(必須ではないが)n型導電性の半犠牲エピタキシャル層を成長させて、それによって、基板の上での追加のポリッシング工程及びエッチング工程を支持するのに充分な厚さを有するエピタキシャル層を提供する工程を含む。半犠牲層が次の工程を支持するのに充分であるならば、追加の厚さは余分な利点を提供せず、また、厚過ぎる層は、それ自体に起因する追加の材料を除去する必要性が生じるだけで、何の利点もない。好ましい態様では、半犠牲エピタキシャル層は、ポリッシング除去のための少なくとも約15μ、追加のRIE除去のための約5μ(これらの工程は、すぐ下で説明してある)及び所望のエピタキシャル層表面として残る改良材料の約10μを提供するために、約30〜50ミクロン(μ)の厚さである。
必須ではないが一般的に、基板は、n型である。なぜならば、n型基板は、炭化珪素ベースのデバイスにおいて多くの利点を提供し、そして、約1E18〜1E19(1cmあたり1x1018〜1x1019のキャリア)の活性キャリア濃度を有する。基板と比較して、エピタキシャル層のキャリア濃度は、その目的に応じて選択される(又は記載される)。「導電性」層は、典型的には、1E18〜19のキャリア濃度を有する。「ブロッキング」層は、典型的には、1E16未満のキャリア濃度を有する。「活性」層は、エンドデバイスの構造又は目的にしたがって、これらのパラメータの範囲内でキャリア濃度を有する。而して、n,n+及びn−のような用語を使用して、基板及びエピタキシャル層の両方を説明できるが、前記の用語は、限定的な意味ではなく、例示的な意味で使用していると考えるべきである。
次の工程では、本発明方法は、半犠牲エピタキシャル層の充分な部分(典型的には約15μ)をポリッシングして、エッチングされたピットを含む材料を除去し、それによって、元の基板の表面に比べて、ピットの数が少ない表面を提供することを含む。好ましい態様では、ポリッシングは、化学的又は機械的に又はその両方で行うことができ、そして前記工程は一般的に当業においてよく理解されている。
最終作製工程では、その後で、本発明方法は、ポリッシング工程からの表面損傷を除去するのには充分ではあるが下地基板には達しない程度に半犠牲エピタキシャル層の第二の選択性エッチングを行って(RIEが典型的には好ましい)、それによって、基板上に形成されるデバイスにおいて順方向電圧下で積層欠陥を伝播し得る表面欠陥の数を減らすことを含む。好ましい態様では、第二非選択性エッチングを使用して、半犠牲層から更に約5ミクロン除去する。
本発明方法はエピタキシャル層成長のための優れた表面を提供するので、本発明方法は、エピタキシャル層のポリッシングされ且つエッチングされた表面の上にn型エピタキシャル層を形成し、また、エピタキシャル層のポリッシングされ且つエッチングされた表面の上にp型エピタキシャル層を形成する(n型エピタキシャル層とp型エピタキシャル層との間にはpn接合を有する)ことによって、バイポーラデバイスを形成することを更に含むことができる。本明細書で使用される層「の上(above)」という用語は、別の層の直ぐ上に1つの層を形成するか、又は、中間層が対象の層と干渉しないという条件の下で、1つ以上の中間層の上に1つの層を形成することを含むことができる。前記中間層は、様々な構造又は機能の目的のために、所望のバイポーラデバイスの基礎設計に影響を及ぼさないデバイス又はデバイス前駆体中に適当なバッファ及び遷移層を提供することを含む。このように、本発明は、Vfドリフト又は再結合強化転位すべりのようなVfドリフトと同様な性能劣化を経験する任意の半導体デバイス中に有利に組み込むことができる。
他の好ましい態様では、バイポーラデバイスの作製は、n型炭化珪素基板をエッチングする工程、選択的にエッチングされた基板表面上で半犠牲n+型エピタキシャル層を成長させ、ポリッシングし、そしてエッチングする工程、ポリッシングされ且つエッチングされたn+型エピタキシャル層の上にn型エピタキシャル層を成長させる工程、及びn型エピタキシャル層の上にp型エピタキシャル層を成長させる工程(n型エピタキシャル層とp型エピタキシャル層との間にはpn接合が存在する)を含む。
その上にデバイスが形成される炭化珪素基板は、大結晶から(又は「ブール」)から、典型的には炭化珪素ブールから炭化珪素基板ウェーハをソーイングして切り出し、その後で、基板ウェーハ上で非選択性エッチングを行う工程によって得ることができる。殆どの状況において、ソーイングされた基板ウェーハは、本発明方法の第一の等方性(非選択性)エッチングを行う前に、ラッピングされ、ポリッシングされ、エッチングされ(典型的にはRIE)、そして(酸又は溶媒によって)洗浄される。「ラップされる」という用語は、その典型的な意味で;すなわち、逆回転するラップと研磨用(例えばダイヤモンド)スラリーとを使用してウェーハ表面を平坦化する工程を説明している。ラッピングは、ウェーハ表面を平行にするのに役立ち、機械的な欠陥(例えば鋸模様)を減らす。同様に、ポリッシング、エッチング及び洗浄の工程は、従来通りに、本発明の工程の前に行われる。
本発明は、従来の技術と比較して、少なくとも2桁の倍率で、エピタキシャル層のベーサルプレーン転位の密度を有利に減らす。基板から活性デバイス領域を分離するために確認される基準と共にベーサルプレーン転位密度のこの減少、及び既に引用した公報第20030080842号で考察されている表面欠陥の減少は、SiCバイポーラデバイスを商業化するための主要工程である。
本発明の追加の面は、図面を参照することによって理解され得る。
図1は、水酸化カリウム(KOH)によってエッチングされた炭化珪素エピタキシャル層表面の顕微鏡写真であり、様々な一般的なタイプの転位ピットが認められる。本明細書の他のところで記したように、多くのタイプの転位は、デバイス性能に影響を及ぼし得るが、ベーサルプレーン転位は、順方向バイアス下で望ましくないドリフトを引き起こす積層欠陥の有力な核生成サイトであるので、特に関連がある。図1では、ベーサルプレーン転位エッチピットのいくつか(必ずしも全てではない)を10で示してある。マイクロパイプは11で、貫通螺旋転位(threading screw dislocation)は12で、そして、貫通刃状転位(threading edge dislocation)は13で示してある。ベーサルプレーン転位エッチピットは、一つの頻繁な切子面のあるエッジを有する一般的に卵形形状を有することにより部分的に識別される。前記ピットの最も深い部分は、切子面のあるエッジに対して最も近くに見える。マイクロパイプ11は、炭化珪素の結晶充填構造のその一般的により大きいサイズ及びその六角形の幾何学的形状特性によって識別される。貫通螺旋転位は、最も深い部分がピットの中心に又は中心近くに存在することによって識別される。撮影された表面は、ベーサルプレーンに関して8°のオフアクシス配向を有しているので、図1のエッチピットの底部は、わずかに中心からはずれているように見える。
図2は、炭化珪素エピタキシャル層の表面上にあるキャロット欠陥14(その特徴的な形状によって識別され、その名称は、その形状からつけられている)を示す。図3は、水酸化カリウムによるエッチング後の図2の表面の写真であり、エッチングによって、ベーサルプレーン転位、貫通螺旋転位及び貫通刃状転位と一緒に、キャロット欠陥が画定されている様子が示されている。
図3は、図2と同じ表面を示しているが、本明細書で使用され且つ説明されるタイプのKOHエッチングの後に、キャロット欠陥、ならびにベーサルプレーン欠陥及び貫通螺旋転位及び貫通刃状転位に対応するピットが生じた。
図4は、エピタキシャル層成長中に、珪素液滴が炭化珪素表面をエッチングするときに生じる炭化珪素エピタキシャル層の表面上にある複数のエッチング部分15を示している。
図5は、選択性エッチングが、貫通転位中へのベーサルプレーン欠陥の伝播に有利に影響を及ぼし得る様式を概略的に示している。図5において、基板19の表面は20で示してあり、そしてベーサルプレーンは21で示してあり、他の好ましい成長目的のために基板表面20からオフアクシス(好ましい態様では8°)である。結晶中の原子の各層は23で示してある。エピタキシャル成長中、矢印24で示してある「吸着原子」(成長結晶を形成する原料ガスからの原子)は、基板表面20全体に拡散し、結晶面上に利用可能なサイトを加える。結晶が8°軸を外れて配向しているので、右から左に移動する原子は、左から右に移動する原子に比べてより容易に且つ頻繁に加わる傾向がある。
基板19がエッチングされ、エッチピット(25で示してある)がベーサルプレーン転位から発生すると、得られる形態は、右から左に移動する場合には吸着原子が加わるより大きな傾向を創出し、一方、左から右に移動する場合には吸着原子が加わるより小さい傾向を創出する。得られる成長は、面欠陥よりは螺旋構造が有利である傾向があり、既に記したように、貫通構造は、得られたデバイスにバイアスが印加されるときに、殆ど又は全く悪影響をもたらさないように考えられる。
図6は、ベーサルプレーン転位の減少作業から得られたいくつかの特性データが示してあり、X軸の3インチウェーハに関する進歩的な作製技術に対して、対数軸のY軸にベーサルプレーン転位密度(はじめに記したようにピット・cm−2単位)がプロットしてある。図6に記載してあるように、典型的基板は約10〜10cm−2の転位を含み、その後で、エピタキシャル層を成長させると、密度が約1桁減少する(約10〜10cm−2まで減少する)。RIEか溶融KOHエッチング(しかし、両方ではない)を使用すると、密度を、ほぼもう一桁(図6の約40〜50cm−2)だけ減らすことができるが、RIEもKOHもその他の方法を超える重要な改善をもたらさない。しかしながら、本発明を用いると、もう1桁、すなわち、図6に記録されているデータでは約4〜5cm−2まで減らすことができる。
基板の欠陥減少を更に利用するために、後の(例えばデバイス)エピタキシャル層の成長条件を最適化して、ベーサルプレーン転位が貫通転位になるという可能性を高めることができる。主に、これは、プレエッチング、開始成長速度、及び化学量論組成を調整して、転位変転(dislocation turning)のための手軽な環境を発生させることを含む。
最後に、エピタキシャル層成長中に、転位ループを発生させることもできる。これらのループは、転位がベーサル特性を示すセクションを含むことができ、また、これらのループセグメントは、ショックレー部分転位へと分解することができ、そして積層欠陥を生成し得る。エピタキシャル層成長条件は、ループが形成されないように用いなければならない。実際には、これは、追加の堆積層が、先に堆積した材料を適所に固定する前に、結晶中へ衝突材料を適当に収容するのに充分な時間が存在するように、(充分な温度及び化学量論組成によって)吸着原子の充分な表面移動性を保つことを意味している。
本発明は、伝統的にSiCエピタキシャル層成長技術で充分に対処されていなかった一組の転位の挙動に焦点を当てている。拡張エッチングは、実質的に従来の実行法とは異なる。エピタキシャル層成長の前に基板をKOHエッチング又は選択性エッチングすることは、極めて非典型的である。特にドーピング及び結晶品質の制御がランピング中に問題となるので、成長速度のランピングも珍しい。しかしながら、これらの独特な工程は、技術的な限界問題となっているVfドリフトを劇的に低減する機会を提供する。Vfドリフト以外の他のデバイス特性へのこの工程の影響は評価されていない。
拡張ドライエッチングによる損傷材料の除去は、多数の他のアプローチによって達成できる。スパッタリング、イオンミリング、ウェットエッチング及びCMPは明白な代替法である。更に、ウェーハの形削り工程及びポリッシング工程の改良は、表面下損傷を除去する必要性を減らすか又は排除できる。
また、選択性KOHエッチングは、別のエッチング技術で代替できるか又は最終表面作製工程に若しくはその場でのプレエピタキシャル層成長処理に組み込むこともできる。
そのアプローチは、Vfドリフト又は再結合強化転位すべりのようなVfドリフトと同様な性能劣化を経験する任意の半導体デバイスの製造にとって有益であることができる。
本明細書で言及される技術は、それぞれ、当業において一般的に良く認識されており、また、良く理解されているので、不要な実験を行わずとも実行できる。本明細書で出発構造として好ましく使用されるタイプの単結晶炭化珪素ウェーハは、4600 Silicon Drive,Durham,North Carolina 27706にあるCree,Inc.から市販されている。炭化珪素エピタキシャル層の成長は、米国特許第4,912,063号;第4,912,064号;第5,679,153号;及び第6,297,522号で説明されている技術を使用して行うことができる。炭化珪素のドライエッチング及び電解エッチングは、米国特許第6,034,001号;第5,571,374号;第5,227,034号;第4,981,551号;及び第4,865,685号で説明されている。エッチング液として溶融水酸化カリウムを使用して、半導体表面を識別し且つ特性を決定することは、よく理解されており、ASTM規格(例えばASTM F1404.92)として様々なバージョンが挙げられる。基板ウェーハのカッティング、機械的なポリッシング及びラッピングも完全に従来の技術である。
図面及び明細書において、本発明の好ましい態様を開示し、また特定の用語を用いたが、それらは、単に一般的及び説明的な意味で用いているのであって、本発明を限定するために用いているのではない。本発明の範囲は請求の範囲において規定される。
溶融KOHによるエッチング後のSiC基板表面の写真である。 SiC表面上のキャロット欠陥の写真である。 溶融KOHによるエッチング後の同じキャロット欠陥の写真である。 エピタキシャル層成長中に形成されたSi液滴からエッチングされたSiC表面の写真である。 ベーサルプレーン欠陥の伝播に関するKOHエッチングの影響を示している概略図である。 表面作製技術に対するベーサルプレーン転位密度のプロットである。

Claims (21)

  1. 以下の工程:すなわち、
    非選択性エッチングによって炭化珪素基板の表面をエッチングして、表面損傷及び表面下損傷の両方を除去する工程;
    その後で、選択性エッチングによって同じ表面をエッチングし、それによって、その後に終端する傾向があるか又は該基板表面上でその次のエピタキシャル層成長中に貫通転位として伝播する傾向がある該基板上の少なくともいくらかのベーサルプレーン転位からエッチング生成構造を発生させる工程;及びその後で、
    二回エッチングされた表面上に炭化珪素の第一エピタキシャル層を成長させる工程
    を含む、炭化珪素ベースのバイポーラデバイスにおいて、積層欠陥核生成を減らし、そして順方向電圧(Vf)ドリフトを低下させるための基板及びエピタキシャル層を作製する方法。
  2. 該非選択性エッチングとして反応性イオンエッチングによって該表面をエッチングすることを含む請求項1記載の方法。
  3. 化学的機械的ポリッシング工程によって該表面をエッチングすることを含む請求項1記載の方法。
  4. 該選択性エッチングとして溶融塩によって該表面をエッチングする工程を含む請求項1記載の方法。
  5. 該二回エッチングされた表面上に導電性エピタキシャル層を成長させる工程を含む請求項1記載の方法。
  6. 該二回エッチングされた表面上にn型エピタキシャル層を成長させる工程を含む請求項5記載の方法。
  7. 該第一導電性エピタキシャル層の上に第二導電性エピタキシャル層を成長させること、及び該第一導電性エピタキシャル層とは逆の導電型を有することを含む請求項1記載の方法。
  8. 該第一エピタキシャル層を成長させる工程が、選択的にエッチングされた表面上に半犠牲エピタキシャル層を形成して、エッチングされたベーサルプレーン欠陥が、その後の成長中に、貫通欠陥へと再配向するのを促進させることを含み;そして、該第一エピタキシャル層を形成する前に、以下の工程:すなわち、
    該エッチングされた半犠牲エピタキシャル層をポリッシングしてエッチピットを減らす工程;及び
    該ポリッシングされた半犠牲エピタキシャル層をエッチングして(下地基板には達しない)、該エピタキシャル層をポリッシングする工程から生じる表面下損傷を除去して、それによって、該基板と該ポリッシングされたエピタキシャル層との上に形成されたデバイスにおいて順方向電圧下で積層欠陥を伝播できる表面下欠陥の数を減らす工程 を更に含む、請求項1記載の方法。
  9. 化学気相堆積によって該半犠牲エピタキシャル層を形成することを含む請求項8記載の方法。
  10. 化学的機械的な方法を使用して該エッチングされた半犠牲エピタキシャル層をポリッシングすることを含む請求項8記載の方法。
  11. ドライエッチングを使用して該ポリッシングされた半犠牲エピタキシャル層をエッチングすることを含む請求項8記載の方法。
  12. 反応性イオンエッチングを使用して該ポリッシングされた半犠牲エピタキシャル層をエッチングすることを含む請求項11記載の方法。
  13. 該非選択性エッチングの前に、以下の工程:すなわち、
    単結晶ブールから該基板をソーイングする工程;
    該ソーイングされた基板をラッピングする工程;
    ラッピングされた基板をポリッシングする工程;及び
    ポリッシングされた基板を洗浄する工程
    を更に含む請求項1記載の方法。
  14. 該第一エピタキシャル層を成長させる工程が、該選択的にエッチングされた表面に存在する典型的な貫通欠陥エッチピット深さの厚さに比べて更に大きな厚さまで、該選択的にエッチングされた基板表面上に導電性エピタキシャル層を成長させて、それによって、該基板の上での追加のポリッシング工程及びエッチング工程を支持するのに充分な厚さを有する該エピタキシャル層を提供すること;そしてその後で、
    該導電性エピタキシャル層の充分な部分をポリッシングし除去して、エッチングされたピットを含む材料を除去し、それによって、該選択的にエッチングされた基板の表面に比べてエッチングされたピットが少ない表面を提供すること;そして
    該エピタキシャル層を研磨する工程から生じる表面下損傷を除去するのに充分な該エピタキシャル層の第二非選択的エッチングを行って(下地基板には達しない)、それによって、該基板と該研磨されたエピタキシャル層との上に形成されたデバイスにおいて、順方向電圧下で積層欠陥を伝播し得る表面下欠陥の数を減らすこと
    を含む請求項1記載の方法。
  15. 溶融水酸化カリウムによって該表面を選択的にエッチングすることを含む請求項14記載の基板作製法。
  16. 該エピタキシャル層の該研磨されエッチングされた表面の上にn型エピタキシャル層を形成し;そして、該エピタキシャル層の研磨されエッチングされた表面の上にp型エピタキシャル層を形成する(n型エピタキシャル層とp型エピタキシャル層との間にはpn接合が存在する)ことによって、バイポーラデバイスを形成することを更に含む請求項14記載の基板作製法。
  17. n型炭化珪素基板をエッチングする工程;
    該選択的にエッチングされた基板表面上でn型エピタキシャル層を成長させ、ポリッシングし、そしてエッチングする工程;
    該ポリッシングされエッチングされたエピタキシャル層の上に別のn型エピタキシャル層を成長させる工程;及び
    該n型エピタキシャル層の上にp型エピタキシャル層を成長させる工程(n型エピタキシャル層とp型エピタキシャル層との間にはpn接合が存在する)
    を含む請求項16記載のデバイス作製法。
  18. 炭化珪素ブールから炭化珪素基板ウェーハをソーイングする工程;そしてその後で、
    該基板ウェーハ上で該非選択性エッチングを行う工程を更に含む請求項1記載の方法。
  19. 該非選択性エッチングの前に、該ソーイングされた基板ウェーハをラッピングしポリッシングする工程を更に含む請求項18記載の方法。
  20. 該第二非選択性エッチングによって作製された該表面の直ぐ上で該第一デバイスエピタキシャル層を成長させる工程を含む請求項19記載の方法。
  21. 炭化珪素の3C、4H、6H及び15Rから選択されるポリタイプを有する単結晶炭化珪素基板上で該非選択性エッチング及び選択性エッチングを行う工程を含む請求項1又は請求項14記載の方法。
JP2006528051A 2003-09-22 2004-09-14 積層欠陥核生成サイトを減らして、バイポーラデバイスのVfドリフトを低減する方法 Active JP4723500B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/605,312 US7018554B2 (en) 2003-09-22 2003-09-22 Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices
US10/605,312 2003-09-22
PCT/US2004/030041 WO2005034208A2 (en) 2003-09-22 2004-09-14 METHOD TO REDUCE STACKING FAULT NUCLEATION SITES AND REDUCE Vf DRIFT IN BIPOLAR DEVICES

Publications (2)

Publication Number Publication Date
JP2007506289A true JP2007506289A (ja) 2007-03-15
JP4723500B2 JP4723500B2 (ja) 2011-07-13

Family

ID=34312546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006528051A Active JP4723500B2 (ja) 2003-09-22 2004-09-14 積層欠陥核生成サイトを減らして、バイポーラデバイスのVfドリフトを低減する方法

Country Status (9)

Country Link
US (2) US7018554B2 (ja)
EP (1) EP1665343B1 (ja)
JP (1) JP4723500B2 (ja)
CN (1) CN100470725C (ja)
AT (1) ATE457523T1 (ja)
CA (1) CA2539618A1 (ja)
DE (1) DE602004025479D1 (ja)
TW (1) TW200525582A (ja)
WO (1) WO2005034208A2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008037357A1 (de) 2007-09-28 2009-04-16 Hitachi Cable, Ltd. Halbleitersubstrat aus Siliziumkarbid und Halbleiterelement mit einem solchen Substrat
US8203150B2 (en) 2008-06-04 2012-06-19 Hitachi Cable, Ltd. Silicon carbide semiconductor substrate and method of manufacturing the same
WO2013011759A1 (ja) * 2011-07-15 2013-01-24 住友電気工業株式会社 半導体装置の製造方法
JP2013183064A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置の製造方法
WO2018150861A1 (ja) 2017-02-20 2018-08-23 日立金属株式会社 炭化ケイ素積層基板およびその製造方法
WO2021025085A1 (ja) 2019-08-06 2021-02-11 学校法人関西学院 SiC基板、SiCエピタキシャル基板、SiCインゴット及びこれらの製造方法
WO2022153918A1 (ja) * 2021-01-15 2022-07-21 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP7294502B1 (ja) 2022-06-03 2023-06-20 株式会社レゾナック SiC単結晶基板

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018554B2 (en) * 2003-09-22 2006-03-28 Cree, Inc. Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices
US7230274B2 (en) * 2004-03-01 2007-06-12 Cree, Inc Reduction of carrot defects in silicon carbide epitaxy
US7173285B2 (en) * 2004-03-18 2007-02-06 Cree, Inc. Lithographic methods to reduce stacking fault nucleation sites
JP4639326B2 (ja) * 2004-03-24 2011-02-23 独立行政法人産業技術総合研究所 半導体装置
US7391058B2 (en) * 2005-06-27 2008-06-24 General Electric Company Semiconductor devices and methods of making same
US9455356B2 (en) * 2006-02-28 2016-09-27 Cree, Inc. High power silicon carbide (SiC) PiN diodes having low forward voltage drops
CA2584950A1 (en) * 2006-04-26 2007-10-26 Kansai Paint Co., Ltd. Powder primer composition and method for forming coating film
JP4946202B2 (ja) * 2006-06-26 2012-06-06 日立金属株式会社 炭化珪素半導体エピタキシャル基板の製造方法。
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US8710510B2 (en) 2006-08-17 2014-04-29 Cree, Inc. High power insulated gate bipolar transistors
JP5131675B2 (ja) * 2006-08-25 2013-01-30 国立大学法人京都大学 炭化ケイ素基板の製造方法
US8157914B1 (en) 2007-02-07 2012-04-17 Chien-Min Sung Substrate surface modifications for compositional gradation of crystalline materials and associated products
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US8563332B2 (en) * 2007-09-03 2013-10-22 Panasonic Corporation Wafer reclamation method and wafer reclamation apparatus
US8652255B2 (en) * 2007-10-12 2014-02-18 The United States Of America, As Represented By The Secretary Of The Navy Method of producing epitaxial layers with low basal plane dislocation concentrations
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
DE102008060372B4 (de) 2008-09-05 2015-11-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Siliziumkarbid-Epitaxieschicht und eines Siliziumkarbid-Bauelementes
US8497552B2 (en) * 2008-12-01 2013-07-30 Cree, Inc. Semiconductor devices with current shifting regions and related methods
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US9464366B2 (en) * 2009-08-20 2016-10-11 The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial SiC
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP4850960B2 (ja) * 2010-04-07 2012-01-11 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
SE1051137A1 (sv) 2010-10-29 2012-04-30 Fairchild Semiconductor Förfarande för tillverkning av en kiselkarbid bipolär transistor och kiselkarbid bipolär transistor därav
JP5678622B2 (ja) 2010-12-03 2015-03-04 株式会社デンソー 炭化珪素単結晶の製造方法
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
JP5961357B2 (ja) * 2011-09-09 2016-08-02 昭和電工株式会社 SiCエピタキシャルウェハ及びその製造方法
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
JP2014531752A (ja) 2011-09-11 2014-11-27 クリー インコーポレイテッドCree Inc. 改善したレイアウトを有するトランジスタを備える高電流密度電力モジュール
US8900979B2 (en) * 2011-11-23 2014-12-02 University Of South Carolina Pretreatment method for reduction and/or elimination of basal plane dislocations close to epilayer/substrate interface in growth of SiC epitaxial films
US9644288B2 (en) 2011-11-23 2017-05-09 University Of South Carolina Pretreatment method for reduction and/or elimination of basal plane dislocations close to epilayer/substrate interface in growth of SiC epitaxial films
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
CN102931118B (zh) * 2012-11-27 2015-09-02 杭州士兰集成电路有限公司 外延缺陷分析结构及制造方法和外延缺陷的分析方法
CN104937699B (zh) * 2012-11-30 2018-12-18 Lg 伊诺特有限公司 外延晶片和使用其的开关元件及发光元件
JP2014146748A (ja) * 2013-01-30 2014-08-14 Toshiba Corp 半導体装置及びその製造方法並びに半導体基板
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
US9129799B2 (en) * 2013-09-27 2015-09-08 The United States Of America, As Represented By The Secretary Of The Navy Elimination of basal plane dislocations in post growth silicon carbide epitaxial layers by high temperature annealing while preserving surface morphology
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
JP2016063190A (ja) * 2014-09-22 2016-04-25 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板および炭化珪素半導体装置
CN104851781B (zh) * 2015-06-08 2020-04-14 国网智能电网研究院 一种n型低偏角碳化硅外延片的制备方法
CN105006423B (zh) * 2015-06-08 2018-12-18 国网智能电网研究院 一种p型低偏角碳化硅外延片的制备方法
CN104934318B (zh) * 2015-06-08 2018-12-04 国网智能电网研究院 一种n型低缺陷碳化硅外延片的制备方法
CN104993030A (zh) * 2015-06-08 2015-10-21 国网智能电网研究院 一种p型低缺陷碳化硅外延片的制备方法
CN105140111A (zh) * 2015-08-11 2015-12-09 中国科学院半导体研究所 消除碳化硅外延面穿通缺陷的方法
CN105244255B (zh) * 2015-08-27 2019-03-05 中国电子科技集团公司第十三研究所 一种碳化硅外延材料及其生产方法
JP7129889B2 (ja) * 2018-11-09 2022-09-02 昭和電工株式会社 SiCエピタキシャルウェハの製造方法
CN110767593A (zh) * 2019-10-14 2020-02-07 芯盟科技有限公司 一种半导体结构及其形成方法
CN111005068A (zh) * 2019-12-09 2020-04-14 中国电子科技集团公司第五十五研究所 一种生长高表面质量超厚igbt结构碳化硅外延材料的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0797299A (ja) * 1993-09-28 1995-04-11 Nippon Steel Corp SiC単結晶の成長方法
JPH07131067A (ja) * 1993-11-08 1995-05-19 Sanyo Electric Co Ltd 炭化ケイ素ウエハの製造方法及び炭化ケイ素発光ダイオード素子の製造方法
JP2001002499A (ja) * 1999-06-17 2001-01-09 Denso Corp 種結晶とそれを用いた炭化珪素単結晶の製造方法、炭化珪素単結晶体および単結晶製造装置
JP2005039257A (ja) * 2003-07-02 2005-02-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US59901A (en) * 1866-11-20 Improvement in tee manufacture of white lead
US170491A (en) * 1875-11-30 Improvement in thill-couplings
US80842A (en) * 1868-08-11 John stare
US38627A (en) * 1863-05-19 Improvement in corn-planters
US69818A (en) * 1867-10-15 Improvement in machine foe compressing carriaffe-wheels
US49129A (en) * 1865-08-01 Improved drill
FR2620052B1 (fr) * 1987-09-09 1990-04-27 Valois Vaporisateur du type pompe manuelle a precompression pour utilisation avec un gaz propulseur
US4912063A (en) * 1987-10-26 1990-03-27 North Carolina State University Growth of beta-sic thin films and semiconductor devices fabricated thereon
US4912064A (en) * 1987-10-26 1990-03-27 North Carolina State University Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon
US4865685A (en) * 1987-11-03 1989-09-12 North Carolina State University Dry etching of silicon carbide
US4981551A (en) * 1987-11-03 1991-01-01 North Carolina State University Dry etching of silicon carbide
US4946547A (en) * 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
DE4033355C2 (de) * 1990-10-19 1999-08-26 Siemens Ag Verfahren zum elektrolytischen Ätzen von Siliziumcarbid
US6034001A (en) * 1991-10-16 2000-03-07 Kulite Semiconductor Products, Inc. Method for etching of silicon carbide semiconductor using selective etching of different conductivity types
US5709745A (en) * 1993-01-25 1998-01-20 Ohio Aerospace Institute Compound semi-conductors and controlled doping thereof
US5679153A (en) * 1994-11-30 1997-10-21 Cree Research, Inc. Method for reducing micropipe formation in the epitaxial growth of silicon carbide and resulting silicon carbide structures
US5571374A (en) * 1995-10-02 1996-11-05 Motorola Method of etching silicon carbide
US5900647A (en) * 1996-02-05 1999-05-04 Sharp Kabushiki Kaisha Semiconductor device with SiC and GaAlInN
US5944890A (en) * 1996-03-29 1999-08-31 Denso Corporation Method of producing single crystals and a seed crystal used in the method
US5895583A (en) * 1996-11-20 1999-04-20 Northrop Grumman Corporation Method of preparing silicon carbide wafers for epitaxial growth
US6562130B2 (en) * 1997-01-22 2003-05-13 The Fox Group, Inc. Low defect axially grown single crystal silicon carbide
US5915194A (en) * 1997-07-03 1999-06-22 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Method for growth of crystal surfaces and growth of heteroepitaxial single crystal films thereon
US6063186A (en) * 1997-12-17 2000-05-16 Cree, Inc. Growth of very uniform silicon carbide epitaxial layers
SE512259C2 (sv) * 1998-03-23 2000-02-21 Abb Research Ltd Halvledaranordning bestående av dopad kiselkarbid vilken innefattar en pn-övergång som uppvisar åtminstone en ihålig defekt och förfarande för dess framställning
EP1215730B9 (en) 1999-09-07 2007-08-01 Sixon Inc. SiC WAFER, SiC SEMICONDUCTOR DEVICE AND PRODUCTION METHOD OF SiC WAFER
US6428621B1 (en) * 2000-02-15 2002-08-06 The Fox Group, Inc. Method for growing low defect density silicon carbide
EP1143033B1 (en) * 2000-04-07 2004-09-01 Hoya Corporation Silicon carbide and method for producing the same
JP4716558B2 (ja) 2000-12-12 2011-07-06 株式会社デンソー 炭化珪素基板
US6706114B2 (en) 2001-05-21 2004-03-16 Cree, Inc. Methods of fabricating silicon carbide crystals
JP2003068654A (ja) 2001-08-27 2003-03-07 Hoya Corp 化合物単結晶の製造方法
US6858537B2 (en) * 2001-09-11 2005-02-22 Hrl Laboratories, Llc Process for smoothing a rough surface on a substrate by dry etching
US6849874B2 (en) 2001-10-26 2005-02-01 Cree, Inc. Minimizing degradation of SiC bipolar semiconductor devices
US7018554B2 (en) * 2003-09-22 2006-03-28 Cree, Inc. Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0797299A (ja) * 1993-09-28 1995-04-11 Nippon Steel Corp SiC単結晶の成長方法
JPH07131067A (ja) * 1993-11-08 1995-05-19 Sanyo Electric Co Ltd 炭化ケイ素ウエハの製造方法及び炭化ケイ素発光ダイオード素子の製造方法
JP2001002499A (ja) * 1999-06-17 2001-01-09 Denso Corp 種結晶とそれを用いた炭化珪素単結晶の製造方法、炭化珪素単結晶体および単結晶製造装置
JP2005039257A (ja) * 2003-07-02 2005-02-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008037357A1 (de) 2007-09-28 2009-04-16 Hitachi Cable, Ltd. Halbleitersubstrat aus Siliziumkarbid und Halbleiterelement mit einem solchen Substrat
US8203150B2 (en) 2008-06-04 2012-06-19 Hitachi Cable, Ltd. Silicon carbide semiconductor substrate and method of manufacturing the same
WO2013011759A1 (ja) * 2011-07-15 2013-01-24 住友電気工業株式会社 半導体装置の製造方法
JP2013026247A (ja) * 2011-07-15 2013-02-04 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2013183064A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置の製造方法
WO2018150861A1 (ja) 2017-02-20 2018-08-23 日立金属株式会社 炭化ケイ素積層基板およびその製造方法
US11031238B2 (en) 2017-02-20 2021-06-08 Hitachi Metals, Ltd. Silicon carbide stacked substrate and manufacturing method thereof
WO2021025085A1 (ja) 2019-08-06 2021-02-11 学校法人関西学院 SiC基板、SiCエピタキシャル基板、SiCインゴット及びこれらの製造方法
WO2022153918A1 (ja) * 2021-01-15 2022-07-21 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP7294502B1 (ja) 2022-06-03 2023-06-20 株式会社レゾナック SiC単結晶基板
JP2023177969A (ja) * 2022-06-03 2023-12-14 株式会社レゾナック SiC単結晶基板

Also Published As

Publication number Publication date
DE602004025479D1 (de) 2010-03-25
ATE457523T1 (de) 2010-02-15
US7018554B2 (en) 2006-03-28
WO2005034208A3 (en) 2005-06-02
CN100470725C (zh) 2009-03-18
JP4723500B2 (ja) 2011-07-13
US7279115B1 (en) 2007-10-09
US20050064723A1 (en) 2005-03-24
CN1856862A (zh) 2006-11-01
EP1665343B1 (en) 2010-02-10
CA2539618A1 (en) 2005-04-14
TW200525582A (en) 2005-08-01
WO2005034208A2 (en) 2005-04-14
US20070221614A1 (en) 2007-09-27
EP1665343A2 (en) 2006-06-07

Similar Documents

Publication Publication Date Title
JP4723500B2 (ja) 積層欠陥核生成サイトを減らして、バイポーラデバイスのVfドリフトを低減する方法
US8536582B2 (en) Stable power devices on low-angle off-cut silicon carbide crystals
US7226805B2 (en) Sequential lithographic methods to reduce stacking fault nucleation sites
JP5140415B2 (ja) 積層欠陥核生成部位を低減するリソグラフィ方法および積層欠陥核生成部位を低減した構造
JP3761418B2 (ja) 化合物結晶およびその製造法
JP2006327931A (ja) 半導体層構造並びに半導体層構造の製造方法
US9988738B2 (en) Method for manufacturing SiC epitaxial wafer
JP2009218575A (ja) 半導体基板の製造方法
JP2006032655A (ja) 炭化珪素基板の製造方法
JP5353800B2 (ja) 炭化珪素エピタキシャル膜の製造方法
JP2008098412A (ja) 炭化珪素単結晶ウェハ及びその製造方法
JP3142312B2 (ja) 六方晶半導体の結晶成長方法
JP4976647B2 (ja) 炭化珪素半導体基板の製造方法
KR20070017097A (ko) 결정핵 생성 자리의 적층 결함 및 양극 디바이스에서의Vf를 감소시키는 방법
JP2020186153A (ja) 半導体層の成長方法、半導体装置の製造方法、及び、バルク結晶の製造方法
JP2008273789A (ja) Iii族窒化物半導体およびその製造方法、基板の製造方法、iii族窒化物半導体製造用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101117

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101217

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110407

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4723500

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250