TW200525582A - Method to reduce stacking fault nucleation sites and reduce Vf drift in bipolar devices - Google Patents

Method to reduce stacking fault nucleation sites and reduce Vf drift in bipolar devices Download PDF

Info

Publication number
TW200525582A
TW200525582A TW093128733A TW93128733A TW200525582A TW 200525582 A TW200525582 A TW 200525582A TW 093128733 A TW093128733 A TW 093128733A TW 93128733 A TW93128733 A TW 93128733A TW 200525582 A TW200525582 A TW 200525582A
Authority
TW
Taiwan
Prior art keywords
substrate
epitaxial layer
layer
etching
selective
Prior art date
Application number
TW093128733A
Other languages
English (en)
Inventor
Joseph John Sumakeris
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of TW200525582A publication Critical patent/TW200525582A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Weting (AREA)
  • Bipolar Transistors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

200525582 九、發明說明： 【發明所屬之技術領域】 本發明係關於增加電子裝置（尤其電力電子裝置）中所使 用之半導體材料之品質及所要特性。詳言之，本發明係關 於一種用於使碳化矽中之晶體缺陷最小化之經改良方法， 以及所得之經改良結構及裝置。本發明係關於同在申請中 及共同讓渡之美國專利申請公開案第20030080842號中所 揭示及所申請之標的物。 【先前技術】 碳化碎 碳化矽（SiC)作為適當候選半導體材料已出現二十年，其 提供優於矽及砷化鎵之許多優點。詳言之，碳化矽具有寬 帶隙、尚崩潰電場、高導熱性、高飽和電子漂移速度，且 實體上極為堅固。详言之，碳化矽具有極高熔點且為世界 上所知最硬材料之一。 然而，由於其物理特性，碳化矽亦相當難以生產。因為 碳化矽可生長成許多種多型，所以其難以長成較大單晶。 生長碳化矽所需之高溫亦使對雜質含量（包括摻雜）之控制 相當困難，且同樣提高了薄膜（例如，磊晶層）生產中之難 度。由於其硬度，切割及研磨半導體晶圓之傳統步驟難以 對碳化矽進行。類似地，其對化學侵蝕之抗性使其難以以 傳統方式來钱刻。 詳吕之，碳化矽可形成超過15〇種多型，其中許多種係藉 由相“】之熱力差異來分離。結果在碳化石夕中生長單晶基 96165.doc 200525582 板及尚品質磊晶層（"epilayers")已經成為，且仍為一困難之 任務。 然而，基於包括由本發明之受讓人所進行的在此特殊領 域中之大量研究及發現，已在碳化矽之生長及將其製成有 用裝置方面取得許多進展。因此，現可得到商業裝置，今 等商業裝置加入碳化矽來產生藍色及綠色發光二極體，作 為用於諸如第III族氮化物之其它有用半導體之基板，以用 於高功率射頻（RF)及微波應用，及用於其它高功率、高電 壓應用。 由於碳化矽技術之成功已增加了某些基於碳化矽之裝置 的可用性，因此彼等裝置之特殊態樣已變得更加明顯。詳 言之，吾人已觀察到基於碳化矽之二極裝置的順向電壓（亦 稱為’’順向偏壓"）易於在彼等裝置之運作期間顯著增加。由 於許多原因，半導體裝置中之此等功能性問題可通常產生 自形成該等裝置之材料之晶體結構中的缺陷。 結晶缺陷 於最基本私度上，結構性結晶缺陷分成四類：點缺陷、 線缺陷、平面缺陷及三維缺陷。點缺陷包括空位（vacancy)， 線缺陷包括位錯，平面缺陷包括堆疊錯誤且三維缺陷包括 多型内含物。 位錯為一種在整個晶體中延伸許多單位晶胞（unit cell)長 度之結構不完整性。位錯之更明確的描述將其分類為螺旋 及邊緣位錯。如熟習此項技術者所認識的，真實晶體中原 子至原子（或離子至離子）且回到其自身之對稱路徑係稱為 96165.doc 200525582 伯格斯（BUrgers)電路。若晶格中代表該結構之相同路徑未 回到自身’使得開始與結束未位於相同原子上，則伯：斯 電路包含一或多個位錯。在晶格中完成閉合電路之向量稱 為伯格斯向量且其量測位錯之數值及方向。 冉 若伯格斯向量平行於定位位錯之線，則稱該缺陷為螺旋 位錯。或者，若伯格斯向量垂直於位錯，則將其稱為邊緣 位錯。邊緣位錯之最簡單形式為以有些類似於部分地插入 卡片槽(deck)中之外部卡之方式插在兩正交平面之間的原 子或離子之不完全平面。在位錯線之—侧上，該等平面分 開以為外層留出空間；在另一侧上，該等平面由於缺少^ 而壓縮。 螺旋位錯未必不利，且實際上對於晶面之生長尤其重 要。螺旋位錯始終出現一或多個原子高之邊緣。在此邊緣 處，晶體之持續生長相對容易。然而，位錯使晶體中相當 容易地發生塑膠流。在—有限區域卜由位錯所產生之位 錯線可幾乎為直線。含㈣格斯向量及位錯線之—區段的 任何平面稱為"滑動平面"。因為該滑動平面中之運動僅涉 及結構元件之微小位移’所以邊緣位錯相對容易地移動通 過晶體。換言之’滑動平面提供—可將晶體改組之低能量 中間狀態。 碳化矽中之缺陷 在碳化矽電力裝置中’由於裝置之運作為晶體改組提供 所需之相當低能量’因此此相對低能量中間狀態之可用性 促使錯誤持續生長。 96165.doc 200525582 商業優質SiC晶圓及磊晶層包括螺旋位錯及邊緣位錯。此 專位錯可由其在晶體内之排列而進一步分組。沿c軸傳播之 彼等位錯稱為穿透位錯，而位於c平面内之位錯稱為基礎平 面位錯。一般而言，在SiC中，基礎平面位錯經由下述機制 較佳地分解成部分位錯係在能量上有利的： 1/3<112〇>—1/3<1〇了〇〉+1/3<〇1了〇>方程式1 上述分解反應描述將一基礎平面位錯分解成兩肖克利 (Shockley)部分位錯。在以上分解期間所產生之線缺陷將限 制平面堆疊錯誤缺陷。實際上，除非該堆疊錯誤到達一自 由表面’否則部分位錯將約束堆疊錯誤之整個周邊。此堆 豐錯誤在二極裝置中將為電活性的且在順向運作期間，於 該堆疊錯誤附近電子_電洞電漿將被減少。經減少之電漿密 度將增加裝置之順向電壓。另一複雜情況為經由位錯增強 之位錯滑動，堆疊錯誤可在裝置之順向運作期間繼續擴 展。因為此行為導致了具有可在運作期間不可預測地改變 之功能特性的裝置，所以此行為為裝置開發之重大阻礙。 換言之，施加電流通過碳化矽二極裝置易於引發或傳播 (或其兩者）晶體結構中之改變。如上所述，許多Sic多型係 熱力學上極相近，且極可能進行固相轉換。當堆疊錯誤進 行得過於廣泛時，其易於導致順向電壓以不良方式增加， 10亥不良方式可阻止裝置如許多應用中所要求或所期望地一 般精確地運作。 在一些慣例中，以每立方厘米材料之位錯長度之厘米數 來描述位錯密度，且因此以每平方厘米（cm-2)之單位報告位 96165.doc 200525582 錯密度。在另一慣例中（且如本文中所用的），用於Sic磊晶 層生長之4H-SiC基板之偏軸定向及用以偵測位錯之常用钱 刻技術使得使用蝕刻坑密度（亦為cm-2之單位）描述Sic中之 位錯密度更方便。熟習此項技術者將因此認識到，對於以 cm/cm3表達之特定位錯密度而言，依典型位錯組態及基板 之偏軸角度而定，當表達為pits/cm2時，可獲得極為不同之 位錯坑密度。因此，儘管兩數字將具有相同淨單位（cm_2)， 但其未必指示相同實際位錯密度。為清晰及一致性起見， 在此揭示中，位錯密度將僅被描述為呈現於製備有一矽面 且偏轴8。（〇〇〇1)定向之基板之經蝕刻表面上的特定坑之密 度。 目刖可構仔之4H-SiC基板按本文所使用之慣例具有約每 cm為1E3至1E5 (103-105)之位錯。此包括穿透螺旋及邊緣 位錯，微管（micropipe)及基礎平面位錯。圖1為經kohi虫刻 之磊晶層表面之顯微照片，其展現各種常見類型之位錯坑 (其確貫性質陳述於詳細說明中）。所有類型之位錯可影響裝 置效能，但基礎平面位錯尤其被暗示為導致Vf漂移之堆疊 錯誤的主要晶核生成部位。 接著’基板中之缺陷經常在生長於此等基板上之蟲晶層 中被重複，因而使得基板晶體品質成為關於所得裝置之品 質及效能的重要因素。 習知基板製備及磊晶層生長實務將相當有效地將基礎平 面位錯之密度自基板中之1E3-1E4 cm·2減至磊晶層中之約 400 cnT2。此位錯密度減少係經由基板製備與磊晶層生長操 96165.doc 200525582 作t之改變來完成。 因為s i c為十分堅硬之材料，所以製傷典型基板需要相當 強烈之鋸割、磨光及研磨操作。此等步驟均產生表面下^ 傷，其包括巨大數目之位錯（包括基礎平面位錯）。為移除= 又知區域’實務上’在晶圓成形之後使用諸如化學機械研 磨（CMP)或乾式蝕刻之較不強烈最終製備以移除表面下損 傷。然*，本發明人已觀察到在許多狀況下，表面下損傷 傳播超出了由此習知最終表面製備所移除之厚度數微米。 詳言之，且不希望受任何特殊理論所限制，吾人假設（但仍 未確定）來自鋸割操作之損傷為剩餘損傷之主導原因。 因此，SiC之二極裝置的結構及操作中之持續改良將需要 位於下方之基板及其晶體結構之持續改良。 【發明内容】 本發明為一種製備用於減少基於碳化矽之二極裝置中之 堆豐錯誤晶核生成及減少順向電壓（Vf)漂移之基板的方 法。该方法包括以下步•驟：在—碳化石夕基板表面上進行第 一非選擇性蝕刻以移除表面與表面下損傷；其後在相同表 面^進行一選擇性蝕刻，其足以呈現該等基礎平面位錯與 曰曰圓表面之交又線（此交又線隨後將易於傳播進入磊晶層 中成為穿透缺陷）’同時避免產生沒⑽内含物及胡蘿菌缺 陷（carrot defect);在該選擇性蝕刻之基板表面上生長一磊 晶層至大於該選擇性蝕刻之表面中之典型穿透蝕刻坑厚度 的厚度’以藉此使蟲晶層具有足夠厚度來支持基板上之額 外研磨及蝕刻步驟；研磨掉磊晶層之一足夠部分來移除含 96165.doc 200525582 有钕刻坑之材料，以藉此使—表面具有比選擇性颠刻之基 更少之則坑；及進行縣晶層之第二非選擇㈣ J ，其足以移除來自研磨磊晶層之步驟的表面下損傷而不 達下方基板，以藉此減少可在形成於基板及經研磨磊晶 層上之裝置中於順向電壓下傳播堆疊錯誤之表面下缺陷的 ^基於以下結合隨附圖式之詳細描述，本發明之前述及其 匕目的及優點以及實現該等目的及優點之方式將變得更产 楚。 〆月 【實施方式】 本發明為一種製備一用於減少在基於碳化矽之二極裝置 中之堆叠錯誤晶核生成及減少順向電壓（Vf)漂移之基板的 在第-實施例中’該方法初始包含在碳化矽基板之表面 進行非選擇性钱刻（較佳為乾式！虫刻，最佳為反應性離 子餘刻（RIE))以移除通常由對極堅硬之沉材料之錯割及抛 光所導致的表面與表面下損傷。如熟悉電子裝置之製造者 所次非選擇性姓刻以相同速率移除所有材料。選擇性餘 刻比其它材料更快地移除特定材料—例如，受損的、n型、p 型。用於碳化矽之乾式蝕刻的例示性（但非限制性）技術陳述 於美國專利第4,865,685號及其同屬第4,981，551號中。用於 進行本文所述之選擇性及非選擇性蝕刻的其它技術及化學 處理在此技藝中為一般已知#，且除說明本發明之實施例 外’本文中將不再對其進行詳細描述。 96165.doc -11 - 200525582 本文中使用了術語”基板”，其使用程度廣泛地^以包括 一大型單晶(通常切自-晶球)以及-可包括-或多層磊晶 層之褒置前驅體結構，但其基本上（儘管未必絕對地）充當形 成於其上之裝置的物理及電子載體。 類似地’術5吾乾式則"及"濕式姓刻"通常指反應性離子 茨、電水姓刻（乾式）或用以在溶融鹽或其它溶液（"濕式"）中 進行蝕刻。 、，在#乂佳實&例中，將初始非選擇性姓刻進行至約五微 米之冰度。由比較而知，一標準姓刻僅移除約一微米之材 料’其係因為更加擴展之R職刻可趨於於晶圓上產生巨大 數目之自遮蔽缺陷及坑。 在非選擇性韻刻之後，該方法包含在該相同表面上進行 、擇I·生蝕刻，其足以展現基礎平面位錯之蝕刻坑，同時 避免在隨後蟲晶層生長中產生万（意即，3C多型）内含物及 胡蘿菌缺陷。在較佳實施例中，以炼融鹽來進行選擇性敍 刻’溶融氫氧化鉀（K0H⑴）為一種此較佳鹽。溶融鹽姓刻之 性質通常為熟習此項技術者所良好地理解且將不另外詳細 描述。在稍微過度簡化之術語中，選擇性則為與晶體生 長相反之功能；意即’以與晶體傾向於以不同結構特徵不 同地生長相同之方式’蝕刻將傾向於在不同結構特徵處不 同地移除材料’且因此使其顯著。 氫氧化鉀蝕刻通常在約攝氏450。之溫度下進行，其進行 時間在約20與45分鐘之間。在建立時間與溫度中，不'充$ KOH蝕刻將不會充分展現基礎平面位錯。或者，過分 96165.doc -12- 200525582 餘刻將於鼢後的經蝕刻表面上之磊晶層生長期間產生 3C(/?)夕型内含物及胡蘿蔔缺陷。在大多狀況下，约4%π 之溫度將韻刻保持為適當選擇性。更高溫度钱刻易於變為 非選擇性的且產生一組不良所得較寬坑。舉例而言，6〇〇 C作為、、、呈驗上限顯然過尚，同時勉刻劑之炼點代表功能下 限。 在延伸之乾式蝕刻之後執行基板之溫和K〇H蝕刻易於進 一步減少隨後生長於該基板上之磊晶層中的基礎平面位錯 禮、度。此改良係歸因於基礎平面位錯與基板表面相交之該 鄰接區域中之形態（钱刻坑）上的不同生長機制。ΚΟΗ餘刻 呈現自位錯立即下降的基礎平面。隨著蟲晶層生長在該表 面上進行，基礎平面位錯重新定向為穿透位錯且藉此減少 總位錯長度且亦減少晶體之自由能之機會增加。 換吕之，選擇性蝕刻有助於產生一形態，其促使源於基 礎平面位錯之位錯終止抑或其後傳播（至磊晶層内）成為穿 透位錯H ’穿彡位錯傾向於在所得裝置之運作期間保 持不受順向電壓影響（或至少極低地受影響）。 非遠擇性及選擇性蝕刻之後，該方法接著包含生長半犧 牲磊晶層（較佳地（但非必要地）為11型導電性）於經選擇性蝕 J之基板表面上至遠大於（例如，至少超過約經選擇性 蝕刻表面中之典型穿透位錯蝕刻坑深度（其通常比基礎蝕 d几/罙）的厚度，以藉此提供一具有充分厚度之磊晶層來支 持基板上方之額外研磨及蝕刻步驟。一旦半犧牲層足以支 寺、下V驟，額外厚度就不提供附加優點，且一過厚層除 96165.doc -13- 200525582 須為其自身移除額外材料外無任何用處。在較佳實施例 中，半犧牲磊晶層之厚度約為30至50微米仏）以提供至少約 15 μ用於研磨移除，約5 μ用於額外RIE移除（此等步驟立即 描述於下文中）’及約10μ之保留作為所要磊晶層表面之經 改良材料。 一般一但非必要地—基板將為η型，此係由於η型基板在基 於碳化矽之裝置中提供眾多優點，且將具有約ΐΕΐ8至 1Ε19(每cm3為1><1〇18至1><1〇19個載體）之活性載體濃度。與 基板相比，磊晶層之載體濃度係依據其目的加以選擇（或描 述傳導"層通常將具有1E18至1E19之載體濃度。，，阻斷，， 層通常將具有低於1E16之載體濃度。"活性"層將具有在此 等參數内之載體濃度，其依最終裝置之結構或目的而定。 因此，雖然諸如η、n+及卜之術語可用以描述基板與磊晶 層，但應認為此術語為說明性而非限制性意義。 在下一步驟中，本發明之方法包含研磨掉充分之半犧牲 磊晶層部分（通常約15μ)以移除含有蝕刻坑之 供-比原始基板之表面具有更少坑之表面。於較佳;= 中可化學地或機械地或其兩者進行研磨"此步驟在此技 藝為已知的。 在最終製備步驟中，本發明之方法然後包含進行對半犧 牲磊晶層之第二非選擇性蝕刻（通常較佳為rie)，其足以移 除來自研磨步驟之表面下損傷而不到達下方基板，以藉此 ^可在形成於基板上之裝置中於順向電塵下傳播堆疊錯 决之表面下缺陷的數目。在一較佳實施例中，第二非選擇 96165.doc -14- 200525582 性飯刻用以自半犧牲層移除約5微米。 由於本發明之方法為磊晶層生長提供一優良表面，故該 方法可進一步包含藉由如下步驟而形成一二極裝置：在磊 晶層之經研磨及蝕刻表面上方形成一η型磊晶層，且在磊晶 層之經研磨及餘刻表面上方形成一 ρ型系晶層，其中η型與ρ 型蠢晶層之間有一ρ_η接面。本文中所用的名詞於層，，上方，， 可包括將一層直接形成於另一層上，或於一或多個中間層 上’其限制條件為該等中間層不干擾所關心之層。此等中 間層可為了各種結構或功能目的而包含，其包括在一裝置 或裝置前驅體中提供不影響所要二極裝置之基本設計的適 當緩衝器及過渡層。以此方式，可將本發明有利地倂入任 何經文Vf漂移或經受類似於Vf漂移之效能降級（諸如因重 組而增強之位錯滑動）的半導體裝置中。 在較佳實施例中，製備二極裝置包括以下步驟：蝕刻η 型碳化矽基板，在經選擇性蝕刻之基板表面上生長、研磨 及蝕刻半犧牲η+磊晶層，在經研磨及蝕刻之η+磊晶層上方 生長一η型蠢晶層、及在η型磊晶層上方生長一ρ型磊晶層， 其中η型與Ρ型蟲晶層之間有一 ρ-η接面。 具裝置形成於其上之碳化矽基板通常可得自一較大晶體 (或”晶球”），其一般為藉由以下步驟：自一碳化矽晶球鋸割 一碳化矽基板圓晶，且其後在該基板圓晶上進行非選擇性 钱刻。在多數情況下，在進行本發明之方法的第一各向同 性（非選擇性）蝕刻之前，將所鋸割之圓晶磨光、研磨、蝕^ (通常為RIE)、並清洗（使用酸或溶劑）。術語，，磨光，，以其典 96165.doc -15- 200525582 型意義被使用；意即，描述使用反轉磨光機及研磨（例如， 鑽石）漿料來使圓晶表面平整之步驟。磨光有助於使晶圓表 面平行且減少諸如鋸割標記之機械缺陷。類似地，在本發 明之步驟之前另外習知地進行研磨蝕刻及清潔步驟。 與更習知之技術相比，本發明有利地將磊晶層中之基礎 平面位錯之密度減少了至少兩級數之因數。此基礎平面位 錯密度之減少以及用以將活性裝置區域自基板及基板表面 缺陷隔離開的手段（討論於先前所參考之公開案第 20030080842號中）代表將SiC二極裝置商業化的一主要步 驟。 本發明之額外態樣可參考圖式來理解。 圖1為一以氫氧化鉀（KOH)蝕刻之碳化矽磊晶層之表面 的顯微照片，且其展現各種常見類型之位錯坑。如在本文 中它處所述的，許多類型之位錯可影響裝置效能，但將基 礎平面位錯尤其暗示為在順向偏壓下導致不當漂移之堆疊 錯誤的主要晶核生成部位。在圖丨中，1〇處指示基礎平面位 錯蝕刻坑之若干（但未必所有）者。n處表示一微管，12處表 示一穿透螺旋位錯，且13處表示一穿透邊緣位錯。基礎平 面位錯蝕刻i几部分地藉由具有一大致橢圓形來加以識別， 4大致橢圓形具有一多次刻面邊緣，彳見到坑之最深部分 最接近刻面邊緣。微管U係由其大致較大尺寸及碳化矽之 曰曰體填充結構之六角形幾何特性來加以識別。穿透螺旋位 錯係藉由最深部分位於或接近坑之中心來加以識別。因為 所拍"、、之表φ具有相對基礎平面之8。偏車由定向，故圖工中之 96165.doc 200525582 银刻坑底部表現為稍稍偏離中心。 圖2說明碳化矽磊晶層表面上之胡蘿蔔缺陷14(由其特徵 形狀來識別，其名字由此衍生出）。圖3為圖2之表面的照 片，其在氫氧化鉀蝕刻之後且展示了該蝕刻呈現胡蘿蔔缺 陷以及基礎平面位錯、穿透螺旋及穿透邊緣位錯之方式。 圖3說明與圖2相同之表面，但其在本文所用及所述之類 型的KO賊刻後已產生對應於胡蘿蔔缺陷，以及基礎平面 及穿透螺旋與穿透邊緣位錯之坑。 圖4說明碳化矽磊晶層表面上之複數個經蝕刻部分 係在磊晶層生長期間矽液滴蝕刻碳化矽表面時形成。 圖5不意性地說明了選擇性蝕刻可有利地影響基礎平面 缺陷至穿透位錯内之傳播之方式。在圖5中，2〇處表示基板 19之表面且21處表示一基礎平面，且該基礎平面為達成其 它有利生長目的而自基板表面2〇偏軸（在較佳實施例中為 8°)。23處表示晶體中之個別原子層。在磊晶生長期間，由 箭頭24所表示之”吸附原子"（彼等原子來自形成生長晶體之 來源氣體）擴散穿越基板表面20且添加至晶體表面上的可 用部位。因為晶體被定向為偏軸8。，故自右至左移動之原 子傾向於比自左至右移動之彼等原子更容易且更頻繁地添 加至晶體。 當蝕刻基板19且自一基礎平面位錯產生一蝕刻坑（表示 於25處）時，所得形態產生當擴散吸附原子自右向左移動時 甚至更大之添加趨勢，而且如果其自左向右移動則甚至更 小之添加趨勢。所得生長傾向於有利於穿透結構而非平面 96165.doc -17- 200525582 缺陷，且當將一偏壓施加至所得裝置時，此等穿透結構， 如前所述，表現出具有很少或無負面效應。 圖6展示來自基礎平面位錯減少工作中之一些特性資 料，及相對於沿X軸之用於三英吋晶圓之漸進製備技術繪製 對數Y軸上之基礎平面位錯密度（如早先以描述）。 如其中所述的，一典型基板包括約1〇3至1〇5 cm-2之位錯， 其後生長一磊晶層將密度減小了約一級數之程度（減至約 10至10 cm )。使用RIE抑或熔融KOH蝕刻（但非均使用） 可將密度減小約又一級數之程度（圖6中約4〇至5〇 cm·2)，但 RIE與KOH兩者均未展示優於另一者之顯著改良。然而，使 用本發明可將位錯密度減小又-級數之程度，意即，對於 圖6中所記錄之資料而言，減至約4至$ 。 為進步利用基板中之缺陷減少，可將用於隨後（例如， 裝置）磊晶層之生長條件最優化以增強基礎平面位錯將變 成牙透位錯之可能性。主要地，Λ涉及調整預蝕刻、開始 生長率及理想配比，以產生用於位錯轉向之容易環境。 最後亦可能在磊晶層生長期間產生位錯循環。此等循 %可3有其中位錯展示基礎特徵之多個部分且此等循環區 段可分解成肖克利部分並產生堆疊錯誤。必須使用蟲晶層 生長條件使得該等循環不形成。實務上，此意味著保持適 當之吸附原子表面活動性（經由^夠溫度及化學計量），使得 在額外沉積層將先前所沉積之材料鎖定於適當位 存在足夠時間來將碰撞材料適當地容納至晶體内。 本發明係集中於歷史上在Sic磊晶層生長技術中未完全 96165.doc -18- 200525582 解決之—類位錯行為。延伸之姓刻大體上不同於f知實 =。在蟲晶層生長之前顧_或選擇性_基板極不尋 生長率之升降亦不尋常’此尤其因為在升降期間，推 :及晶體品質控制變得有問題。然而’此等非尋常步驟提 供了用以急劇減少作為技術限制問題之v f漂移的機會。此 等步驟對裝置特性之不同於义漂移之影響有待核定。 藉延伸乾式蝕刻移除受損材料可由眾多其它方法來完 成。賤鑛、離子研磨、濕式钱刻及CMp為—些明顯替代物。 此外，晶圓成形及研磨處理中之改進可減少或消除移除表 面下損傷之需要。 選擇性KOH蝕刻亦可由另一蝕刻技術來替代，或可倂入 最終表面製備步驟中或倂入原位預磊晶層生長處理中。 該方法對於任何經受Vf漂移或類似於力漂移之效能降級 (諸如再結合增強之位錯滑動）之半導體裝置的生產而言，可 為有價值的。 本文所參考之技術在該技術中各為已知且完全了解，及 可實行而無需不當之實驗。本文中較佳用作起始結構之單 晶碳化矽晶圓之類型可購自Cree，Inc. 4600 Silicon Drive， Durham，North Carolina 27706。碳化石夕蠢晶層之生長可使 用諸如美國專利第 4,912,063 ; 4,912,064 ; 5,679，153 ;及 6,297,522號中所述之彼等技術來進行。碳化石夕之乾式及電 解蝕刻係描述於美國專利第6,034,001 ; 5,571，374 ; 5,227,034 ; 4,981，551 ;及4,865,685號中。將熔融氫氧化鉀 用作識別及特徵化半導體表面之蝕刻劑係為完全了解，且 96165.doc -19- 200525582 其包括表達成八8丁以標準（例如，人8丁]\1?1404.92)之形式。 基板晶圓之切割、機械研磨及磨光在此技術中亦為完全習 知的。 在圖式及說明書中已陳述了本發明之一較佳實施例，且 儘管已使用特定術語，但其僅用於通用及描述性意義且並 非用於限制之目標，本發明之範疇係界定於申請專利範圍 中。 【圖式簡單說明】 圖1為溶融KOH中之餘刻之後的SiC基板表面之照片。 圖2為在SiC表面上之胡蘿蔔缺陷的照片。 圖3為熔融KOH中之蝕刻之後的相同胡蘿蔔缺陷之照片。 圖4為已自於磊晶層生長期間所形成之Si液滴而蝕刻之 SiC表面的照片。 圖5為KOH蝕刻對基礎平面缺陷之傳播之影響的示意圖。 圖6為基礎平面位錯密度相對表面製備技術之圖表。 【主要元件符號說明】 10 基礎平面位錯蝕刻坑 11 微管 12 穿透螺旋位錯 13 穿透邊緣位錯 14 胡蘿蔔缺陷 15 經蝕刻部分 19 基板 20 基板表面 96165.doc -20- 200525582 21 基礎平面 23 個別原子層 24 吸附原子 25 蝕刻坑
96165.doc -21 -

Claims (1)

  1. 200525582 十、申請專利範圍： 於減少基於碳化矽 蚀裒置中之堆疊錯誤曰访 生成及減少順向電遷（Vf)漂移的製備一基板及 方法，該方法包含·· 曰 以一非選擇性蝕刻來蝕刻一 表面與表面下損傷； 碳化矽基板之表面 以移除 其後以-選擇性㈣來#刻該相同表面，以藉此自該基 板上之至少任何基礎平面位錯產生經蝕刻所產生之結 構，其後該等基礎平面位錯在隨後該基板表面上之蟲晶層 生長期間將傾向於終止抑或傳播成為穿透位錯；及其後 於該經兩次蚀刻之表面上生長碳切之-第-蟲晶 層0 2·如明求項i之方法，其包含用一反應性離子蝕刻作為該非 遥擇性餘刻來钱刻該表面。 3 ·如明求項1之方法，其包含以一化學機械研磨步驟來蝕刻 吞亥表面。 士明求項1之方法’其包含用一熔融鹽作為該選擇性钱刻 來蝕刻該表面。 5.如清求項1之方法，其包含於該經兩次蝕刻之表面上生長 傳導蠢晶層。 6 ·如明求項5之方法，其包含於該經兩次蝕刻之表面上生長 一 η型蠢晶層。 7 ·如明求項1之方法，其包含生長一第二傳導磊晶層於該第 一傳導暴晶層上方且該第二傳導磊晶層具有與該第一傳 96165.doc 200525582 導蠢晶層相反的導電型式。 士明求項1之方法，其中生長該第一磊晶層之該步驟包 3在4 L遥擇性兹刻之表面上形成—半犧牲蠢晶層， 以促使Θ等！^刻基礎平面缺陷在隨後生長期間重定向 為穿透缺陷； 且進一步包含以下步驟： 研磨該經蝕刻半犧牲磊晶層以減少蝕刻坑；及 蝕刻忒經研磨半犧牲磊晶層以移除來自研磨該磊晶層 之該步驟的表面下損傷，但不到達下層基板，以藉此減 少可在一形成於該基板及該經研磨磊晶層上之裝置中於 順向電壓下傳播堆疊錯誤之表面下缺陷的數目； 所有步驟均在形成該第一磊晶層之前。 9·如明求項§之方法，其包含藉由化學氣相沉積而形成該半 犧牲層。 10 ·如明求項8之方法，其包含使用一化學機械處理來研磨該 經鍅刻之半犧牲磊晶層。 11 ·如明求項8之方法，其包含使用一乾式蚀刻來姓刻該經研 磨之半犧牲磊晶層。 12·如請求項n之方法，其包含使用一反應性離子蝕刻來蝕 刻邊經研磨之半犧牲磊晶層。 1 3 ·如請求項1之方法，且其進一步包含以下步驟： 自 單晶晶球雜割該基板； 將該所鋸之基板磨光； 研磨該所磨光之基板；及 96165.doc 200525582 清潔該所研磨之基板； 所有步驟均在該非選擇性蝕刻之前。 人月长員1之方法’其中生長該第-磊晶層之該步驟包 ^於該經選擇性㈣之基板表面上生長—傳導蟲晶層 至一大於該經選擇性㈣表面中之典型穿透位錯姓刻坑 深度的厚度，以藉此使該蟲晶層具有—足夠厚度來支持 在該基板上方之額外研磨及蝕刻步驟；及其後 、 研磨掉該傳導蠢晶層之一足夠部分以移除含有該等韻 刻坑之材料，以藉此提供一比該經選擇性蝕刻基板之表 面具有更少钮刻坑之表面；及 進订一對該蠢晶層之第二非選擇性蝕刻，該蝕刻足以 移除來自研磨該磊晶層之該步驟的表面下損傷，但不到 達下方基板’以藉此減少可在一形成於該基板及該經研 磨磊晶層上之裝置中於順向電壓下傳播堆疊錯誤之表面 下缺陷的數目。 15. 如請求項14之方法，其包含以熔融的氫氧化鉀來選擇性 地蝕刻該表面。 16. 如請求項14之方法，其進一步包含藉由以下步驟形成一 二極裝置： 於違遙晶層之5亥經研磨及餘刻之表面上方形成一；Q型 蠢晶層；及 於邊蠢晶層之5亥經研磨及姓刻之表面上方形成一 p型 蠢晶層，其中該11型蠢晶層與該P型蠢晶層之間有一 P_n接 面。 96165.doc 200525582 1 7 ·如凊求項1 6之方法，其包含： #刻一 n型碳化矽基板； 在該經選擇性蝕刻之基板表面上生長、研磨及蝕刻一 η 型蠢晶層； 於5亥經研磨及蝕刻之磊晶層上方生長另一 η型磊晶 層；及 於該η型蟲晶層上方生長一 ρ型磊晶層，其中該η型磊晶 層與該Ρ型磊晶層之間有一 ρ_η接面。 1 8·如凊求項1之方法，其進一步包含以下步驟：自一碳化矽 晶球鋸割一碳化矽基板晶圓；且其後，在該基板晶圓上 進行該非選擇性蝕刻。 19· 士明求項18之方法，其進一步包含拋光及研磨該所鋸之 基板晶圓，且此步驟在進行該非選擇性蝕刻之前。 士 =求項19之方法，其包含於藉由該第二非選擇性钱刻 所製備之該表面上生長該第一裝置磊晶層直接。 ^員1或％求項14之方法，其包含在一單晶碳化矽基 板上進行該非選擇性及該選擇性蝕刻，該單晶碳化矽基 板/、有~選自碳化矽之3C、4H、6H及15R多型之多型。 96165.doc
TW093128733A 2003-09-22 2004-09-22 Method to reduce stacking fault nucleation sites and reduce Vf drift in bipolar devices TW200525582A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/605,312 US7018554B2 (en) 2003-09-22 2003-09-22 Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices

Publications (1)

Publication Number Publication Date
TW200525582A true TW200525582A (en) 2005-08-01

Family

ID=34312546

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093128733A TW200525582A (en) 2003-09-22 2004-09-22 Method to reduce stacking fault nucleation sites and reduce Vf drift in bipolar devices

Country Status (9)

Country Link
US (2) US7018554B2 (zh)
EP (1) EP1665343B1 (zh)
JP (1) JP4723500B2 (zh)
CN (1) CN100470725C (zh)
AT (1) ATE457523T1 (zh)
CA (1) CA2539618A1 (zh)
DE (1) DE602004025479D1 (zh)
TW (1) TW200525582A (zh)
WO (1) WO2005034208A2 (zh)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018554B2 (en) * 2003-09-22 2006-03-28 Cree, Inc. Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices
US7230274B2 (en) * 2004-03-01 2007-06-12 Cree, Inc Reduction of carrot defects in silicon carbide epitaxy
US7173285B2 (en) * 2004-03-18 2007-02-06 Cree, Inc. Lithographic methods to reduce stacking fault nucleation sites
JP4639326B2 (ja) * 2004-03-24 2011-02-23 独立行政法人産業技術総合研究所 半導体装置
US7391058B2 (en) * 2005-06-27 2008-06-24 General Electric Company Semiconductor devices and methods of making same
US9455356B2 (en) * 2006-02-28 2016-09-27 Cree, Inc. High power silicon carbide (SiC) PiN diodes having low forward voltage drops
CA2584950A1 (en) * 2006-04-26 2007-10-26 Kansai Paint Co., Ltd. Powder primer composition and method for forming coating film
JP4946202B2 (ja) * 2006-06-26 2012-06-06 日立金属株式会社 炭化珪素半導体エピタキシャル基板の製造方法。
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
KR101529331B1 (ko) 2006-08-17 2015-06-16 크리 인코포레이티드 고전력 절연 게이트 바이폴라 트랜지스터
JP5131675B2 (ja) * 2006-08-25 2013-01-30 国立大学法人京都大学 炭化ケイ素基板の製造方法
US8157914B1 (en) 2007-02-07 2012-04-17 Chien-Min Sung Substrate surface modifications for compositional gradation of crystalline materials and associated products
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
WO2009031270A1 (ja) * 2007-09-03 2009-03-12 Panasonic Corporation ウエハ再生方法およびウエハ再生装置
JP2009088223A (ja) 2007-09-28 2009-04-23 Hitachi Cable Ltd 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
WO2009048997A1 (en) * 2007-10-12 2009-04-16 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Producing epitaxial layers with low basal plane dislocation concentrations
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
JP5458509B2 (ja) 2008-06-04 2014-04-02 日立金属株式会社 炭化珪素半導体基板
DE102008060372B4 (de) 2008-09-05 2015-11-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Siliziumkarbid-Epitaxieschicht und eines Siliziumkarbid-Bauelementes
US8497552B2 (en) 2008-12-01 2013-07-30 Cree, Inc. Semiconductor devices with current shifting regions and related methods
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US9464366B2 (en) * 2009-08-20 2016-10-11 The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial SiC
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP4850960B2 (ja) * 2010-04-07 2012-01-11 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
SE1051137A1 (sv) 2010-10-29 2012-04-30 Fairchild Semiconductor Förfarande för tillverkning av en kiselkarbid bipolär transistor och kiselkarbid bipolär transistor därav
JP5678622B2 (ja) 2010-12-03 2015-03-04 株式会社デンソー 炭化珪素単結晶の製造方法
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
JP2013026247A (ja) * 2011-07-15 2013-02-04 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP5961357B2 (ja) * 2011-09-09 2016-08-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
WO2013036370A1 (en) 2011-09-11 2013-03-14 Cree, Inc. High current density power module comprising transistors with improved layout
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US9644288B2 (en) 2011-11-23 2017-05-09 University Of South Carolina Pretreatment method for reduction and/or elimination of basal plane dislocations close to epilayer/substrate interface in growth of SiC epitaxial films
US9885124B2 (en) 2011-11-23 2018-02-06 University Of South Carolina Method of growing high quality, thick SiC epitaxial films by eliminating silicon gas phase nucleation and suppressing parasitic deposition
JP5717674B2 (ja) 2012-03-02 2015-05-13 株式会社東芝 半導体装置の製造方法
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
CN102931118B (zh) * 2012-11-27 2015-09-02 杭州士兰集成电路有限公司 外延缺陷分析结构及制造方法和外延缺陷的分析方法
CN104937699B (zh) * 2012-11-30 2018-12-18 Lg 伊诺特有限公司 外延晶片和使用其的开关元件及发光元件
JP2014146748A (ja) * 2013-01-30 2014-08-14 Toshiba Corp 半導体装置及びその製造方法並びに半導体基板
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
US9129799B2 (en) * 2013-09-27 2015-09-08 The United States Of America, As Represented By The Secretary Of The Navy Elimination of basal plane dislocations in post growth silicon carbide epitaxial layers by high temperature annealing while preserving surface morphology
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
JP2016063190A (ja) * 2014-09-22 2016-04-25 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板および炭化珪素半導体装置
CN104993030A (zh) * 2015-06-08 2015-10-21 国网智能电网研究院 一种p型低缺陷碳化硅外延片的制备方法
CN104851781B (zh) * 2015-06-08 2020-04-14 国网智能电网研究院 一种n型低偏角碳化硅外延片的制备方法
CN105006423B (zh) * 2015-06-08 2018-12-18 国网智能电网研究院 一种p型低偏角碳化硅外延片的制备方法
CN104934318B (zh) * 2015-06-08 2018-12-04 国网智能电网研究院 一种n型低缺陷碳化硅外延片的制备方法
CN105140111A (zh) * 2015-08-11 2015-12-09 中国科学院半导体研究所 消除碳化硅外延面穿通缺陷的方法
CN105244255B (zh) * 2015-08-27 2019-03-05 中国电子科技集团公司第十三研究所 一种碳化硅外延材料及其生产方法
CN110301034B (zh) 2017-02-20 2023-07-11 株式会社博迈立铖 碳化硅层叠基板及其制造方法
JP7129889B2 (ja) * 2018-11-09 2022-09-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
WO2021025085A1 (ja) 2019-08-06 2021-02-11 学校法人関西学院 ＳｉＣ基板、ＳｉＣエピタキシャル基板、ＳｉＣインゴット及びこれらの製造方法
CN110767593A (zh) * 2019-10-14 2020-02-07 芯盟科技有限公司 一种半导体结构及其形成方法
CN111005068A (zh) * 2019-12-09 2020-04-14 中国电子科技集团公司第五十五研究所 一种生长高表面质量超厚igbt结构碳化硅外延材料的方法
WO2022153918A1 (ja) * 2021-01-15 2022-07-21 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP7294502B1 (ja) 2022-06-03 2023-06-20 株式会社レゾナック ＳｉＣ単結晶基板

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US69818A (en) * 1867-10-15 Improvement in machine foe compressing carriaffe-wheels
US80842A (en) * 1868-08-11 John stare
US38627A (en) * 1863-05-19 Improvement in corn-planters
US59901A (en) * 1866-11-20 Improvement in tee manufacture of white lead
US49129A (en) * 1865-08-01 Improved drill
US170491A (en) * 1875-11-30 Improvement in thill-couplings
FR2620052B1 (fr) * 1987-09-09 1990-04-27 Valois Vaporisateur du type pompe manuelle a precompression pour utilisation avec un gaz propulseur
US4912064A (en) 1987-10-26 1990-03-27 North Carolina State University Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon
US4912063A (en) 1987-10-26 1990-03-27 North Carolina State University Growth of beta-sic thin films and semiconductor devices fabricated thereon
US4865685A (en) 1987-11-03 1989-09-12 North Carolina State University Dry etching of silicon carbide
US4981551A (en) 1987-11-03 1991-01-01 North Carolina State University Dry etching of silicon carbide
US4946547A (en) * 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
DE4033355C2 (de) 1990-10-19 1999-08-26 Siemens Ag Verfahren zum elektrolytischen Ätzen von Siliziumcarbid
US6034001A (en) 1991-10-16 2000-03-07 Kulite Semiconductor Products, Inc. Method for etching of silicon carbide semiconductor using selective etching of different conductivity types
US5709745A (en) * 1993-01-25 1998-01-20 Ohio Aerospace Institute Compound semi-conductors and controlled doping thereof
JPH0797299A (ja) 1993-09-28 1995-04-11 Nippon Steel Corp ＳｉＣ単結晶の成長方法
JPH07131067A (ja) * 1993-11-08 1995-05-19 Sanyo Electric Co Ltd 炭化ケイ素ウエハの製造方法及び炭化ケイ素発光ダイオード素子の製造方法
US5679153A (en) 1994-11-30 1997-10-21 Cree Research, Inc. Method for reducing micropipe formation in the epitaxial growth of silicon carbide and resulting silicon carbide structures
US5571374A (en) 1995-10-02 1996-11-05 Motorola Method of etching silicon carbide
US5900647A (en) * 1996-02-05 1999-05-04 Sharp Kabushiki Kaisha Semiconductor device with SiC and GaAlInN
US5944890A (en) * 1996-03-29 1999-08-31 Denso Corporation Method of producing single crystals and a seed crystal used in the method
US5895583A (en) * 1996-11-20 1999-04-20 Northrop Grumman Corporation Method of preparing silicon carbide wafers for epitaxial growth
US6562130B2 (en) 1997-01-22 2003-05-13 The Fox Group, Inc. Low defect axially grown single crystal silicon carbide
US5915194A (en) * 1997-07-03 1999-06-22 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Method for growth of crystal surfaces and growth of heteroepitaxial single crystal films thereon
US6063186A (en) 1997-12-17 2000-05-16 Cree, Inc. Growth of very uniform silicon carbide epitaxial layers
SE512259C2 (sv) 1998-03-23 2000-02-21 Abb Research Ltd Halvledaranordning bestående av dopad kiselkarbid vilken innefattar en pn-övergång som uppvisar åtminstone en ihålig defekt och förfarande för dess framställning
JP4457432B2 (ja) * 1999-06-17 2010-04-28 株式会社デンソー 種結晶とそれを用いた炭化珪素単結晶の製造方法、炭化珪素単結晶体および単結晶製造装置
DE60033829T2 (de) 1999-09-07 2007-10-11 Sixon Inc. SiC-HALBLEITERSCHEIBE, SiC-HALBLEITERBAUELEMENT SOWIE HERSTELLUNGSVERFAHREN FÜR EINE SiC-HALBLEITERSCHEIBE
JP4880164B2 (ja) 2000-02-15 2012-02-22 ザ フォックス グループ，インコーポレイティド 低欠陥密度炭化ケイ素材料
DE60134581D1 (de) * 2000-04-07 2008-08-07 Hoya Corp Verfahren zur Herstellung von Siliziumkarbideinkristall
JP4716558B2 (ja) 2000-12-12 2011-07-06 株式会社デンソー 炭化珪素基板
US6706114B2 (en) 2001-05-21 2004-03-16 Cree, Inc. Methods of fabricating silicon carbide crystals
JP2003068654A (ja) 2001-08-27 2003-03-07 Hoya Corp 化合物単結晶の製造方法
US6858537B2 (en) * 2001-09-11 2005-02-22 Hrl Laboratories, Llc Process for smoothing a rough surface on a substrate by dry etching
US6849874B2 (en) 2001-10-26 2005-02-01 Cree, Inc. Minimizing degradation of SiC bipolar semiconductor devices
JP3784393B2 (ja) * 2003-07-02 2006-06-07 松下電器産業株式会社 半導体装置及びその製造方法
US7018554B2 (en) * 2003-09-22 2006-03-28 Cree, Inc. Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices

Also Published As

Publication number Publication date
US20070221614A1 (en) 2007-09-27
WO2005034208A3 (en) 2005-06-02
US20050064723A1 (en) 2005-03-24
WO2005034208A2 (en) 2005-04-14
CA2539618A1 (en) 2005-04-14
DE602004025479D1 (de) 2010-03-25
CN1856862A (zh) 2006-11-01
CN100470725C (zh) 2009-03-18
US7279115B1 (en) 2007-10-09
JP4723500B2 (ja) 2011-07-13
ATE457523T1 (de) 2010-02-15
EP1665343A2 (en) 2006-06-07
EP1665343B1 (en) 2010-02-10
JP2007506289A (ja) 2007-03-15
US7018554B2 (en) 2006-03-28

Similar Documents

Publication Publication Date Title
TW200525582A (en) Method to reduce stacking fault nucleation sites and reduce Vf drift in bipolar devices
US7226805B2 (en) Sequential lithographic methods to reduce stacking fault nucleation sites
US8536582B2 (en) Stable power devices on low-angle off-cut silicon carbide crystals
TWI313892B (en) Low 1c screw dislocation 3 inch silicon carbide wafer
EP1855312B1 (en) PROCESS FOR PRODUCING SiC SINGLE-CRYSTAL SUBSTRATE
US7396410B2 (en) Featuring forming methods to reduce stacking fault nucleation sites
JP2006327931A (ja) 半導体層構造並びに半導体層構造の製造方法
JP3761418B2 (ja) 化合物結晶およびその製造法
JP6123408B2 (ja) 単結晶４Ｈ−ＳｉＣ基板及びその製造方法
CN107709635A (zh) 外延碳化硅单晶晶片的制造方法
WO2011096109A1 (ja) 炭化珪素基板の製造方法
JP2009218575A (ja) 半導体基板の製造方法
JP2006032655A (ja) 炭化珪素基板の製造方法
KR20070017097A (ko) 결정핵 생성 자리의 적층 결함 및 양극 디바이스에서의Ｖｆ를 감소시키는 방법
Horita et al. Surface morphologies of 4H-SiC (1120) and (1100) treated by high-temperature gas etching
Sumakeris et al. Do You Really Expect To Grow Epilayers On That? A Rationale For Growing Epilayers On Roughened Surfaces