CN110767593A - 一种半导体结构及其形成方法 - Google Patents
一种半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN110767593A CN110767593A CN201910974033.9A CN201910974033A CN110767593A CN 110767593 A CN110767593 A CN 110767593A CN 201910974033 A CN201910974033 A CN 201910974033A CN 110767593 A CN110767593 A CN 110767593A
- Authority
- CN
- China
- Prior art keywords
- substrate
- forming
- region
- thinning
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 132
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 243
- 230000005669 field effect Effects 0.000 claims abstract description 17
- 230000008569 process Effects 0.000 claims description 85
- 239000000463 material Substances 0.000 claims description 54
- 150000002500 ions Chemical class 0.000 claims description 43
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 24
- 238000007517 polishing process Methods 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 239000000126 substance Substances 0.000 claims description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- 229910052759 nickel Inorganic materials 0.000 claims description 12
- 229910052709 silver Inorganic materials 0.000 claims description 12
- 239000004332 silver Substances 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 10
- 238000000678 plasma activation Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 102
- -1 phosphorus ions Chemical class 0.000 description 14
- 239000007772 electrode material Substances 0.000 description 9
- 230000008020 evaporation Effects 0.000 description 8
- 238000001704 evaporation Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 229910001449 indium ion Inorganic materials 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
Abstract
一种半导体结构及其形成方法，方法包括：形成衬底，所述衬底内具有绝缘栅型场效应管，所述衬底包括相对的第一面和初始第二面；提供承载基底；将所述衬底的第一面朝向所述承载基底表面键合；在键合所述衬底和承载基底之后，减薄所述衬底的初始第二面表面。所形成的半导体器件的集成度得到提升，减小了所述半导体结构的制造成本。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在中大功率的开关电源装置中，绝缘栅双极型晶体管(Insulated Gate Bipolartransistor，简称IGBT)由于其控制驱动电路简单、工作频率较高、容量较大的特点，在现代电力电子技术中得到了越来越广泛的应用。
绝缘栅双极型晶体管是由MOSFET和双极型晶体管复合而成的一种器件，其输入极为MOSFET，输出极为PNP晶体管，因此，可以把其看作是MOS输入的达林顿管。它融和了这两种器件的优点，既具有MOSFET器件高输入阻抗、驱动简单和快速的优点，又具有双极型器件低导通压降及容量大的优点。
然而，现有技术形成的绝缘栅双极型晶体管的性能还有待提升。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提升绝缘栅双极型晶体管的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：形成衬底，所述衬底内具有绝缘栅型场效应管，所述衬底包括相对的第一面和初始第二面；提供承载基底；将所述衬底的第一面朝向所述承载基底表面键合；在键合所述衬底和承载基底之后，减薄所述衬底的初始第二面表面。
可选的，减薄所述衬底初始第二面表面的方法包括：对所述衬底的初始第二面表面进行第一减薄处理；第一减薄处理之后，对所述衬底的初始第二面表面进行第二减薄处理。
可选的，所述第一减薄处理的方法包括：采用第一化学机械抛光工艺对所述衬底初始第二面表面进行减薄；第一化学机械抛光工艺之后，采用第一湿法刻蚀工艺对所述衬底初始第二面表面继续减薄。
可选的，所述第一湿法刻蚀工艺的步骤包括：对所述衬底初始第二面进行非选择性刻蚀；非选择性刻蚀之后，对所述衬底初始第二面进行选择性刻蚀。
可选的，所述第二减薄处理的方法包括：采用第二化学机械抛光工艺对所述衬底初始第二面表面进行减薄；第二化学机械抛光工艺之后，采用第二湿法刻蚀工艺对所述衬底初始第二面表面继续减薄。
可选的，所述第一减薄工艺减薄所述衬底后，所述衬底的厚度小于或等于152.4μm。
可选的，所述第二减薄工艺减薄所述衬底后，所述衬底的厚度小于或等于101.6μm。
可选的，所述衬底的初始厚度为775μm～780μm。
可选的，减薄所述衬底的初始第二面表面之后，还包括：减薄所述承载基底。
可选的，所述衬底的第一面表面与所述承载基底表面键合的方法包括：对所述衬底的第一面表面和承载基底表面分别进行平坦化处理；平坦化处理之后，对所述衬底的第一面表面和承载基底表面分别进行等离子活化处理；等离子活化处理之后，将所述衬底的第一面表面和承载基底表面贴合在一起，并进行高温处理，将所述衬底第一面表面与承载基底键合。
可选的，所述衬底包括：基底；位于基底上的器件层，所述绝缘栅型场效应管位于所述器件层内。
可选的，所述基底内掺杂有N型离子；所述基底内具有掺杂区，所述掺杂区内掺杂有P型离子。
可选的，所述绝缘栅型场效应管包括：位于衬底第一面内的第一栅极结构和第二栅极结构，所述第一栅极结构和第二栅极结构位于所述掺杂区两侧，且所述第一栅极结构和第二栅极结构位于部分所述掺杂区表面；位于所述第一栅极结构一侧掺杂区内的第一发射区，位于所述第二栅极结构一侧掺杂区内的第二发射区，所述第一发射区和第二发射区内掺杂有N型离子，所述第一发射区和第二发射区以所述掺杂区隔离，且所述第一发射区和第二发射区通过第一发射电极电连接，所述第一发射电极位于所述第一发射区和第二发射区表面。
可选的，减薄所述衬底的初始第二面表面之后，在所述衬底第二面内形成第一集电区，所述第一集电区内掺杂有P型离子；在所述第一集电区表面形成第一集电极。
可选的，在所述衬底第二面形成第一集电区之前，还包括：在所述衬底的第二面内进行掺杂形成第一缓冲区，所述第一缓冲区的掺杂离子类型为N型离子，所述第一缓冲区与所述第一集电区在垂直于所述衬底表面的方向上重叠。
可选的，所述第一发射电极的材料包括金属，所述金属包括铜、铝、钛、镍和银中的一种或多种的组合。
可选的，所述第一集电极的材料包括金属，所述金属包括铜、铝、钛、镍和银中的一种或多种的组合。
可选的，所述绝缘栅型场效应管包括：位于衬底掺杂区内的第三栅极结构和第四栅极结构；位于所述第三栅极结构两侧掺杂区内的第三发射区，位于所述第四栅极结构两侧掺杂区内的第四发射区，所述第三发射区内和第四发射区内掺杂有N型离子；位于所述基底第一面表面、所述第三发射区表面和第四发射区表面的第二发射电极。
可选的，减薄所述衬底的第二面表面之后，在所述衬底的第二面内进行掺杂形成第二缓冲区，所述第二缓冲区的掺杂离子类型为N型离子；在所述第二缓冲区表面形成第二集电区，所述第二集电区内掺杂有P型离子；在所述第二集电区表面形成第二集电极。
可选的，所述第二发射电极的材料包括金属，所述金属包括铜、铝、钛、镍和银中的一种或多种的组合。
可选的，所述第二集电极的材料包括金属，所述金属包括铜、铝、钛、镍和银中的一种或多种的组合。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案中的半导体结构的形成方法，提供承载基底与所述衬底的第一面表面键合，键合后的所述承载基底为所述衬底提供了强度支持，从而在对所述衬底初始第二面进行减薄时，在所述承载基底拉应力的作用下，所述衬底具有较好的强度能够不容易破裂，从而能够在大尺寸的衬底上形成所述半导体结构，从而提升了所述半导体结构器件的集成度，减小了所述半导体结构的制造成本。
进一步，本发明技术方案中，采用第一减薄处理和第二减薄处理两个步骤对所述衬底初始第二面进行减薄，所述第一减薄处理为粗减薄，能够将所述衬底初始第二面快速减薄至合适的厚度；所述第二减薄处理为精细减薄，能够将所述衬底第二面减薄至更小的厚度。所述第一减薄处理和第二减薄处理两个步骤使得被减薄后的所述衬底的厚度更小，从而使得所述半导体结构的纵向电阻减小，进而提升了所述半导体结构的电学性能。
附图说明
图1至图8是本发明一实施例中半导体结构形成过程的剖面结构示意图；
图9是本发明另一实施例中半导体结构形成过程的剖面结构示意图；
图10至图15是本发明另一实施例中半导体结构形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有的绝缘栅双极型晶体管的性能还有待提升。
具体的，在形成所述绝缘栅双极型晶体管的过程中，提供形成所述绝缘栅双极型晶体管的衬底对厚度有一定的要求，所述衬底的厚度决定了所述绝缘栅双极型晶体管的纵向电阻大小，因而所述衬底需要减薄至152.4μm～203.2μm来满足器件的性能要求，现阶段通常采用机械抛光的工艺来减薄衬底，然而在机械抛光的过程中，若所述衬底的尺寸较大，在减薄的过程中容易发生破裂，造成产品的浪费。
为了同时满足减薄的工艺要求和器件的性能要求，通常采用6寸和8寸的晶圆来制造所述绝缘栅双极型晶体管的芯片，一方面，所述6寸和8寸的晶圆减薄后仍具有一定的厚度，所述器件的性能受到一定限制；另一方面，采用6寸和8寸的晶圆使得所述绝缘栅双极型晶体管的制造成本较高。因此，需要一种方法能够减小所述绝缘栅双极型晶体管的制造成本以及提升所述绝缘栅双极型晶体管的性能。
为了解决上述问题，本发明技术方案提供一种半导体结构及其形成方法，通过提供承载基底与所述衬底的第一面表面键合，键合后的所述承载基底为所述衬底提供了强度支持，从而使得在对所述衬底第二面进行减薄时，所述衬底具有较好的强度能够不容易破裂，从而能够在大尺寸的衬底上形成所述绝缘栅双极型晶体管，从而提升了所述绝缘栅双极型晶体管器件的集成度，减小了所述绝缘栅双极型晶体管的制造成本。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图8是本发明一实施例中半导体结构形成过程的剖面结构示意图。
首先，形成衬底，所述衬底内具有绝缘栅型场效应管，所述衬底包括相对的第一面和初始第二面。
所述衬底包括：基底；位于基底上的器件层，所述绝缘栅型场效应管位于所述器件层内。
在本实施例中，所述衬底的初始厚度为775μm～780μm。
请参考图1，提供基底100。
所述基底100内具有掺杂区101。
在本实施例中，所述基底100内掺杂有N型离子；所述掺杂区101内掺杂有P型离子。
所述N型离子包括磷离子或砷离子；所述P型离子包括硼离子或铟离子。
在本实施例中，所述基底100的材料为单晶硅；所述基底100还可以是多晶硅或非晶硅；所述基底100的材料还可以为锗、锗化硅、砷化镓等半导体材料。
接下来，在所述衬底内形成绝缘栅型场效应管。
在本实施例中，所述绝缘栅型场效应管包括：位于衬底第一面内的第一栅极结构和第二栅极结构，所述第一栅极结构和第二栅极结构位于所述掺杂区两侧，且所述第一栅极结构和第二栅极结构位于部分所述掺杂区表面；位于所述第一栅极结构一侧掺杂区内的第一发射区，位于所述第二栅极结构一侧掺杂区内的第二发射区，所述第一发射区和第二发射区内掺杂有N型离子，所述第一发射区和第二发射区以所述掺杂区隔离，且所述第一发射区和第二发射区通过第一发射电极电连接，所述第一发射电极位于所述第一发射区和第二发射区表面。
请参考图2，在所述基底100上形成第一栅极结构102和第二栅极结构103。
所述第一栅极结构102和第二栅极结构103位于所述掺杂区101两侧，且所述第一栅极结构102和第二栅极结构103位于部分所述掺杂区101表面。
所述第一栅极结构102包括：位于基底100表面的第一栅介质层(未标示)；位于第一栅介质层表面的第一栅极层(未图示)；位于第一栅介质层侧壁和第一栅极层侧壁的第一侧墙结构(未标示)。
所述第二栅极结构103包括：位于基底100表面的第二栅介质层(未标示)；位于第二栅介质层表面的第二栅极层(未图示)；位于第二栅介质层侧壁和第二栅极层侧壁的第二侧墙结构(未标示)。
在本实施例中，所述第一栅极结构102和第二栅极结构103同时形成。
所述第一栅极结构102和第二栅极结构103的形成方法包括：在所述基底100表面形成栅介质材料层(未图示)；在所述栅介质材料层表面形成栅极材料层(未图示)；在所述栅极材料层表面形成第一掩膜层(未图示)，所述第一掩膜层暴露出部分所述基底100表面；以所述第一掩膜层为掩膜刻蚀所述栅极材料层和所述栅介质材料层，直至暴露出所述基底100表面，形成所述第一栅介质层和位于第一栅介质层上的第一栅极层，形成所述第二栅介质层和位于第二栅介质层上的第二栅极层；在所述基底100表面、所述栅介质层侧壁表面以及所述栅极层的顶部表面和侧壁表面形成侧墙材料层(未图示)；回刻蚀所述侧墙材料层，形成所述第一侧墙结构和第二侧墙结构，在所述基底100表面形成所述第一栅极结构102和第二栅极结构103。
在本实施例中，刻蚀所述栅极材料层和所述栅介质材料层的工艺包括干法刻蚀工艺。
在本实施例中，所述第一栅极层和第二栅极层的材料包括多晶硅。在其他实施例中，所述第一栅极层和第二栅极层的材料包括金属，所述金属包括钨。
在本实施例中，所述第一栅介质层和第二栅介质层的材料包括氧化硅。在其他实施例中，所述第一栅介质层和第二栅介质层的材料包括高K(大于3.9)材料，所述高K材料包括氧化铪或氧化铝。
请参考图3，在所述第一栅极结构102一侧掺杂区101内形成第一发射区104；在所述第二栅极结构103一侧掺杂区101内形成第二发射区105；在所述第一发射区104和第二发射区105表面形成第一发射电极107。
所述第一发射区104和第二发射区105以所述掺杂区101隔离。
所述第一发射电极107用于电连接所述第一发射区104和第二发射区105。
在本实施例中，所述第一发射区104内和第二发射区105内掺杂有N型离子。所述N型离子包括磷离子或砷离子。
在本实施例中，所述第一发射区104和第二发射区105同时形成。
所述第一发射区104和第二发射区105的形成方法包括：以所述第一栅极结构102和所述第二栅极结构103为掩膜，对所述掺杂区101进行离子注入，形成所述第一发射区104和第二发射区105。
请继续参考图3，在所述第一发射区104和第二发射区105表面形成第一发射电极107。
所述第一发射电极107的形成方法包括：在所述第一栅极结构102顶部表面和侧壁表面、所述第二栅极结构103顶部表面和侧壁表面形成保护层106，所述保护层106暴露出部分所述第一发射区104和第二发射区105表面；在所述衬底表面形成电极材料层(未图示)；平坦化所述电极材料层，直至暴露出所述保护层106表面；回刻蚀所述电极材料层，在所述第一发射区104表面和第二发射区105表面形成第一发射电极107。
所述保护层106用于保护所述第一栅极结构102和所述第二栅极结构103，使得在第一发射区104和第二发射区105表面形成第一发射电极107时，所述第一栅极结构102和所述第二栅极结构103能够不受损伤。
在本实施例中，所述保护层106的材料包括氧化硅。在其他实施例中，所述保护层的材料包括氮化硅或氮氧化硅。
所述保护层106的形成方法包括：在所述衬底表面形成保护材料层(未图示)；在所述保护材料层表面形成第二掩膜层(未图示)，所述第二掩膜层暴露出部分所述保护材料层表面；以所述第二掩膜层为掩膜刻蚀所述保护材料层，直至暴露出所述第一发射区104表面和第二发射区105表面，形成所述保护层106。
所述保护层106的形成工艺包括化学气相沉积工艺或原子层沉积工艺。
所述第一发射电极107的材料包括金属，所述金属包括铜、铝、钛、镍和银中的一种或多种的组合。
形成所述电极材料层的工艺包括物理气相沉积工艺、电镀工艺或者蒸镀工艺。在本实施例中，形成所述电极材料层的工艺包括蒸镀工艺。
形成所述第一发射电极107之后，在所述第一栅极结构102上、所述第二栅极结构103上、所述第一发射电极107上以及保护层106上形成隔离层108，在所述基底100第一面表面形成所述器件层。
在本实施例中，所述隔离层108的材料包括氧化硅。在其他实施例中，所述隔离层的材料包括氮化硅或氮氧化硅。
形成所述隔离层108的工艺包括化学气相沉积工艺或原子层沉积工艺。
接下来，提供承载基底200；将所述衬底的第一面朝向所述承载基底200表面键合。具体过程请参考图4至图6。
提供承载基底200与所述衬底的第一面表面键合，键合后的所述承载基底200为所述衬底提供了强度支持，从而在对所述衬底初始第二面进行减薄时，在所述承载基底200拉应力的作用下，所述衬底具有较好的强度能够不容易破裂。
请参考图4，提供承载基底200，对所述承载基底200表面进行平坦化处理；平坦化处理之后，对所述承载基底200表面进行等离子活化处理。
对所述承载基底200表面进行平坦化处理，使得所述承载基底200表面与所述衬底的第一面的接触面积增大，利于提升键合的紧密程度。
对所述承载基底200表面进行等离子活化处理，所述等离子使得承载基底200表面的分子键打开，利于提升键合的紧密程度。
在本实施例中，所述承载基底200的材料包括硅。在其他实施例中，所述承载基底的材料包括金属或金属硅化物。
在本实施例中，所述承载基底200的厚度范围为550μm～775μm。
请参考图5和图6，图6为图5区域A的放大图，对所述衬底的第一面表面进行平坦化处理；平坦化处理之后，对所述衬底的第一面表面进行等离子活化处理；等离子活化处理之后，将所述衬底的第一面朝向所述承载基底200表面贴合。
对所述衬底的第一面表面进行平坦化处理，使得所述衬底的第一面表面与所述承载基底200表面的接触面积增大，利于提升键合的紧密程度。
在本实施例中，所述平坦化处理的工艺包括化学机械抛光工艺。在其他实施例中，所述平坦化处理的工艺包括湿法刻蚀工艺。
对所述衬底的第一面表面进行等离子活化处理，所述等离子使得衬底的第一面表面的分子键打开，利于提升键合的紧密程度。
将所述衬底的第一面表面和承载基底200表面贴合在一起之后，进行高温处理，将所述衬底第一面表面与承载基底200键合。
所述高温处理能够提升所述衬底的第一面表面和承载基底200表面键合的紧密程度，使得所述承载基底200能够稳定地为所述衬底提供强度支持，避免在后续对衬底第二面减薄的过程中，所述衬底容易发生破裂。
请参考图7，在键合所述衬底第一面表面和承载基底200表面之后，减薄所述衬底的初始第二面表面，形成衬底第二面。
减薄所述衬底的厚度，有利于后续在所述衬底第二面形成集电区后，所述半导体结构的纵向电阻减小，有利于提升所述半导体结构的电学性能。
减薄所述衬底初始第二面表面的方法包括：对所述衬底的初始第二面表面进行第一减薄处理；第一减薄处理之后，对所述衬底的初始第二面表面进行第二减薄处理。
所述第一减薄处理为粗减薄，能够将所述衬底减薄至需要的粗略厚度。
所述第二减薄处理为精细减薄，能够将所述衬底精确减薄至需要的更小厚度。
所述第一减薄处理的方法包括：采用第一化学机械抛光工艺对所述衬底初始第二面表面进行减薄；第一化学机械抛光工艺之后，采用第一湿法刻蚀工艺对所述衬底初始第二面表面继续减薄。
所述第一化学机械抛光工艺为粗抛光工艺，能够将所述衬底快速减薄较大的厚度。
所述第一湿法刻蚀工艺的刻蚀速率较大，能够相对较快地将所述衬底减薄。
所述第一湿法刻蚀工艺的步骤包括：对所述衬底初始第二面进行非选择性刻蚀；非选择性刻蚀之后，对所述衬底初始第二面进行选择性刻蚀。
所述非选择刻蚀的刻蚀速率较大，能够快速将所述衬底刻蚀至一定的厚度。
在本实施例中，所述非选择刻蚀的刻蚀液包括磷酸、硝酸、硫酸和氢氟酸的混合液。
所述选择性刻蚀的刻蚀速率较小，能够缓慢。均匀地将所述衬底刻蚀至更小的厚度。
在本实施例中，所述选择性刻蚀的刻蚀液包括氢氟酸、硝酸和醋酸的混合液。
在本实施例中，所述第一减薄处理减薄所述衬底后，所述衬底的厚度小于或等于152.4μm。
所述第二减薄处理的方法包括：采用第二化学机械抛光工艺对所述衬底初始第二面表面进行减薄；第二化学机械抛光工艺之后，采用第二湿法刻蚀工艺对所述衬底初始第二面表面继续减薄。
所述第二化学机械抛光工艺为精细抛光工艺，能够将所述衬底进一步减薄，且能够改善经过第一减薄处理后的衬底初始第二面表面的平整度和粗糙度。
所述第二湿法刻蚀工艺的刻蚀速率较慢，能够更进一步减薄所述衬底，且能够使所述减薄后的衬底第二面表面达到最佳的平整度和粗糙度，以利于后续在所述衬底第二面形成集电区时，所述集电区能够具有较好的性能。
在本实施例中，所述第二减薄处理减薄所述衬底后，所述衬底的厚度小于或等于101.6μm。
综上，采用第一减薄处理和第二减薄处理两个步骤对所述衬底初始第二面进行减薄，所述第一减薄处理为粗减薄，能够将所述衬底初始第二面快速减薄至合适的厚度；所述第二减薄处理为精细减薄，能够将所述衬底第二面减薄至更小的厚度。所述第一减薄处理和第二减薄处理两个步骤使得被减薄后的所述衬底的厚度更小，从而使得所述半导体结构的纵向电阻减小，进而提升了所述半导体结构的电学性能。
请继续参考图7，减薄所述衬底的初始第二面表面之后，减薄所述承载基底200，形成承载基底201。
在本实施例中，减薄所述承载基底200，使得后续所述承载基底201与所述半导体结构一起进行器件封装时，能够满足不同的规格和尺寸。
在本实施例中，减薄所述承载基底200形成承载基底201，所述承载基底201的厚度范围为40μm～600μm。
在本实施例中，减薄所述承载基底200的工艺包括化学机械抛光工艺。在其他实施例中，减薄所述承载基底的工艺包括湿法刻蚀工艺。
在其他实施例中，能够不减薄所述承载基底。
请参考图8，减薄所述衬底的初始第二面表面之后，在所述衬底第二面内形成第一集电区110；在所述第一集电区110表面形成第一集电极111。
在本实施例中，所述第一集电区110内掺杂有P型离子。所述P型离子包括硼离子或铟离子。
所述第一集电极111的材料包括金属，所述金属包括铜、铝、钛、镍和银中的一种或多种的组合。
形成所述第一集电极111的工艺包括物理气相沉积工艺、电镀工艺或者蒸镀工艺。在本实施例中，形成所述第一集电极111的工艺包括蒸镀工艺。
至此，采用上述方法形成的所述半导体结构，所述承载基底为所述衬底提供了强度支持，使得所述衬底在进行减薄时不容易破裂，能够在大尺寸的衬底上形成所述半导体结构，从而降低了所述半导体结构的制造成本；同时，采用第一减薄处理和第二减薄处理两个步骤对所述衬底初始第二面进行减薄，能够将所述衬底第二面减薄至更小的厚度，从而使得所述半导体结构的纵向电阻减小，进而提升了所述半导体结构的电学性能。
图9是本发明另一实施例中半导体结构形成过程的剖面结构示意图。
请参考图9，图9是在图7基础上的结构示意图，减薄所述衬底的初始第二面表面之后，在所述衬底的第二面内进行掺杂形成第一缓冲区210；在所述第一缓冲区210表面的衬底内形成第一集电区211；在所述第一集电区211表面形成第一集电极212。
在本实施例中，所述第一缓冲区210的掺杂离子类型为N型离子。所述N型离子包括磷离子或砷离子。
所述第一缓冲区210与所述第一集电区211在垂直于所述衬底表面的方向上重叠。
在本实施例中，所述第一集电区211内掺杂有P型离子。所述P型离子包括硼离子或铟离子。
所述第一集电极212的材料包括金属，所述金属包括铜、铝、钛、镍和银中的一种或多种的组合。
形成所述第一集电极212的工艺包括物理气相沉积工艺、电镀工艺或者蒸镀工艺。在本实施例中，形成所述第一集电极212的工艺包括蒸镀工艺。
图10至图15是本发明另一实施例中半导体结构形成过程的剖面结构示意图。
首先，形成衬底，所述衬底内具有绝缘栅型场效应管，所述衬底包括相对的第一面和初始第二面。
所述衬底包括：基底；位于基底上的器件层，所述绝缘栅型场效应管位于所述器件层内。
在本实施例中，所述衬底的初始厚度为775μm～780μm。
请参考图10，提供基底300。
所述基底300内具有掺杂区301。
在本实施例中，所述基底300内掺杂有N型离子；所述掺杂区301内掺杂有P型离子。
所述N型离子包括磷离子或砷离子；所述P型离子包括硼离子或铟离子。
在本实施例中，所述基底300的材料为单晶硅；所述基底300还可以是多晶硅或非晶硅；所述基底300的材料还可以为锗、锗化硅、砷化镓等半导体材料。
接下来，在所述衬底内形成绝缘栅型场效应管。
在本实施例中，所述绝缘栅型场效应管包括：位于衬底掺杂区内的第三栅极结构和第四栅极结构；位于所述第三栅极结构两侧掺杂区内的第三发射区，位于所述第四栅极结构两侧掺杂区内的第四发射区，所述第三发射区内和第四发射区内掺杂有P型离子；位于所述衬底第一面表面、所述第三发射区表面和第四发射区表面的第二发射电极。
请参考图11，在所述衬底掺杂区301内形成第三栅极结构302和第四栅极结构303。
所述第三栅极结构302包括：位于掺杂区301内的第三栅介质层(未标示)；位于第三栅介质层表面的第三栅极层(未图示)。
所述第四栅极结构303包括：位于掺杂区301内的第四栅介质层(未标示)；位于第四栅介质层表面的第四栅极层(未图示)。
在本实施例中，所述第三栅极结构302和第四栅极结构303同时形成。
所述第三栅极结构302和第四栅极结构303的形成方法包括：在所述基底300表面形成第三掩膜层(未图示)，所述第三掩膜层暴露出部分所述基底300表面；以所述第三掩膜层为掩膜刻蚀所述基底300，在所述掺杂区301内形成凹槽(未图示)；在所述凹槽内壁形成栅介质材料层(未图示)；在所述栅介质材料层表面形成栅极材料层(未图示)；平坦化所述栅极材料层和栅介质材料层；在所述掺杂区301内形成第三栅极结构302和第四栅极结构303。
在本实施例中，所述第三栅极层和第四栅极层的材料包括多晶硅。在其他实施例中，所述第三栅极层和第四栅极层的材料包括金属，所述金属包括钨。
在本实施例中，所述第三栅介质层和第四栅介质层的材料包括氧化硅。在其他实施例中，所述第三栅介质层和第四栅介质层的材料包括高K(大于3.9)材料，所述高K材料包括氧化铪或氧化铝。
请继续参考图11，在形成所述第三栅极结构302和第四栅极结构303之后，在所述第三栅极层表面和所述第四栅极层表面形成保护层304。
所述保护层304用于保护所述第三栅极结构302和第四栅极结构303，使得在形成第三发射区和第四发射区时，以及在第三发射区和第四发射区表面形成第二发射电极时，所述第三栅极结构302和第四栅极结构303能够不受损伤。
在本实施例中，所述保护层304的材料包括氧化硅。在其他实施例中，所述保护层的材料包括氮化硅或氮氧化硅。
所述保护层304的形成工艺包括化学气相沉积工艺或原子层沉积工艺。
请参考图12，在所述第三栅极结构302两侧掺杂区301内形成第三发射区305，在所述第四栅极结构303两侧掺杂区301内的第四发射区306；在所述基底300第一面表面、所述第三发射区305表面和第四发射区306表面的第二发射电极307。
所述第二发射电极307用于电连接所述第三发射区305和第四发射区306。
在本实施例中，所述第三发射区305和第四发射区306内掺杂有N型离子。所述N型离子包括磷离子或砷离子。
在本实施例中，所述第三发射区305和第四发射区306同时形成。
所述第三发射区305和第四发射区306的形成方法包括：以所述保护层304为掩膜，对所述掺杂区301进行离子注入，在所述第三栅极结构302两侧掺杂区301内形成第三发射区305，在所述第四栅极结构303两侧掺杂区301内的第四发射区306。
所述第二发射电极307的形成方法包括：在所述基底300表面以及保护层304表面形成电极材料层(未图示)；平坦化所述电极材料层，直至暴露出所述保护层304表面，在所述第三发射区305表面和第四发射区306表面形成第二发射电极307。
所述第二发射电极307的材料包括金属，所述金属包括铜、铝、钛、镍和银中的一种或多种的组合。
形成所述电极材料层的工艺包括物理气相沉积工艺、电镀工艺或者蒸镀工艺。在本实施例中，形成所述电极材料层的工艺包括蒸镀工艺。
形成所述第一发射电极307之后，在所述第二发射电极307上以及保护层304上形成隔离层308，在所述基底300第一面表面形成所述器件层。
在本实施例中，所述隔离层308的材料包括氧化硅。在其他实施例中，所述隔离层的材料包括氮化硅或氮氧化硅。
形成所述隔离层308的工艺包括化学气相沉积工艺或原子层沉积工艺。
请参考图13和图14，图14为图13中区域B的放大图，提供承载基底400；将所述衬底的第一面朝向所述承载基底400表面键合；在键合所述衬底第一面表面和承载基底400之后，减薄所述衬底的初始第二面表面，形成衬底第二面。具体形成过程的步骤、工艺和材料的详细说明请参考图4至图7，在此不再赘述。
请参考图15，减薄所述衬底的第二面表面之后，在所述衬底的第二面内进行掺杂形成第二缓冲区310，所述第二缓冲区310的掺杂离子类型为N型离子；在所述第二缓冲区310表面形成第二集电区311，所述第二集电区311内掺杂有P型离子；在所述第二集电区311表面形成第二集电极312。具体形成过程的步骤、工艺和材料的详细说明请参考图9，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (21)
1.一种半导体结构的形成方法，其特征在于，包括：
形成衬底，所述衬底内具有绝缘栅型场效应管，所述衬底包括相对的第一面和初始第二面；
提供承载基底；
将所述衬底的第一面朝向所述承载基底表面键合；
在键合所述衬底和承载基底之后，减薄所述衬底的初始第二面表面。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，减薄所述衬底初始第二面表面的方法包括：对所述衬底的初始第二面表面进行第一减薄处理；第一减薄处理之后，对所述衬底的初始第二面表面进行第二减薄处理。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一减薄处理的方法包括：采用第一化学机械抛光工艺对所述衬底初始第二面表面进行减薄；第一化学机械抛光工艺之后，采用第一湿法刻蚀工艺对所述衬底初始第二面表面继续减薄。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一湿法刻蚀工艺的步骤包括：对所述衬底初始第二面进行非选择性刻蚀；非选择性刻蚀之后，对所述衬底初始第二面进行选择性刻蚀。
5.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第二减薄处理的方法包括：采用第二化学机械抛光工艺对所述衬底初始第二面表面进行减薄；第二化学机械抛光工艺之后，采用第二湿法刻蚀工艺对所述衬底初始第二面表面继续减薄。
6.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一减薄工艺减薄所述衬底后，所述衬底的厚度小于或等于152.4μm。
7.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第二减薄工艺减薄所述衬底后，所述衬底的厚度小于或等于101.6μm。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底的初始厚度为775μm～780μm。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，减薄所述衬底的初始第二面表面之后，还包括：减薄所述承载基底。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底的第一面表面与所述承载基底表面键合的方法包括：对所述衬底的第一面表面和承载基底表面分别进行平坦化处理；平坦化处理之后，对所述衬底的第一面表面和承载基底表面分别进行等离子活化处理；等离子活化处理之后，将所述衬底的第一面表面和承载基底表面贴合在一起，并进行高温处理，将所述衬底第一面表面与承载基底键合。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底包括：基底；位于基底上的器件层，所述绝缘栅型场效应管位于所述器件层内。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述基底内掺杂有N型离子；所述基底内具有掺杂区，所述掺杂区内掺杂有P型离子。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述绝缘栅型场效应管包括：位于衬底第一面内的第一栅极结构和第二栅极结构，所述第一栅极结构和第二栅极结构位于所述掺杂区两侧，且所述第一栅极结构和第二栅极结构位于部分所述掺杂区表面；位于所述第一栅极结构一侧掺杂区内的第一发射区，位于所述第二栅极结构一侧掺杂区内的第二发射区，所述第一发射区和第二发射区内掺杂有N型离子，所述第一发射区和第二发射区以所述掺杂区隔离，且所述第一发射区和第二发射区通过第一发射电极电连接，所述第一发射电极位于所述第一发射区和第二发射区表面。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，减薄所述衬底的初始第二面表面之后，在所述衬底第二面内形成第一集电区，所述第一集电区内掺杂有P型离子；在所述第一集电区表面形成第一集电极。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，在所述衬底第二面形成第一集电区之前，还包括：在所述衬底的第二面内进行掺杂形成第一缓冲区，所述第一缓冲区的掺杂离子类型为N型离子，所述第一缓冲区与所述第一集电区在垂直于所述衬底表面的方向上重叠。
16.如权利要求13所述的半导体结构的形成方法，其特征在于，所述第一发射电极的材料包括金属，所述金属包括铜、铝、钛、镍和银中的一种或多种的组合。
17.如权利要求14所述的半导体结构的形成方法，其特征在于，所述第一集电极的材料包括金属，所述金属包括铜、铝、钛、镍和银中的一种或多种的组合。
18.如权利要求12所述的半导体结构的形成方法，其特征在于，所述绝缘栅型场效应管包括：位于衬底掺杂区内的第三栅极结构和第四栅极结构；位于所述第三栅极结构两侧掺杂区内的第三发射区，位于所述第四栅极结构两侧掺杂区内的第四发射区，所述第三发射区内和第四发射区内掺杂有N型离子；位于所述基底第一面表面、所述第三发射区表面和第四发射区表面的第二发射电极。
19.如权利要求18所述的半导体结构的形成方法，其特征在于，减薄所述衬底的第二面表面之后，在所述衬底的第二面内进行掺杂形成第二缓冲区，所述第二缓冲区的掺杂离子类型为N型离子；在所述第二缓冲区表面形成第二集电区，所述第二集电区内掺杂有P型离子；在所述第二集电区表面形成第二集电极。
20.如权利要求18所述的半导体结构的形成方法，其特征在于，所述第二发射电极的材料包括金属，所述金属包括铜、铝、钛、镍和银中的一种或多种的组合。
21.如权利要求19所述的半导体结构的形成方法，其特征在于，所述第二集电极的材料包括金属，所述金属包括铜、铝、钛、镍和银中的一种或多种的组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910974033.9A CN110767593A (zh) | 2019-10-14 | 2019-10-14 | 一种半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910974033.9A CN110767593A (zh) | 2019-10-14 | 2019-10-14 | 一种半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110767593A true CN110767593A (zh) | 2020-02-07 |
Family
ID=69331166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910974033.9A Pending CN110767593A (zh) | 2019-10-14 | 2019-10-14 | 一种半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110767593A (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004140101A (ja) * | 2002-10-16 | 2004-05-13 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法 |
| CN1856862A (zh) * | 2003-09-22 | 2006-11-01 | 克里公司 | 在双极型器件中减少堆垛层错成核点和减小Vf漂移的方法 |
| CN103050480A (zh) * | 2012-08-14 | 2013-04-17 | 上海华虹Nec电子有限公司 | 硅片的背面图形化的工艺方法 |
| CN103077889A (zh) * | 2013-01-14 | 2013-05-01 | 陆伟 | 一种晶圆背面减薄方法 |
| US8859392B1 (en) * | 2013-05-03 | 2014-10-14 | Mosel Vitelic Inc. | Manufacturing method of power semiconductor |
| CN105225996A (zh) * | 2015-09-18 | 2016-01-06 | 江苏中科君芯科技有限公司 | 具有内置二极管的igbt器件背面工艺 |
| CN105390536A (zh) * | 2015-09-30 | 2016-03-09 | 深圳市可易亚半导体科技有限公司 | 绝缘栅双极型晶体管及其制备方法 |
| CN106367815A (zh) * | 2016-09-12 | 2017-02-01 | 英利能源（中国）有限公司 | 单晶硅制绒设备的清洗方法 |
| CN108091558A (zh) * | 2017-12-20 | 2018-05-29 | 武汉新芯集成电路制造有限公司 | 一种降低硅空洞缺陷率的硅层减薄方法 |
| US20180254221A1 (en) * | 2017-03-03 | 2018-09-06 | Veeco Precision Surface Processing Llc | Apparatus and method for wafer thinning in advanced packaging applications |
| CN109346403A (zh) * | 2018-09-26 | 2019-02-15 | 广西桂芯半导体科技有限公司 | 一种晶圆的减薄方法 |
| CN110265398A (zh) * | 2019-06-28 | 2019-09-20 | 芯盟科技有限公司 | 存储器及其形成方法 |
-
2019
- 2019-10-14 CN CN201910974033.9A patent/CN110767593A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004140101A (ja) * | 2002-10-16 | 2004-05-13 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法 |
| CN1856862A (zh) * | 2003-09-22 | 2006-11-01 | 克里公司 | 在双极型器件中减少堆垛层错成核点和减小Vf漂移的方法 |
| CN103050480A (zh) * | 2012-08-14 | 2013-04-17 | 上海华虹Nec电子有限公司 | 硅片的背面图形化的工艺方法 |
| CN103077889A (zh) * | 2013-01-14 | 2013-05-01 | 陆伟 | 一种晶圆背面减薄方法 |
| US8859392B1 (en) * | 2013-05-03 | 2014-10-14 | Mosel Vitelic Inc. | Manufacturing method of power semiconductor |
| CN105225996A (zh) * | 2015-09-18 | 2016-01-06 | 江苏中科君芯科技有限公司 | 具有内置二极管的igbt器件背面工艺 |
| CN105390536A (zh) * | 2015-09-30 | 2016-03-09 | 深圳市可易亚半导体科技有限公司 | 绝缘栅双极型晶体管及其制备方法 |
| CN106367815A (zh) * | 2016-09-12 | 2017-02-01 | 英利能源（中国）有限公司 | 单晶硅制绒设备的清洗方法 |
| US20180254221A1 (en) * | 2017-03-03 | 2018-09-06 | Veeco Precision Surface Processing Llc | Apparatus and method for wafer thinning in advanced packaging applications |
| CN108091558A (zh) * | 2017-12-20 | 2018-05-29 | 武汉新芯集成电路制造有限公司 | 一种降低硅空洞缺陷率的硅层减薄方法 |
| CN109346403A (zh) * | 2018-09-26 | 2019-02-15 | 广西桂芯半导体科技有限公司 | 一种晶圆的减薄方法 |
| CN110265398A (zh) * | 2019-06-28 | 2019-09-20 | 芯盟科技有限公司 | 存储器及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110875241B (zh) | 用于形成绝缘体上半导体（soi）衬底的方法 | |
| US9240469B2 (en) | Transverse ultra-thin insulated gate bipolar transistor having high current density | |
| US10141421B2 (en) | Vertical power MOSFET and methods of forming the same | |
| US8860126B2 (en) | Semiconductor device with a low ohmic current path | |
| US20120289003A1 (en) | Method for Forming a Semiconductor Device | |
| CN111512415B (zh) | 用于工程化衬底上的集成式器件的系统和方法 | |
| US8557678B2 (en) | Method for manufacturing semiconductor substrate of large-power device | |
| US10134886B2 (en) | Insulated gate bipolar device and manufacturing method thereof | |
| US11949006B2 (en) | Power semiconductor device with p-contact and doped insulation blocks defining contact holes | |
| CN107636806A (zh) | 具有厚的顶层金属设计的功率半导体器件和用于制造这样的功率半导体器件的方法 | |
| CN111276542B (zh) | 沟槽型mos器件及其制造方法 | |
| US6229179B1 (en) | Intelligent power integrated circuit | |
| CN104253041A (zh) | 非穿通型绝缘栅双极晶体管的制造方法 | |
| CN111986991A (zh) | 沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件 | |
| US7923330B2 (en) | Method for manufacturing a semiconductor device | |
| CN110767593A (zh) | 一种半导体结构及其形成方法 | |
| JP5228308B2 (ja) | 半導体装置の製造方法 | |
| US20220231148A1 (en) | Method for manufacturing a power transistor, and power transistor | |
| CN110718476A (zh) | 半导体结构及其形成方法 | |
| US20230326995A1 (en) | Manufacturing process of a vertical-channel semiconductor device and vertical-channel semiconductor device | |
| CN113097137B (zh) | 半导体结构及其形成方法 | |
| CN109243975B (zh) | 一种半导体器件的制造方法 | |
| US20060035441A1 (en) | Method for processing a thin semiconductor substrate | |
| KR101822166B1 (ko) | 전력용 반도체의 제조방법 | |
| EP4300557A1 (en) | Method of manufacturing a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200207 |
|
| RJ01 | Rejection of invention patent application after publication |