JP4639326B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4639326B2
JP4639326B2 JP2004086553A JP2004086553A JP4639326B2 JP 4639326 B2 JP4639326 B2 JP 4639326B2 JP 2004086553 A JP2004086553 A JP 2004086553A JP 2004086553 A JP2004086553 A JP 2004086553A JP 4639326 B2 JP4639326 B2 JP 4639326B2
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating film
gate insulating
semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004086553A
Other languages
English (en)
Other versions
JP2005276999A (ja
Inventor
純寿 先崎
一聡 児島
智久 加藤
憲司 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2004086553A priority Critical patent/JP4639326B2/ja
Publication of JP2005276999A publication Critical patent/JP2005276999A/ja
Application granted granted Critical
Publication of JP4639326B2 publication Critical patent/JP4639326B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

この発明は、六方晶系半導体領域を有するエピタキシャルウエハ上に作製した半導体装置に関し、特に金属-絶縁膜-半導体(MIS)構造を有する半導体装置(電界効果型トランジスタ(MISFET))及びその製造方法に関するものであり、六方晶系半導体のなかでも典型的な半導体である炭化珪素を使用した半導体装置に関するものである。
炭化珪素は珪素と比較して、(1)バンドギャップが広い、(2)絶縁破壊強度が大きい、(3)電子の飽和ドリフト速度が大きいなどの優れた物性を有する。したがって、炭化珪素を基板材料として用いることにより、珪素の限界を超えた高耐圧で低抵抗の電力用半導体素子が作製できる。
また、炭化珪素には、珪素と同様に、熱酸化法によって絶縁体である酸化珪素を形成できるという特徴がある。これらの理由から、炭化珪素を基板材料とした高耐圧で低いオン抵抗のMISFETが実現できると考えられ、数多くの研究開発が行われている。
しかし、炭化珪素を基板材料としたMISFETの実現化には、ゲート絶縁膜として用いられる酸化珪素の優れた長期信頼性が保障されなければならない。
酸化珪素膜の長期信頼性の指標として、絶縁破壊電荷総量(QBD)が広く利用されている。この値は、酸化珪素膜が絶縁破壊に至るまでに酸化珪素膜中を流れた電荷の総量を示すものである。
ところが、炭化珪素基板上に熱酸化法により形成された酸化珪素膜の5割が絶縁破壊するときのQBDは、室温において数〜数十mC/cm2であり、この値は珪素基板上に熱酸化法により形成された酸化珪素膜に比べて、1/10〜1/100小さいという報告がなされており(例えば、非特許文献1参照)、大きな問題を有している。
C.J. Anthony 外著 [Materials Science and Engineering B61-62, 460 (1999)]
本発明は、従来の問題に鑑み、六方晶系半導体領域上に形成されたゲート絶縁膜の絶縁破壊特性を改善し、優れた特性を持つ六方晶系半導体領域を有するエピタキシャルウエハからなる金属-絶縁膜-半導体(MIS)構造を有する半導体装置を得ることを課題とする。
本発明は、ウエハに含まれる転位密度の低い六方晶系半導体領域を有するエピタキシャルウエハ上に、ゲート絶縁膜を形成することによって、ゲート絶縁膜の絶縁耐圧及び長期信頼性の向上に効果があるとの知見を得た。
本発明は、この知見に基づいてなされたものであって、本発明による半導体装置は、面内転位密度が1000個/cm2以下である六方晶系半導体領域を有するエピタキシャルウエハであることを特徴とする。
また、本発明による半導体装置は、上記の面内転位を含む転位密度が10000個/cm2以下である六方晶系半導体領域を有するエピタキシャルウエハであることを特徴とする。
また、金属−絶縁膜−半導体(MIS)構造を有し、ゲート絶縁膜が形成された領域内の転位の総数が10個以下である六方晶系半導体領域であるエピタキシャルウエハであることを特徴とする。
そして、上記の転位が螺旋転位,刃状転位,面内転位のいずれか1又は2以上であることを特徴とする。
また、上記のゲート絶縁膜は、酸化珪素,窒化珪素,酸窒化珪素、窒化アルミニウム、酸化ジルコニウム、酸化ハフニウムであることを特徴とする。
半導体装置におけるMIS構造は、ゲート絶縁膜が六方晶系半導体領域と接する部分で形成されているか、又は前記ゲート絶縁膜上に酸化珪素膜、窒化珪素膜、酸窒化珪素膜のいずれか1つ又は2以上を有する複合膜であることを特徴とする。
また、本発明の半導体装置は、DMOSFET,Lateral Resurf MOSFET又はUMOSFETを有している。
上記の半導体装置に使用される六方晶系半導体は、炭化珪素であるか又は窒化ガリウムであることを特徴とする。
また、上記六方晶系半導体の面方位が、下記[数3]であり、またオフ角度が0°〜8°であることを特徴とする。
半導体装置のMIS構造は、通常半導体基板上にエピタキシャル成長される半導体層上に形成される。本発明による半導体装置の製造方法は、最上層にエピタキシャル成長された六方晶系半導体層を有するエピタキシャルウエハを用いる半導体装置の製造方法であって、エピタキシャル成長時に面内転位密度が1000個/cm2以下であるように六方晶系半導体層をエピタキシャル成長させることを特徴とする。
また、本発明による半導体装置の製造方法は、上記の面内転位を含む転位密度が10000個/cm2以下であるように六方晶系半導体層をエピタキシャル成長させることを特徴とする。
また、本発明による半導体装置の製造方法は、金属−絶縁膜−半導体(MIS)構造のゲート絶縁膜を六方晶系半導体領域上に形成する半導体装置の製造方法であって、ゲート絶縁膜が形成された領域内に、上記の転位の総数が10個以下であることを特徴とする。
そして、上記の転位が螺旋転位,刃状転位,面内転位のいずれか1又は2以上であることを特徴とする半導体装置の製造方法である。
上記のゲート絶縁膜は、酸化珪素,窒化珪素,酸窒化珪素、窒化アルミニウム、酸化ジルコニウム、酸化ハフニウムであることを特徴とする。
また、半導体装置の製造方法におけるMIS構造は、ゲート絶縁膜が六方晶系半導体領域と接する部分で形成されているか又は前記ゲート絶縁膜上に酸化珪素膜、窒化珪素膜、酸窒化珪素膜のいずれか1又は2以上を有する複合膜であることを特徴とする。
上記の半導体装置の製造方法に使用される六方晶系半導体は、炭化珪素であるか、又は窒化ガリウムであることを特徴とする。
また、上記六法晶系半導体の面方位が、下記[数4]であり、また、オフ角度が0°から8°であることを特徴とする。
本発明は、六方晶系半導体領域上に形成されたゲート絶縁膜の絶縁破壊特性を改善し、長期信頼性を有するエピタキシャルウエハからなる金属-絶縁膜-半導体(MIS)構造を有する半導体装置を得ることが可能となるという優れた効果を有する。
金属−絶縁膜−半導体(MIS)構造を有する半導体装置は、上記の通り、エピタキシャルウエハ内に含まれる転位の密度が低い六方晶系半導体領域上に、ゲート絶縁膜を形成することによって、ゲート絶縁膜の絶縁耐圧及び長期信頼性を著しく向上させるものであり、これが本発明の大きな特徴である。
転位としては、螺旋転位,刃状転位,面内転位が挙げられ、これらは六方晶系半導体のバルク及びエピタキシャル膜の成長中に発生し、これら3種類の転位密度の総数が10000個/cm2、又は面内転位の密度が1000個/cm2を超えて生成されると、そのエピタキシャルウエハ上に形成したゲート絶縁膜の絶縁耐圧及び長期信頼性を損ねる大きな原因となっていることが分った。
すなわち、上記のような転位、特に面内転位が六方晶系半導体領域を有するエピタキシャルウエハに生成されていると、その転位上に形成されたゲート絶縁膜/六方晶系半導体界面にマイクロラフネスが生じ、その部分(ウィークスポット)でゲート絶縁膜の内部電界の変化が局所的に速められ、絶縁破壊寿命の低下を生じさせることが原因である。
このことから、転位、特に面内転位の低減が極めて重要である。このような知見は、本発明者らによって初めて認識されたものである。また、金属−絶縁膜−半導体(MIS)構造を有する六方晶系半導体領域において、ゲート絶縁膜が形成された領域内に、転位の総数が10個以下であることが望ましい。
本発明は、このような転位、特に面内転位の数が少ない六方晶系半導体領域を有するエピタキシャルウエハを出発材料として、六方晶系半導体領域と接する部分にゲート絶縁膜を形成し、半導体装置を構成する。
また、このゲート絶縁膜上に、酸化珪素膜、窒化珪素膜、酸窒化珪素膜のいずれか1又はこれらの2以上の膜を形成することもできる。これらの単層又は複数層の膜は化学気相法、及び/又は、化学気相法による窒化珪素膜の熱酸化により得ることができる。
本発明によれば、特性に優れた六方晶系半導体領域を有するエピタキシャルウエハが使用できると共に、高絶縁耐圧及び長期信頼性を有するゲート絶縁膜を有する半導体装置を製造することが可能となる。
これらのMIS構造を有する半導体装置は、DMOSFET,Lateral Resurf MOSFET,UMOSFETの半導体装置として使用できる。
以下に、この発明の実施例を、図等を使用して説明する。
まず、基板として、(0001)Si面から8°オフした表面を持つバルク基板上に4H-SiCをホモエピタキシャル成長させた炭化珪素基板を使用した。
図1に示すように、炭化珪素基板1に厚い絶縁膜2を形成しこれに窓開けし、通常のRCA洗浄をした後、犠牲酸化膜を形成しフッ酸で除去した。次いで、1000°C以上の大気圧の酸素雰囲気中で、50nm厚の酸化珪素膜3を炭化珪素基板上に形成した。
その後、試料を流量1リットル/分の窒素ガス中で、1000°C以上の温度で熱処理した。最終的にAlを用い、酸化珪素膜3上にAl電極4及び基板とオーミックコンタクトするオーミック電極5を形成してMOSキャパシタを作製した。
このサンプルを、TDDB測定装置6に接続し、真空引きされた金属製測定チャンバーで、光を遮断した状態で経時絶縁膜破壊(TDDB)測定を行った。
TDDB測定は、第1図に示すようにMOSキャパシタのAl電極4−オーミック電極5間に電界を印加し、ゲート絶縁膜(酸化珪素膜3)が破壊に至るまでに絶縁膜中を流れるリーク電流を観測した。また、QBDは、絶縁破壊に至るまでのリーク電流を積算して導出した。
TDDB測定によりゲート絶縁膜3を完全に絶縁破壊させた後、サンプルは燐酸によりAl電極4及びオーミック電極5を除去し、その後フッ酸によりゲート絶縁膜3及び厚い絶縁膜4を除去し、最終エッチング工程として、加熱された溶融KOHエッチング溶液中に浸すことにより炭化珪素表面層をエッチングし、転位が形成されている面を表出させた。
溶融KOHエッチング後のサンプルを、光学顕微鏡を用いて炭化珪素表面層に形成された転位を観察した結果、転位はその形状ならびに大きさから3種類に分けられた。それらは、螺旋転位,刃状転位,面内転位である。
図2に、TDDB測定(ストレス電界E=9 MV/cm)から得られたQBD値と1つのゲート絶縁膜領域内に生じている転位数の相関図を示す。
この図より、MOSキャパシタのQBD値は、ゲート絶縁膜領域内に生じている転位の数と相関関係があることが示されており、転位数が増大するとMOSキャパシタのQBD値は減少する。これは、ゲート絶縁膜領域内の転位数が大きくなるほどゲート絶縁膜の絶縁破壊を引き起こすウィークスポットの生成確率が高くなるため、ゲート絶縁膜の信頼性が低くなる。
図3に、典型的な面内転位によりゲート絶縁膜の絶縁破壊を生じたMOSキャパシタの光学顕微鏡観察像を示す。
この図において、ゲート絶縁膜形成領域内7に、面内転位9の個数以上に螺旋転位10や刃状転位11が多数存在するにも関わらず、面内転位9の部分で選択的にゲート絶縁膜の絶縁破壊8が生じていることが確認された。
一方、螺旋転位10あるいは刃状転位11により絶縁破壊したMOSキャパシタのほとんどでは、ゲート絶縁膜形成領域には面内転位9が存在しないことが確認された。
TDDB測定に用いられた全てのMOSキャパシタに対して、光学顕微鏡観察によりゲート絶縁膜の絶縁破壊を引き起こした転位の種類を同定した結果を、図4において、面内転位で絶縁破壊したMOSキャパシタ12と、螺旋転位又は刃状転位で絶縁破壊したMOSキャパシタ13の円グラフで示す。
図4に示すように、7割以上のMOSキャパシタが面内転位によりゲート絶縁膜の絶縁破壊が引き起こされていることが分る。
以上のことから、炭化珪素基板上に熱酸化法により形成されたゲート絶縁膜の絶縁破壊を引き起こす第一位の要因として面内転位がゲート絶縁膜形成領域に取り込まれることが挙げられる。また、第二位の要因としてゲート絶縁膜形成領域内に含まれる転位の総数が重要である。
一般的に、高信頼性特性を有する珪素半導体上に形成された酸化珪素膜からなるゲート絶縁膜のQBD値は、最低でも1C/cm2はなければならないことがわかっている。そのため、炭化珪素半導体上に形成されたゲート絶縁膜においても1C/cm2以上のQBD値である必要がある。
本実施例において、1C/cm2以上のQBD値を保障するためには、図2から、ゲート絶縁膜が形成される領域に含まれる転位の数は10個以下でなければならないことが理解できる。そして、この条件を達成するための炭化珪素エピタキシャルウエハ上の転位密度を、測定に用いたサンプル上に形成されたMOSキャパシタのゲート絶縁膜形成領域の面積を用いて算出した結果、10000個/cm2以下でなければならないことがわかった。
また、炭化珪素エピタキシャルウエハ上の面内転位に関して、本実施例において、高いゲート絶縁膜の信頼性を達成するためには、面内転位をゲート絶縁膜形成領域内に取り込まないようにゲート絶縁膜を形成する必要がある。
これを実現するための面内転位密度を、上述の転位密度の算出と同様な解析を行った結果、炭化珪素エピタキシャルウエハ上の面内転位密度は1000個/cm2以下でなければならないことを見出した。
また、本実施例においては、炭化珪素基板上に熱酸化により酸化珪素膜を形成した場合について説明したが、その他の六方晶系半導体領域と接する部分にゲート絶縁膜を形成し、さらにその上に酸化珪素膜、窒化珪素膜、酸窒化珪素膜のなかのいずれか又は複数膜を形成した場合も、上記例と同様な傾向が認められた。
六方晶系半導体領域上に形成されたゲート絶縁膜の絶縁破壊特性を改善し、長期信頼性を向上させた六方晶系半導体領域を有するエピタキシャルウエハからなる金属-絶縁膜-半導体(MIS)構造を有する半導体装置として有用である。
TDDB測定に使用したMOSキャパシタの断面模式図である。 TDDB測定(ストレス電界E=9 MV/cm)から得られたQBD値と1つのゲート絶縁膜領域内に生じている転位数の相関図である。 典型的な面内転位によりゲート絶縁膜の絶縁破壊を生じたMOSキャパシタの光学顕微鏡観察像を示す図である。 面内転位で絶縁破壊したMOSキャパシタと、螺旋転位又は刃状転位で絶縁破壊したMOSキャパシタとの割合を示す図である。
符号の説明
1 炭化珪素基板
2 絶縁膜
3 酸化珪素膜
4 Al電極
5 オーミック電極
6 TDDB測定装置
7 ゲート絶縁膜形成領域内
8 絶縁破壊
9 面内転位
10 螺旋転位
11 刃状転位
12 面内転位で絶縁破壊したMOSキャパシタ
13 螺旋転位又は刃状転位で絶縁破壊したMOSキャパシタ

Claims (7)

  1. 面内転位密度が1000個/cm2以下である六方晶系半導体領域を有するエピタキシャルウエハの半導体装置であって、六方晶系半導体が炭化珪素であり、当該六方晶系半導体上にゲート絶縁膜が形成された金属−絶縁膜−半導体(MIS)構造を有し、前記ゲート絶縁膜が形成された領域内に、転位の総数が10個以下であることを特徴とする半導体装置。
  2. 請求項1に記載された半導体装置において、転位密度が10000個/cm2以下である六方晶系半導体領域を有するエピタキシャルウエハであることを特徴とする半導体装置。
  3. 請求項1又は2に記載された半導体装置において、前記転位が螺旋転位,刃状転位,面内転位のいずれか1又は2以上であることを特徴とする半導体装置。
  4. 請求項1〜3のいずれかに記載された半導体装置において、前記ゲート絶縁膜が、酸化珪素、窒化珪素、酸窒化珪素、窒化アルミニウム、酸化ジルコニウム、酸化ハフニウムのいずれか1からなる膜であることを特徴とする半導体装置。
  5. 請求項1〜3のいずれかに記載された半導体装置において、前記ゲート絶縁膜が、前記六方晶系半導体に接して形成された酸化珪素膜、窒化珪素膜、酸窒化珪素膜、窒化アルミニウム膜、酸化ジルコニウム膜、酸化ハフニウム膜のいずれか1上に酸化珪素膜、窒化珪素膜、酸窒化珪素膜のいずれか1又は2以上を有する複合膜であることを特徴とする半導体装置。
  6. 請求項5に記載された半導体装置において、DMOSFET,Lateral Resurf MOSFET又はUMOSFETであることを特徴とする半導体装置。
  7. 請求項1〜6のいずれかに記載された半導体装置において、前記六方晶系半導体の面方位が下記[数1]であり、かつオフ角度が0°〜8°であることを特徴とする半導体装置。
JP2004086553A 2004-03-24 2004-03-24 半導体装置 Expired - Lifetime JP4639326B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004086553A JP4639326B2 (ja) 2004-03-24 2004-03-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004086553A JP4639326B2 (ja) 2004-03-24 2004-03-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2005276999A JP2005276999A (ja) 2005-10-06
JP4639326B2 true JP4639326B2 (ja) 2011-02-23

Family

ID=35176356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004086553A Expired - Lifetime JP4639326B2 (ja) 2004-03-24 2004-03-24 半導体装置

Country Status (1)

Country Link
JP (1) JP4639326B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258258A (ja) * 2007-04-02 2008-10-23 Sanyo Electric Co Ltd 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018554B2 (en) * 2003-09-22 2006-03-28 Cree, Inc. Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices

Also Published As

Publication number Publication date
JP2005276999A (ja) 2005-10-06

Similar Documents

Publication Publication Date Title
US10546954B2 (en) Semiconductor device
JP4374437B2 (ja) 半導体装置の製造方法
JP4781610B2 (ja) 水素環境中のアニールにより炭化珪素層上に酸化物層を作製する方法
EP1463121B1 (en) Semiconductor device and production method therefor
JP5100329B2 (ja) 半導体装置
KR101600721B1 (ko) 채널 이동도가 증가한 반도체 소자를 제조하기 위한 습식 화학 공정
JP4872217B2 (ja) 炭化珪素半導体素子の製造方法
JP5638558B2 (ja) 半導体装置及びその製造方法
JP2008244455A (ja) 炭化珪素半導体装置およびその製造方法
JP4957005B2 (ja) 炭化珪素半導体素子の製造方法
EP2555246A1 (en) Semiconductor device and method for producing same
US8524585B2 (en) Method of manufacturing semiconductor device
TW201711186A (zh) 半導體裝置
US8765617B2 (en) Method of manufacturing semiconductor device
US20070184617A1 (en) Method for manufacturing semiconductor device
JP5072482B2 (ja) 炭化珪素半導体装置の製造方法
JP4639326B2 (ja) 半導体装置
JP7154772B2 (ja) 炭化珪素半導体装置の製造方法
CN115244651B (zh) 绝缘栅结构、具有绝缘栅结构的宽带隙材料功率器件及其制造方法
JP6652055B2 (ja) 炭化珪素半導体基板および炭化珪素半導体装置の製造方法
JPWO2004090969A1 (ja) 炭化珪素半導体装置およびその製造方法
EP4266354A1 (en) Sic semiconductor element manufacturing method and sicmosfet
JP5997746B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100922

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350