JPWO2004090969A1 - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JPWO2004090969A1
JPWO2004090969A1 JP2005505190A JP2005505190A JPWO2004090969A1 JP WO2004090969 A1 JPWO2004090969 A1 JP WO2004090969A1 JP 2005505190 A JP2005505190 A JP 2005505190A JP 2005505190 A JP2005505190 A JP 2005505190A JP WO2004090969 A1 JPWO2004090969 A1 JP WO2004090969A1
Authority
JP
Japan
Prior art keywords
silicon carbide
semiconductor device
silicon
film
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005505190A
Other languages
English (en)
Inventor
純寿 矢崎
純寿 矢崎
福田 憲司
憲司 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of JPWO2004090969A1 publication Critical patent/JPWO2004090969A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/049Conductor-insulator-semiconductor electrodes, e.g. MIS contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

炭化珪素基板上に形成された酸化珪素膜の絶縁破壊を改善し、優れた特性を持つ炭化珪素(SiC)半導体基板からなる金属−絶縁膜−半導体(MIS)構造を有する炭化珪素半導体装置を得るための炭化珪素半導体装置は、金属−絶縁膜−半導体(MIS)構造を有し、ゲート絶縁膜下に、p型不純物元素および金属元素のそれぞれの濃度が3x1014cm−3以下であるn型炭化珪素領域を有することを特徴とする。また、炭化珪素半導体装置の製造方法は、p型不純物元素および金属元素のそれぞれの濃度が3x1014cm−3以下であるn型炭化珪素領域を有する炭化珪素基板を用い、炭化珪素基板と接する部分の酸化膜を、大気中、酸素雰囲気中又は水蒸気雰囲気中で加熱することにより形成することを特徴とする。

Description

この発明は、炭化珪素(SiC)半導体基板上に作製した炭化珪素半導体装置に関し、特に金属−絶縁膜−半導体(MIS)構造を有する炭化珪素半導体装置(電界効果型トランジスタ(MISFET))およびその製造方法に関するものである。
炭化珪素(SiC)は珪素(Si)と比較して、(1)バンドギャップが広い、(2)絶縁破壊強度が大きい、(3)電子の飽和ドリフト速度が大きいなどの優れた物性を有する。したがって、炭化珪素(SiC)を基板材料として用いることにより、珪素(Si)の限界を超えた高耐圧で低抵抗の電力用半導体素子が作製できる。
また、炭化珪素(SiC)には、珪素(Si)と同様に、熱酸化法によって絶縁体である酸化珪素(SiO)を形成できるという特徴がある。これらの理由から、炭化珪素(SiC)を基板材料とした高耐圧で低いオン抵抗のMISFETが実現できると考えられ、数多くの研究開発が行われている。
しかし、炭化珪素を基板材料としたMISFETの実現化には、ゲート酸化膜として用いられる酸化珪素(SiO)の高い長期信頼性が保障されなければならない。
酸化珪素膜の長期信頼性の指標として、絶縁破壊電荷総量(QBD)が広く利用されている。この値は、酸化珪素膜が絶縁破壊に至るまでに酸化珪素膜中を流れた電荷の総量を示すものである。
ところが、炭化珪素基板上に熱酸化法により形成された酸化珪素膜の5割が絶縁破壊するときのQBDは、室温において数〜数十mC/cmであり、この値はSi基板上に熱酸化法により形成された酸化珪素膜に比べて、1/10〜1/100小さいという報告がなされており(例えば、非特許文献1参照)、大きな問題を有している。
C.J.Anthony外著[Materials Science and Engineering B61−62,460(1999)]
本発明は、従来の問題に鑑み、炭化珪素基板上に形成された酸化珪素膜の絶縁破壊を改善し、優れた特性を持つ炭化珪素(SiC)半導体基板からなる金属−絶縁膜−半導体(MIS)構造を有する炭化珪素半導体装置を得ることを課題とする。
本発明は、基板内に不可避的に含まれる不純物元素、換言すれば意図的にドーピングされた不純物ではない不純物元素の濃度の低い炭化珪素基板上に、熱酸化法により酸化珪素膜からなるゲート絶縁膜を形成することによって、酸化珪素膜の絶縁耐圧および長期信頼性の向上に効果があるとの知見を得た。
本発明は、この知見に基づいてなされたものであって、本発明による炭化珪素半導体装置は、p型不純物元素および金属元素のそれぞれの濃度が3x1014cm−3以下であるn型炭化珪素領域を有することを特徴とする。
また、本発明による炭化珪素半導体装置は、金属−絶縁膜−半導体(MIS)構造を有し、ゲート絶縁膜下に、p型不純物元素および金属元素のそれぞれの濃度が3x1014cm−3以下であるn型炭化珪素領域を有することを特徴とする金属−絶縁膜−半導体(MIS)構造を有し、ゲート絶縁膜下に、p型不純物元素および金属元素のそれぞれの濃度が3x1014cm−3以下であるn型炭化珪素領域を有することを特徴とする。
そして、上記のp型不純物元素および金属元素は、Al,B,Ti,Cr,Fe,Niのいずれか1つまたは2以上であり、その濃度合計は5.0x1015cm−3以下になされる。また、本発明の炭化珪素半導体装置は、DMOSFET,Lateral Resurf MOSFETまたはUMOSFETを有している。
炭化珪素半導体装置のMIS構造は、通常炭化珪素基板上にエピタキシャル成長される炭化珪素層上に形成される。本発明による炭化珪素半導体装置の製造方法は、最上層にエピタキシャル成長された炭化珪素層を有する炭化珪素基板を用いる炭化珪素半導体装置の製造方法であって、エピタキシャル成長時に故意にドーピングされた不純物以外の不純物のそれぞれの濃度が3x1014cm−3以下であるように炭化珪素層をエピタキシャル成長させることを特徴とする。
また、本発明による炭化珪素半導体装置の製造方法は、p型不純物元素および金属元素のそれぞれの濃度が3x1014cm−3以下であるn型炭化珪素領域を有する炭化珪素基板を用い、金属−絶縁膜−半導体(MIS)構造のゲート絶縁膜を形成する炭化珪素半導体装置の製造方法であって、ゲート絶縁膜のうち炭化珪素基板と接する部分の酸化膜を、大気中、酸素雰囲気中または水蒸気雰囲気中で加熱することにより形成することを特徴とする。
また、上記の酸化膜を形成した後、化学気相法によるシリコン酸化膜、化学気相法によるシリコン窒化膜、または、化学気相法によるシリコン窒化膜を熱酸化してなるシリコン酸窒化膜の中のいずれか1つまたは複数を形成するようにしてもよい。
上記のように構成された本発明によれば、従来の欠点を改善し、絶縁耐圧および長期信頼性を有するゲート絶縁膜を有する炭化珪素半導体装置を提供することが可能となる。
第1図は、TDDB測定に使用したMIS構造の断面模式図である。
第2図は、TDDB測定による酸化珪素膜の累積不良率Pを関数としたWeibullプロットのQBD依存性を示す図である。
金属−絶縁膜−半導体(MIS)構造を有する炭化珪素半導体装置は、上記の通り、ゲート絶縁膜下の炭化珪素(SiC)基板中に意図的にではなく混入される不純物元素の、それぞれの濃度を3x1014cm−3以下とすることによって、あるいは、p型不純物元素および金属元素のそれぞれの濃度が3x1014cm−3以下であるn型炭化珪素領域を有する炭化珪素基板を用いることによって、酸化珪素膜の絶縁耐圧及び長期信頼性を著しく向上させるものであり、これが本発明の大きな特徴である。
不純物元素としては、Al,B,Ti,Cr,Fe,Niが挙げられ、これらは炭化珪素(SiC)基板中に混入し易く、これらが3x1014cm−3を超えて含有されると絶縁耐圧及び長期信頼性を損ねる大きな原因となっていることが分った。
すなわち、上記のような不純物元素、特に金属元素は、酸化珪素膜中に取り込まれると、電荷捕獲中心となって作用することから、ストレス印加時に酸化珪素膜中に注入される電子、あるいはインパクトイオン化で発生するホールが捕獲されて、酸化珪素膜の内部電界の変化を局所的に速め、絶縁破壊寿命の劣化を生じさせることが原因である。このことから、不純物元素濃度の低減が極めて重要である。このような知見は、本発明者らによって始めて認識されたものである。特に、これらの不純物元素の濃度の合計は、5.0x1015cm−3以下であることが望ましい。
本発明は、このような不可避的に混入される不純物元素の少ない炭化珪素(SiC)基板を出発材料として、炭化珪素基板と接する部分にゲート絶縁膜となる酸化膜を、大気中、酸素雰囲気中又は水蒸気雰囲気中で加熱することにより形成し、半導体装置を構成する。
また、この上に、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜のいずれか1又はこれらの2以上の膜を形成することもできる。これらの単層又は複数層の膜は化学気相法、および/又は、化学気相法によるシリコン窒化膜の熱酸化により得ることができる。
本発明によれば、特性に優れた炭化珪素(SiC)基板が使用できると共に、絶縁耐圧および長期信頼性を有するゲート絶縁膜を有する炭化珪素半導体装置を製造することが可能となる。これらのMIS構造を有する炭化珪素半導体装置は、DMOSFET,Lateral Resurf MOSFET,UMOSFETの炭化珪素半導体装置として使用できる。
実施例および比較例
以下に、この発明の実施例と比較例を、図等を使用して説明する。
まず、基板として、シリコン(0001)面から8°オフした表面を持つバルク基板上に4H−SiCをホモエピタキシァル成長させた炭化珪素(SiC)基板(n型、つまり、ドナー密度(Nd)−アクセプタ密度(Na)=5×1015/cmである)を使用した。
また、比較のために、後述する通りの不純物濃度の異なる2種類の炭化珪素(SiC)を使用した。この基板は、2次イオン質量分析法(SIMS)の測定結果より、炭化珪素(SiC)基板中の不純物濃度が低い方をA基板(実施例)、高い方をB基板(比較例)とする。
第1図に示すように、それぞれの炭化珪素(SiC)基板1に厚い絶縁膜2を形成しこれに窓開けし、通常のRCA洗浄をした後、犠牲酸化膜を形成しフッ酸で除去した。次いで、1000°C以上の大気圧の酸素雰囲気中で、50nm酸化珪素(SiO)膜3を炭化珪素(SiC)基板上に形成した。
その後、試料を流量1リットル/分の窒素ガス中で、1100°Cで30分間熱処理した。最終的にAlを用い、酸化珪素膜3上にAl電極4及び基板とオーミックコンタクトするオーミック電極5を形成してMOS構造サンプルを作製した。このサンプルを、TDDB測定装置6に接続し、真空引きされた金属製測定チャンバーで、光を遮断した状態で経時絶縁膜破壊(TDDB:time dependent dielectric breakdown)測定を行った。
TDDB測定は、第1図に示すようにMOS構造のAl電極4−オーミック電極5間に電界を印加し、ゲート絶縁膜(酸化珪素膜3)が破壊に至るまでに絶縁膜中を流れるリーク電流を観測した。また、QBDは、絶縁破壊に至るまでのリーク電流とストレス印加時間の積から算出した。
第2図に、TDDB測定(ストレス電界E、stress=9MV/cm)結果を示す。横軸は酸化珪素膜の絶縁破壊が生じた時までに酸化珪素膜中を通過したQBD、縦軸には累積不良率Pを関数としたWeibull分布プロットを示す。
図より、2種類の炭化珪素基板とも酸化珪素膜の絶縁破壊は同程度で生じ始めている。しかしながら、その後の酸化珪素膜の絶縁破壊はB基板上に比較してA基板上の方がQBDが大きく良好な値を示している。
累積不良率Pが63%になる点でそれぞれの炭化珪素基板を用いた場合のQBDを比較すると、比較例であるB基板が0.03C/cmであるのに対し、実施例である基板は0.16C/cmと約1桁高い。
上記の通り、不純物元素は、酸化珪素膜中に取り込まれると、電荷捕獲中心となって作用することから、ストレス印加時に酸化珪素膜中に注入される電子、あるいはインパクトイオン化で発生するホールが捕獲されて、酸化珪素膜の内部電界の変化を局所的に速め、絶縁破壊寿命の劣化を生じさせる。
そのため、不純物元素濃度の低減が重要となるのである。表1に、二次イオン質量分析法(SIMS)により測定された炭化珪素(SiC)基板(A基板、B基板)中のTi、Al及びB不純物元素濃度を示す。
Figure 2004090969
A基板では、Ti:1x1014cm−3、Al:3x1014cm−3、B:3x1014cm−3、B基板では、Ti:5x1014cm−3、Al:1x1015cm−3、B:3x1015cm−3、だった。不純物元素のAlおよびBがそれぞれ3x1014cm−3で酸化珪素膜の長期信頼性が向上しているが、この結果からも不純物元素濃度の上限は3x1014cm−3になることが理解できる。
以上については、TiとAlとBを例に説明したが、他の不純物すなわちCr,Fe,Niでも同様の傾向が認められた。
また、本実施例においては、炭化珪素(SiC)基板上に熱酸化により酸化珪素(SiO)膜を形成した場合について説明したが、炭化珪素基板と接する部分に熱酸化法により酸化膜を形成し、さらにその上にシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜のなかのいずれか又は複数膜を形成した場合も、上記例と同様な傾向が認められた。

Claims (9)

  1. p型不純物元素および金属元素のそれぞれの濃度が3x1014cm−3以下であるn型炭化珪素領域を有することを特徴とする炭化珪素半導体装置。
  2. 金属−絶縁膜−半導体(MIS)構造を有し、ゲート絶縁膜下に、p型不純物元素および金属元素のそれぞれの濃度が3x1014cm−3以下であるn型炭化珪素領域を有することを特徴とする炭化珪素半導体装置。
  3. 請求の範囲第1項または第2項に記載された炭化珪素半導体装置において、前記p型不純物元素および金属元素がAl,B,Ti,Cr,Fe,Niのいずれか1つまたは2以上であることを特徴とする炭化珪素半導体装置。
  4. 請求の範囲第1項または第2項に記載された炭化珪素半導体装置において、前記p型不純物元素および金属元素の合計の濃度が5.0x1015cm−3以下であることを特徴とする炭化珪素半導体装置。
  5. 請求の範囲第2項から第4項のいずれかに記載された炭化珪素半導体装置において、ゲート絶縁膜のうち炭化珪素基板と接する部分が熱酸化法で形成された酸化膜を備え、ゲート絶縁膜が前記熱酸化法で形成された酸化膜であるか、または、その上にシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜のいずれか1つまたは2以上を有する複合膜であることを特徴とする炭化珪素半導体装置。
  6. ゲート絶縁膜のうち炭化珪素基板と接する部分が熱酸化法で形成された酸化膜を備え、ゲート絶縁膜が前記熱酸化法で形成された酸化膜であるか、または、その上にシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜のいずれか1つ若しくは2以上を有する複合膜である、請求の範囲第2項から第4項のいずれかに記載された炭化珪素半導体装置において、DMOSFET,Lateral Resurf MOSFETまたはUMOSFETを有していることを特徴とする炭化珪素半導体装置。
  7. 最上層にエピタキシャル成長された炭化珪素層を有する炭化珪素基板を用いる炭化珪素半導体装置の製造方法であって、エピタキシャル成長時に故意にドーピングされた不純物以外の不純物のそれぞれの濃度が3x1014cm−3以下であるように炭化珪素層をエピタキシャル成長させることを特徴とする炭化珪素半導体装置の製造方法。
  8. p型不純物元素および金属元素のそれぞれの濃度が3x1014cm−3以下であるn型炭化珪素領域を有する炭化珪素基板を用い、金属−絶縁膜−半導体(MIS)構造のゲート絶縁膜を形成する炭化珪素半導体装置の製造方法であって、ゲート絶縁膜のうち炭化珪素基板と接する部分の酸化膜を、大気中、酸素雰囲気中または水蒸気雰囲気中で加熱することにより形成することを特徴とする炭化珪素半導体装置の製造方法。
  9. 請求の範囲第8項に記載された炭化珪素半導体装置の製造方法において、前記酸化膜を形成した後、化学気相法によるシリコン酸化膜、化学気相法によるシリコン窒化膜、または、化学気相法によるシリコン窒化膜を熱酸化してなるシリコン酸窒化膜の中のいずれか1つまたは複数を形成することを特徴とする炭化珪素半導体装置の製造方法。
JP2005505190A 2003-03-24 2004-03-24 炭化珪素半導体装置およびその製造方法 Pending JPWO2004090969A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003080052 2003-03-24
JP2003080052 2003-03-24
PCT/JP2004/004023 WO2004090969A1 (ja) 2003-03-24 2004-03-24 炭化珪素半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPWO2004090969A1 true JPWO2004090969A1 (ja) 2006-07-06

Family

ID=33156606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005505190A Pending JPWO2004090969A1 (ja) 2003-03-24 2004-03-24 炭化珪素半導体装置およびその製造方法

Country Status (2)

Country Link
JP (1) JPWO2004090969A1 (ja)
WO (1) WO2004090969A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5521317B2 (ja) * 2008-11-20 2014-06-11 トヨタ自動車株式会社 p型SiC半導体

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3143670B2 (ja) * 1997-08-13 2001-03-07 工業技術院長 酸化薄膜形成方法
JP4541489B2 (ja) * 2000-04-06 2010-09-08 三菱電機株式会社 半導体装置及びその製造方法
JP3845563B2 (ja) * 2001-09-10 2006-11-15 株式会社東芝 炭化珪素膜のcvd方法、cvd装置及びcvd装置用サセプター

Also Published As

Publication number Publication date
WO2004090969A1 (ja) 2004-10-21

Similar Documents

Publication Publication Date Title
US7816688B2 (en) Semiconductor device and production method therefor
US7811874B2 (en) Method for manufacturing silicon carbide semiconductor device, and silicon carbide semiconductor device
JP6305294B2 (ja) 半導体装置及びその製造方法
US9755064B2 (en) Semiconductor device and method for manufacturing the same
JP5920684B2 (ja) 半導体装置
JP5584823B2 (ja) 炭化珪素半導体装置
JP2016157762A (ja) 半導体装置及びその製造方法
JP2011082454A (ja) 絶縁膜構造体及びこれを用いた半導体装置
EP1434272A1 (en) Production method for semiconductor device
JP5638558B2 (ja) 半導体装置及びその製造方法
US11295951B2 (en) Wide band gap semiconductor device and method for forming a wide band gap semiconductor device
JP6189261B2 (ja) 半導体装置およびその製造方法
US11515411B2 (en) Silicon rich nitride layer between a plurality of semiconductor layers
US9978842B2 (en) Semiconductor device and method for manufacturing the same
JP6432232B2 (ja) 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法
JP4957005B2 (ja) 炭化珪素半導体素子の製造方法
JP2006156478A (ja) 炭化珪素半導体装置およびその製造方法
JP2012151400A (ja) SiC半導体装置、SiC半導体装置の製造方法
JP5072482B2 (ja) 炭化珪素半導体装置の製造方法
JPWO2004090969A1 (ja) 炭化珪素半導体装置およびその製造方法
JP7204547B2 (ja) 半導体装置
JP4639326B2 (ja) 半導体装置
JP5997746B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090810

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091104