JP4723500B2 - 積層欠陥核生成サイトを減らして、バイポーラデバイスのVfドリフトを低減する方法 - Google Patents
積層欠陥核生成サイトを減らして、バイポーラデバイスのVfドリフトを低減する方法 Download PDFInfo
- Publication number
- JP4723500B2 JP4723500B2 JP2006528051A JP2006528051A JP4723500B2 JP 4723500 B2 JP4723500 B2 JP 4723500B2 JP 2006528051 A JP2006528051 A JP 2006528051A JP 2006528051 A JP2006528051 A JP 2006528051A JP 4723500 B2 JP4723500 B2 JP 4723500B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- substrate
- etched
- etching
- silicon carbide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 230000006911 nucleation Effects 0.000 title abstract description 6
- 238000010899 nucleation Methods 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 80
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 62
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 61
- 238000005530 etching Methods 0.000 claims abstract description 47
- 230000007547 defect Effects 0.000 claims abstract description 42
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 58
- 239000013078 crystal Substances 0.000 claims description 30
- 238000005498 polishing Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 22
- 238000001312 dry etching Methods 0.000 claims description 7
- 150000003839 salts Chemical class 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 2
- 230000001902 propagating effect Effects 0.000 claims 2
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- 238000010297 mechanical methods and process Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 9
- 244000000626 Daucus carota Species 0.000 description 8
- 235000002767 Daucus carota Nutrition 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 230000008901 benefit Effects 0.000 description 6
- 230000006872 improvement Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 239000013598 vector Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000000354 decomposition reaction Methods 0.000 description 3
- 235000015220 hamburgers Nutrition 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000008707 rearrangement Effects 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 206010067482 No adverse event Diseases 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000866 electrolytic etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30608—Anisotropic liquid etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02019—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/931—Silicon carbide semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Plasma & Fusion (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Weting (AREA)
- Bipolar Transistors (AREA)
- Chemical Vapour Deposition (AREA)
Description
本発明は、電子デバイス、特にパワー電子デバイスで使用される半導体材料の品質及び所望の特性を向上させることに関する。特に、本発明は、炭化珪素結晶の結晶欠陥を最少化するための改良方法、及びその方法から得られる改良された構造及びデバイスに関する。本発明は、同時係属中で且つ本出願と同一の譲受人に譲渡された米国特許出願公開第20030080842号で開示され且つ特許請求されている対象に関する。
炭化珪素(SiC)は、珪素及び砒化ガリウムの双方に勝る多くの利点を提供する半導体材料の適当な候補としてここ20年間にわたって使用されている。
特に、炭化珪素は、広いバンドギャップ、高い破壊電界、高い熱伝導率、高い飽和電子ドリフト速度を有しており、また物理的に極めて堅牢である。特に、炭化珪素は、極めて高い融点を有しており、世界で最も硬い公知の材料のうちの一つである。
最も基本的なレベルでは、構造結晶学的欠陥は、4つのカテゴリ:すなわち、点欠陥、線欠陥、面欠陥及び三次元欠陥に分類される。点欠陥は空格子点を含み、線欠陥は転位を含み、面欠陥は積層欠陥を含み、そして三次元欠陥はポリタイプのインクルージョンを含む。
炭化珪素パワーデバイスでは、結晶再構成のために必要とされる比較的少量のエネルギー量がデバイスの動作によって提供される場合、この種の比較的低いエネルギー中間状態のアベイラビリティは、欠陥が成長し続けるのを助長する。
上記分解反応は、ベーサルプレーン転位の2つのショックリー部分転位への分解を説明している。上記の分解中に生じる線欠陥は、平面積層欠陥(planar stacking fault defect)となるだろう。実際に、積層欠陥が自由表面に到達しない場合、部分転位は、積層欠陥の全周に結合する。この積層欠陥はバイポーラデバイスにおいて電気的に活性であり、そして、順方向動作中、電子正孔プラズマは、積層欠陥の近傍で低減する。プラズマ密度が低下すると、デバイスの順方向電圧が増加する。更に厄介なことに、転位によって増強された転位すべりによって、デバイスの順方向動作中に積層欠陥が拡張し続ける場合がある。この挙動は、デバイス開発に対する相当な障害である。なぜならば、動作中に予測不可能に変化し得る機能的特性を有するデバイスが生じるからである。
発明の概要
本発明は、炭化珪素ベースのバイポーラデバイスにおいて、積層欠陥核生成を減らし、順方向電圧(Vf)ドリフトを低下させるための基板を作製する方法である。本発明方法は、炭化珪素基板の表面上で第一の非選択的エッチングを行って、表面損傷及び表面下損傷の両方を除去する工程;その後で、ベータ(3C)インクルージョン及びキャロット欠陥が生成するのを防止しながら、ベーサルプレーン転位とウェーハ表面との交線を画定するのに充分に同じ表面上で、且つ貫通欠陥としてエピタキシャル層中に伝播する傾向があるように充分に同じ表面上で、選択性エッチングを行う工程;選択的にエッチングされた表面にある典型的な貫通エッチピット深さの厚さに比べて更に大きな厚さまで、選択的にエッチングされた基板表面上にエピタキシャル層を成長させて、それによって、基板の上での追加のポリッシング工程及びエッチング工程を支持するのに充分な厚さを有するエピタキシャル層を提供する工程;エピタキシャル層の充分な部分をポリッシングして除去して、エッチングされたピットを含む材料を取り除き、それによって、選択的にエッチングされた基板の表面に比べてエッチングされたピットが少ない表面を提供する工程;及びエピタキシャル層をポリッシングする工程から生じる表面下損傷を除去するのに充分なエピタキシャル層の第二非選択的エッチングを行って(下地基板には達しない)、それによって、基板とポリッシングされたエピタキシャル層との上に形成されたデバイスにおいて、順方向電圧下で積層欠陥を伝播できる表面下欠陥の数を減らす工程を含む。
詳細な説明
本発明は、炭化珪素ベースのバイポーラデバイスにおいて、積層欠陥核生成を減らし、順方向電圧(Vf)ドリフトを低下させるための基板を作製する方法である。
選択性エッチングは、特定の材料、例えば損傷されたn型及びp型を、他の材料に比べてより迅速に除去する。炭化珪素をドライエッチングするための技術の例示は、米国特許第4,865,685号及びその兄弟特許第4,981,551号に記載されているが、それらに限定されない。本明細書で説明される選択性及び非選択性エッチングを行うための他の技術及び化学は、当業でよく認識されているので、本発明の態様を例示する以外は本明細書では詳細に説明しない。
比較として、標準のエッチングは、約1ミクロンの材料を除去するだけである。なぜならば、より広範囲なRIEエッチングを行うと、ウェーハ上に多数のオートマスキング(auto−masking)欠陥及びピットが作り出される傾向があるかもしれないからである。
この改善は、ベーサルプレーン転位が基板表面と交差している隣接領域における形態(エッチピット)に関する異なる成長メカニズムに起因している。KOHエッチングは、転位から直接にダウンステップでベーサルプレーンを画定する。エピタキシャル層成長がこの表面上で進行するとき、ベーサルプレーン転位が貫通転位へと再配向し、それによって、全転位長が減り、また、結晶の自由エネルギーも低下する機会が向上する。
図1は、水酸化カリウム(KOH)によってエッチングされた炭化珪素エピタキシャル層表面の顕微鏡写真であり、様々な一般的なタイプの転位ピットが認められる。本明細書の他のところで記したように、多くのタイプの転位は、デバイス性能に影響を及ぼし得るが、ベーサルプレーン転位は、順方向バイアス下で望ましくないドリフトを引き起こす積層欠陥の有力な核生成サイトであるので、特に関連がある。図1では、ベーサルプレーン転位エッチピットのいくつか(必ずしも全てではない)を10で示してある。マイクロパイプは11で、貫通螺旋転位(threading screw dislocation)は12で、そして、貫通刃状転位(threading edge dislocation)は13で示してある。ベーサルプレーン転位エッチピットは、一つの頻繁な切子面のあるエッジを有する一般的に卵形形状を有することにより部分的に識別される。前記ピットの最も深い部分は、切子面のあるエッジに対して最も近くに見える。マイクロパイプ11は、炭化珪素の結晶充填構造のその一般的により大きいサイズ及びその六角形の幾何学的形状特性によって識別される。貫通螺旋転位は、最も深い部分がピットの中心に又は中心近くに存在することによって識別される。撮影された表面は、ベーサルプレーンに関して8°のオフアクシス配向を有しているので、図1のエッチピットの底部は、わずかに中心からはずれているように見える。
そのアプローチは、Vfドリフト又は再結合強化転位すべりのようなVfドリフトと同様な性能劣化を経験する任意の半導体デバイスの製造にとって有益であることができる。
Claims (20)
- 炭化珪素ベースのバイポーラデバイスにおいて、積層欠陥核の生成を減らし、かつ順方向電圧(Vf)ドリフトを低下させるための、基板及びエピタキシャル層を作製する方法であって、
a)材料によらず表面を均一割合でエッチングする非選択性エッチングによって、炭化珪素からなる基板の表面をエッチングし、該基板の表面損傷及び表面下損傷の両方を除去するステップと、
b)ステップa)の後に、ある特定の材料を他の材料に対比してより速くエッチングする選択性エッチングによって、基板表面をエッチングして、その後に終端する傾向があるか又は該基板表面上でエピタキシャル層成長中に貫通転位として伝播する傾向がある該基板上の少なくともベーサルプレーン転位からエッチング生成された構造を生じさせるステップと、
c)ステップb)の後に、基板表面上に炭化珪素の第1エピタキシャル層を成長させるステップと
を含んでいることを特徴とする方法。 - 請求項1記載の方法において、非選択性エッチングとして反応性イオンエッチングを用いることを特徴とする方法。
- 請求項1記載の方法において、非選択性エッチングとして化学的機械的ポリッシングを用いることを特徴とする方法。
- 請求項1〜3いずれかに記載の方法において、選択性エッチングとして熱によって融解する塩を用いてエッチングすることを特徴とする方法。
- 請求項1〜4いずれかに記載の方法において、第1のエピタキシャル層は導電性エピタキシャル層であることを特徴とする方法。
- 請求項5記載の方法において、導電性エピタキシャル層はn型導電性エピタキシャル層であることを特徴とする方法。
- 請求項5又は6記載の方法において、該方法はさらに、
d)第1エピタキシャル層の上に、第1エピタキシャル層とは逆の導電型の第2エピタキシャル層を成長させるステップ
を含んでいることを特徴とする方法。 - 請求項1〜7いずれかに記載の方法において、ステップc)においては、選択性エッチングによってエッチングされた表面上に半犠牲エピタキシャル層を形成して、エッチングされたベーサルプレーン欠陥が、その後の成長中に、貫通欠陥へと再配向するのを促進させるステップを含み、ステップc)はさらに、第1のエピタキシャル層を形成する前に、
エッチングされた半犠牲エピタキシャル層をポリッシングして、エッチピットを減らすステップと、
ポリッシングされた半犠牲エピタキシャル層を下地基板には届かないようにエッチングして、ポリッシングにより生じた表面下損傷を除去し、基板とポリッシングされた半犠牲エピタキシャル層との上に形成されたデバイスにおける順方向電圧下で積層欠陥を伝播する表面下欠陥の数を減らすステップと
含むことを特徴とする方法。 - 請求項8記載の方法において、半犠牲エピタキシャル層は、化学気相堆積によって形成されることを特徴とする方法。
- 請求項8又は9記載の方法において、化学的機械的な方法を使用して、半犠牲エピタキシャル層をポリッシングすることを特徴とする方法。
- 請求項8又は9記載の方法において、ドライエッチングを使用して、ポリッシングされた半犠牲エピタキシャル層をエッチングすることを特徴とする方法。
- 請求項8又は9記載の方法において、反応性イオンエッチングを使用して、ポリッシングされた半犠牲エピタキシャル層をエッチングすることを特徴とする方法。
- 請求項1〜11いずれかに記載の方法において、ステップa)の前に、
単結晶ブールから基板をソーイングするステップと、
該ソーイングされた基板をラッピングするステップと、
ラッピングされた基板をポリッシングするステップと、
該ポリッシングされた基板を洗浄するステップと
を含むことを特徴とする方法。 - 請求項1記載の方法において、ステップc)は、
選択性エッチングされた基板表面の貫通欠陥エッチピット深さの厚さに比べてより大きな厚さまで、選択性エッチングされた基板表面上に導電性のエピタキシャル層を成長させることにより、該基板上でのその後のポリッシング及びエッチングのステップを行うのに充分な厚さを有するエピタキシャル層を提供するステップと、
その後、エピタキシャル層の部分をポリッシングし除去して、エッチングされたピットを含む材料を除去することにより、選択性エッチングされた基板表面に比べてエッチングされたピットが少ない表面を提供するステップと、
下地基板には届かないように、エピタキシャル層の非選択性エッチングを行って、エピタキシャル層のポリッシングにより生じる表面下損傷を除去することにより、基板とポリッシングされたエピタキシャル層との上に形成されたデバイスにおいて、順方向電圧下で積層欠陥を伝播する表面下欠陥の数を減らすステップと
を含むことを特徴とする方法。 - 請求項14記載の方法において、溶融水酸化カリウムによって選択性エッチングを行うことを特徴とする方法。
- 請求項14記載の方法において、該方法はさらに、
エピタキシャル層のポリッシングされエッチングされた表面上にn型エピタキシャル層を形成するステップと、
エピタキシャル層のポリッシングされエッチングされた表面上にp型エピタキシャル層を形成して、n型エピタキシャル層とp型エピタキシャル層との間にpn接合を形成するステップと
を含むことを特徴とする方法。 - 請求項14記載の方法において、基板はn型炭化珪素であり、基板表面に形成されたエピタキシャル層はn型であり、該方法はさらに、
n型のエピタキシャル層の上にn型の他のエピタキシャル層を成長させ、ポリッシングし、エッチングするステップと、
該他のn型エピタキシャル層の上にp型エピタキシャル層を成長させて、n型エピタキシャル層とp型エピタキシャル層との間にpn接合を形成することによってバイポーラデバイスを形成するステップと、
を含むことを特徴とする方法。 - 請求項1記載の方法において、該方法はさらに、ステップa)の前に、炭化珪素ブールから基板のウェーハをソーイングするステップを含んでいることを特徴とする方法。
- 請求項18記載の方法において、該方法はさらに、ステップa)の前に、ソーイングされた基板のウェーハをラッピングしポリッシングするステップを含むことを特徴とする方法。
- 請求項1〜19いずれかに記載の方法において、基板は、炭化珪素の3C、4H、6H及び15Rから選択されるポリタイプを有する単結晶炭化珪素基板であることを特徴とする方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/605,312 US7018554B2 (en) | 2003-09-22 | 2003-09-22 | Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices |
US10/605,312 | 2003-09-22 | ||
PCT/US2004/030041 WO2005034208A2 (en) | 2003-09-22 | 2004-09-14 | METHOD TO REDUCE STACKING FAULT NUCLEATION SITES AND REDUCE Vf DRIFT IN BIPOLAR DEVICES |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007506289A JP2007506289A (ja) | 2007-03-15 |
JP4723500B2 true JP4723500B2 (ja) | 2011-07-13 |
Family
ID=34312546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006528051A Active JP4723500B2 (ja) | 2003-09-22 | 2004-09-14 | 積層欠陥核生成サイトを減らして、バイポーラデバイスのVfドリフトを低減する方法 |
Country Status (9)
Country | Link |
---|---|
US (2) | US7018554B2 (ja) |
EP (1) | EP1665343B1 (ja) |
JP (1) | JP4723500B2 (ja) |
CN (1) | CN100470725C (ja) |
AT (1) | ATE457523T1 (ja) |
CA (1) | CA2539618A1 (ja) |
DE (1) | DE602004025479D1 (ja) |
TW (1) | TW200525582A (ja) |
WO (1) | WO2005034208A2 (ja) |
Families Citing this family (70)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7018554B2 (en) * | 2003-09-22 | 2006-03-28 | Cree, Inc. | Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices |
US7230274B2 (en) * | 2004-03-01 | 2007-06-12 | Cree, Inc | Reduction of carrot defects in silicon carbide epitaxy |
US7173285B2 (en) * | 2004-03-18 | 2007-02-06 | Cree, Inc. | Lithographic methods to reduce stacking fault nucleation sites |
JP4639326B2 (ja) * | 2004-03-24 | 2011-02-23 | 独立行政法人産業技術総合研究所 | 半導体装置 |
US7391058B2 (en) * | 2005-06-27 | 2008-06-24 | General Electric Company | Semiconductor devices and methods of making same |
US9455356B2 (en) * | 2006-02-28 | 2016-09-27 | Cree, Inc. | High power silicon carbide (SiC) PiN diodes having low forward voltage drops |
CA2584950A1 (en) * | 2006-04-26 | 2007-10-26 | Kansai Paint Co., Ltd. | Powder primer composition and method for forming coating film |
JP4946202B2 (ja) * | 2006-06-26 | 2012-06-06 | 日立金属株式会社 | 炭化珪素半導体エピタキシャル基板の製造方法。 |
US7728402B2 (en) | 2006-08-01 | 2010-06-01 | Cree, Inc. | Semiconductor devices including schottky diodes with controlled breakdown |
US8432012B2 (en) | 2006-08-01 | 2013-04-30 | Cree, Inc. | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
WO2008020911A2 (en) | 2006-08-17 | 2008-02-21 | Cree, Inc. | High power insulated gate bipolar transistors |
JP5131675B2 (ja) * | 2006-08-25 | 2013-01-30 | 国立大学法人京都大学 | 炭化ケイ素基板の製造方法 |
US8157914B1 (en) | 2007-02-07 | 2012-04-17 | Chien-Min Sung | Substrate surface modifications for compositional gradation of crystalline materials and associated products |
US8835987B2 (en) | 2007-02-27 | 2014-09-16 | Cree, Inc. | Insulated gate bipolar transistors including current suppressing layers |
WO2009031270A1 (ja) * | 2007-09-03 | 2009-03-12 | Panasonic Corporation | ウエハ再生方法およびウエハ再生装置 |
JP2009088223A (ja) * | 2007-09-28 | 2009-04-23 | Hitachi Cable Ltd | 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置 |
WO2009048997A1 (en) * | 2007-10-12 | 2009-04-16 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | Producing epitaxial layers with low basal plane dislocation concentrations |
US8232558B2 (en) | 2008-05-21 | 2012-07-31 | Cree, Inc. | Junction barrier Schottky diodes with current surge capability |
JP5458509B2 (ja) | 2008-06-04 | 2014-04-02 | 日立金属株式会社 | 炭化珪素半導体基板 |
DE102008060372B4 (de) | 2008-09-05 | 2015-11-05 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur Herstellung einer Siliziumkarbid-Epitaxieschicht und eines Siliziumkarbid-Bauelementes |
US8497552B2 (en) * | 2008-12-01 | 2013-07-30 | Cree, Inc. | Semiconductor devices with current shifting regions and related methods |
US8294507B2 (en) | 2009-05-08 | 2012-10-23 | Cree, Inc. | Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits |
US8193848B2 (en) | 2009-06-02 | 2012-06-05 | Cree, Inc. | Power switching devices having controllable surge current capabilities |
US8629509B2 (en) | 2009-06-02 | 2014-01-14 | Cree, Inc. | High voltage insulated gate bipolar transistors with minority carrier diverter |
US8541787B2 (en) | 2009-07-15 | 2013-09-24 | Cree, Inc. | High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability |
US9464366B2 (en) * | 2009-08-20 | 2016-10-11 | The United States Of America, As Represented By The Secretary Of The Navy | Reduction of basal plane dislocations in epitaxial SiC |
US8354690B2 (en) | 2009-08-31 | 2013-01-15 | Cree, Inc. | Solid-state pinch off thyristor circuits |
US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
JP4850960B2 (ja) * | 2010-04-07 | 2012-01-11 | 新日本製鐵株式会社 | エピタキシャル炭化珪素単結晶基板の製造方法 |
US8415671B2 (en) | 2010-04-16 | 2013-04-09 | Cree, Inc. | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices |
SE1051137A1 (sv) | 2010-10-29 | 2012-04-30 | Fairchild Semiconductor | Förfarande för tillverkning av en kiselkarbid bipolär transistor och kiselkarbid bipolär transistor därav |
JP5678622B2 (ja) | 2010-12-03 | 2015-03-04 | 株式会社デンソー | 炭化珪素単結晶の製造方法 |
US9029945B2 (en) | 2011-05-06 | 2015-05-12 | Cree, Inc. | Field effect transistor devices with low source resistance |
US9673283B2 (en) | 2011-05-06 | 2017-06-06 | Cree, Inc. | Power module for supporting high current densities |
US9142662B2 (en) | 2011-05-06 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with low source resistance |
JP2013026247A (ja) * | 2011-07-15 | 2013-02-04 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
JP5961357B2 (ja) * | 2011-09-09 | 2016-08-02 | 昭和電工株式会社 | SiCエピタキシャルウェハ及びその製造方法 |
US9373617B2 (en) | 2011-09-11 | 2016-06-21 | Cree, Inc. | High current, low switching loss SiC power module |
US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
US8618582B2 (en) | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
US9640617B2 (en) | 2011-09-11 | 2017-05-02 | Cree, Inc. | High performance power module |
US8664665B2 (en) | 2011-09-11 | 2014-03-04 | Cree, Inc. | Schottky diode employing recesses for elements of junction barrier array |
US9644288B2 (en) | 2011-11-23 | 2017-05-09 | University Of South Carolina | Pretreatment method for reduction and/or elimination of basal plane dislocations close to epilayer/substrate interface in growth of SiC epitaxial films |
WO2013078219A1 (en) | 2011-11-23 | 2013-05-30 | University Of South Carolina | Method of growing high quality, thick sic epitaxial films by eliminating silicon gas phase nucleation and suppressing parasitic deposition |
JP5717674B2 (ja) * | 2012-03-02 | 2015-05-13 | 株式会社東芝 | 半導体装置の製造方法 |
US8860040B2 (en) | 2012-09-11 | 2014-10-14 | Dow Corning Corporation | High voltage power semiconductor devices on SiC |
US9018639B2 (en) | 2012-10-26 | 2015-04-28 | Dow Corning Corporation | Flat SiC semiconductor substrate |
CN102931118B (zh) * | 2012-11-27 | 2015-09-02 | 杭州士兰集成电路有限公司 | 外延缺陷分析结构及制造方法和外延缺陷的分析方法 |
CN104937699B (zh) * | 2012-11-30 | 2018-12-18 | Lg 伊诺特有限公司 | 外延晶片和使用其的开关元件及发光元件 |
JP2014146748A (ja) * | 2013-01-30 | 2014-08-14 | Toshiba Corp | 半導体装置及びその製造方法並びに半導体基板 |
US9738991B2 (en) | 2013-02-05 | 2017-08-22 | Dow Corning Corporation | Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion |
US9017804B2 (en) | 2013-02-05 | 2015-04-28 | Dow Corning Corporation | Method to reduce dislocations in SiC crystal growth |
US9797064B2 (en) | 2013-02-05 | 2017-10-24 | Dow Corning Corporation | Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion |
US8940614B2 (en) | 2013-03-15 | 2015-01-27 | Dow Corning Corporation | SiC substrate with SiC epitaxial film |
WO2015048445A1 (en) * | 2013-09-27 | 2015-04-02 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | Elimination of basal plane dislocations in post growth silicon carbide epitaxial layers by high temperature annealing while preserving surface morphology |
US9279192B2 (en) | 2014-07-29 | 2016-03-08 | Dow Corning Corporation | Method for manufacturing SiC wafer fit for integration with power device manufacturing technology |
JP2016063190A (ja) * | 2014-09-22 | 2016-04-25 | 住友電気工業株式会社 | 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板および炭化珪素半導体装置 |
CN104851781B (zh) * | 2015-06-08 | 2020-04-14 | 国网智能电网研究院 | 一种n型低偏角碳化硅外延片的制备方法 |
CN104934318B (zh) * | 2015-06-08 | 2018-12-04 | 国网智能电网研究院 | 一种n型低缺陷碳化硅外延片的制备方法 |
CN105006423B (zh) * | 2015-06-08 | 2018-12-18 | 国网智能电网研究院 | 一种p型低偏角碳化硅外延片的制备方法 |
CN104993030A (zh) * | 2015-06-08 | 2015-10-21 | 国网智能电网研究院 | 一种p型低缺陷碳化硅外延片的制备方法 |
CN105140111A (zh) * | 2015-08-11 | 2015-12-09 | 中国科学院半导体研究所 | 消除碳化硅外延面穿通缺陷的方法 |
CN105244255B (zh) * | 2015-08-27 | 2019-03-05 | 中国电子科技集团公司第十三研究所 | 一种碳化硅外延材料及其生产方法 |
WO2018150861A1 (ja) | 2017-02-20 | 2018-08-23 | 日立金属株式会社 | 炭化ケイ素積層基板およびその製造方法 |
JP7129889B2 (ja) * | 2018-11-09 | 2022-09-02 | 昭和電工株式会社 | SiCエピタキシャルウェハの製造方法 |
WO2021025085A1 (ja) | 2019-08-06 | 2021-02-11 | 学校法人関西学院 | SiC基板、SiCエピタキシャル基板、SiCインゴット及びこれらの製造方法 |
CN110767593A (zh) * | 2019-10-14 | 2020-02-07 | 芯盟科技有限公司 | 一种半导体结构及其形成方法 |
CN111005068A (zh) * | 2019-12-09 | 2020-04-14 | 中国电子科技集团公司第五十五研究所 | 一种生长高表面质量超厚igbt结构碳化硅外延材料的方法 |
JPWO2022153918A1 (ja) * | 2021-01-15 | 2022-07-21 | ||
JP7294502B1 (ja) | 2022-06-03 | 2023-06-20 | 株式会社レゾナック | SiC単結晶基板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0797299A (ja) * | 1993-09-28 | 1995-04-11 | Nippon Steel Corp | SiC単結晶の成長方法 |
JPH07131067A (ja) * | 1993-11-08 | 1995-05-19 | Sanyo Electric Co Ltd | 炭化ケイ素ウエハの製造方法及び炭化ケイ素発光ダイオード素子の製造方法 |
JP2001002499A (ja) * | 1999-06-17 | 2001-01-09 | Denso Corp | 種結晶とそれを用いた炭化珪素単結晶の製造方法、炭化珪素単結晶体および単結晶製造装置 |
JP2005039257A (ja) * | 2003-07-02 | 2005-02-10 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US38627A (en) * | 1863-05-19 | Improvement in corn-planters | ||
US49129A (en) * | 1865-08-01 | Improved drill | ||
US59901A (en) * | 1866-11-20 | Improvement in tee manufacture of white lead | ||
US80842A (en) * | 1868-08-11 | John stare | ||
US69818A (en) * | 1867-10-15 | Improvement in machine foe compressing carriaffe-wheels | ||
US170491A (en) * | 1875-11-30 | Improvement in thill-couplings | ||
FR2620052B1 (fr) * | 1987-09-09 | 1990-04-27 | Valois | Vaporisateur du type pompe manuelle a precompression pour utilisation avec un gaz propulseur |
US4912064A (en) * | 1987-10-26 | 1990-03-27 | North Carolina State University | Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon |
US4912063A (en) * | 1987-10-26 | 1990-03-27 | North Carolina State University | Growth of beta-sic thin films and semiconductor devices fabricated thereon |
US4981551A (en) * | 1987-11-03 | 1991-01-01 | North Carolina State University | Dry etching of silicon carbide |
US4865685A (en) * | 1987-11-03 | 1989-09-12 | North Carolina State University | Dry etching of silicon carbide |
US4946547A (en) * | 1989-10-13 | 1990-08-07 | Cree Research, Inc. | Method of preparing silicon carbide surfaces for crystal growth |
DE4033355C2 (de) * | 1990-10-19 | 1999-08-26 | Siemens Ag | Verfahren zum elektrolytischen Ätzen von Siliziumcarbid |
US6034001A (en) * | 1991-10-16 | 2000-03-07 | Kulite Semiconductor Products, Inc. | Method for etching of silicon carbide semiconductor using selective etching of different conductivity types |
US5709745A (en) * | 1993-01-25 | 1998-01-20 | Ohio Aerospace Institute | Compound semi-conductors and controlled doping thereof |
US5679153A (en) * | 1994-11-30 | 1997-10-21 | Cree Research, Inc. | Method for reducing micropipe formation in the epitaxial growth of silicon carbide and resulting silicon carbide structures |
US5571374A (en) * | 1995-10-02 | 1996-11-05 | Motorola | Method of etching silicon carbide |
US5900647A (en) * | 1996-02-05 | 1999-05-04 | Sharp Kabushiki Kaisha | Semiconductor device with SiC and GaAlInN |
US5944890A (en) * | 1996-03-29 | 1999-08-31 | Denso Corporation | Method of producing single crystals and a seed crystal used in the method |
US5895583A (en) * | 1996-11-20 | 1999-04-20 | Northrop Grumman Corporation | Method of preparing silicon carbide wafers for epitaxial growth |
US6562130B2 (en) * | 1997-01-22 | 2003-05-13 | The Fox Group, Inc. | Low defect axially grown single crystal silicon carbide |
US5915194A (en) * | 1997-07-03 | 1999-06-22 | The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration | Method for growth of crystal surfaces and growth of heteroepitaxial single crystal films thereon |
US6063186A (en) * | 1997-12-17 | 2000-05-16 | Cree, Inc. | Growth of very uniform silicon carbide epitaxial layers |
SE512259C2 (sv) * | 1998-03-23 | 2000-02-21 | Abb Research Ltd | Halvledaranordning bestående av dopad kiselkarbid vilken innefattar en pn-övergång som uppvisar åtminstone en ihålig defekt och förfarande för dess framställning |
EP1215730B9 (en) | 1999-09-07 | 2007-08-01 | Sixon Inc. | SiC WAFER, SiC SEMICONDUCTOR DEVICE AND PRODUCTION METHOD OF SiC WAFER |
US6534026B2 (en) * | 2000-02-15 | 2003-03-18 | The Fox Group, Inc. | Low defect density silicon carbide |
DE60105218T2 (de) * | 2000-04-07 | 2005-08-04 | Hoya Corp. | Siliciumkarbid und Verfahren zu seiner Herstellung |
JP4716558B2 (ja) | 2000-12-12 | 2011-07-06 | 株式会社デンソー | 炭化珪素基板 |
US6706114B2 (en) | 2001-05-21 | 2004-03-16 | Cree, Inc. | Methods of fabricating silicon carbide crystals |
JP2003068654A (ja) | 2001-08-27 | 2003-03-07 | Hoya Corp | 化合物単結晶の製造方法 |
US6858537B2 (en) * | 2001-09-11 | 2005-02-22 | Hrl Laboratories, Llc | Process for smoothing a rough surface on a substrate by dry etching |
US6849874B2 (en) | 2001-10-26 | 2005-02-01 | Cree, Inc. | Minimizing degradation of SiC bipolar semiconductor devices |
US7018554B2 (en) * | 2003-09-22 | 2006-03-28 | Cree, Inc. | Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices |
-
2003
- 2003-09-22 US US10/605,312 patent/US7018554B2/en not_active Expired - Lifetime
-
2004
- 2004-09-14 CA CA002539618A patent/CA2539618A1/en not_active Abandoned
- 2004-09-14 AT AT04784035T patent/ATE457523T1/de not_active IP Right Cessation
- 2004-09-14 WO PCT/US2004/030041 patent/WO2005034208A2/en active Application Filing
- 2004-09-14 JP JP2006528051A patent/JP4723500B2/ja active Active
- 2004-09-14 EP EP04784035A patent/EP1665343B1/en active Active
- 2004-09-14 DE DE602004025479T patent/DE602004025479D1/de active Active
- 2004-09-14 CN CNB2004800274044A patent/CN100470725C/zh active Active
- 2004-09-22 TW TW093128733A patent/TW200525582A/zh unknown
-
2006
- 2006-03-27 US US11/389,825 patent/US7279115B1/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0797299A (ja) * | 1993-09-28 | 1995-04-11 | Nippon Steel Corp | SiC単結晶の成長方法 |
JPH07131067A (ja) * | 1993-11-08 | 1995-05-19 | Sanyo Electric Co Ltd | 炭化ケイ素ウエハの製造方法及び炭化ケイ素発光ダイオード素子の製造方法 |
JP2001002499A (ja) * | 1999-06-17 | 2001-01-09 | Denso Corp | 種結晶とそれを用いた炭化珪素単結晶の製造方法、炭化珪素単結晶体および単結晶製造装置 |
JP2005039257A (ja) * | 2003-07-02 | 2005-02-10 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US7279115B1 (en) | 2007-10-09 |
TW200525582A (en) | 2005-08-01 |
WO2005034208A2 (en) | 2005-04-14 |
ATE457523T1 (de) | 2010-02-15 |
EP1665343A2 (en) | 2006-06-07 |
JP2007506289A (ja) | 2007-03-15 |
WO2005034208A3 (en) | 2005-06-02 |
US20070221614A1 (en) | 2007-09-27 |
CA2539618A1 (en) | 2005-04-14 |
EP1665343B1 (en) | 2010-02-10 |
CN100470725C (zh) | 2009-03-18 |
CN1856862A (zh) | 2006-11-01 |
US20050064723A1 (en) | 2005-03-24 |
DE602004025479D1 (de) | 2010-03-25 |
US7018554B2 (en) | 2006-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4723500B2 (ja) | 積層欠陥核生成サイトを減らして、バイポーラデバイスのVfドリフトを低減する方法 | |
US8536582B2 (en) | Stable power devices on low-angle off-cut silicon carbide crystals | |
US7226805B2 (en) | Sequential lithographic methods to reduce stacking fault nucleation sites | |
US7396410B2 (en) | Featuring forming methods to reduce stacking fault nucleation sites | |
JP3761418B2 (ja) | 化合物結晶およびその製造法 | |
JP2006327931A (ja) | 半導体層構造並びに半導体層構造の製造方法 | |
JP2009218575A (ja) | 半導体基板の製造方法 | |
JP2006032655A (ja) | 炭化珪素基板の製造方法 | |
JP2008098412A (ja) | 炭化珪素単結晶ウェハ及びその製造方法 | |
JP4719125B2 (ja) | 炭化珪素単結晶の製造方法及び炭化珪素単結晶基板 | |
JP3142312B2 (ja) | 六方晶半導体の結晶成長方法 | |
JP4976647B2 (ja) | 炭化珪素半導体基板の製造方法 | |
JP4719126B2 (ja) | 炭化珪素単結晶基板の製造方法 | |
KR20070017097A (ko) | 결정핵 생성 자리의 적층 결함 및 양극 디바이스에서의Vf를 감소시키는 방법 | |
JP2015530967A5 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101117 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101217 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110309 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110407 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4723500 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |