JP2012004296A - 複合基板の製造方法および複合基板 - Google Patents

複合基板の製造方法および複合基板 Download PDF

Info

Publication number
JP2012004296A
JP2012004296A JP2010137232A JP2010137232A JP2012004296A JP 2012004296 A JP2012004296 A JP 2012004296A JP 2010137232 A JP2010137232 A JP 2010137232A JP 2010137232 A JP2010137232 A JP 2010137232A JP 2012004296 A JP2012004296 A JP 2012004296A
Authority
JP
Japan
Prior art keywords
single crystal
substrate
crystal substrate
group
composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010137232A
Other languages
English (en)
Inventor
Kyoko Okita
恭子 沖田
Makoto Sasaki
信 佐々木
Makoto Harada
真 原田
Taro Nishiguchi
太郎 西口
Hiroki Inoe
博揮 井上
Yasuo Namikawa
靖生 並川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2010137232A priority Critical patent/JP2012004296A/ja
Priority to PCT/JP2011/054338 priority patent/WO2011158535A1/ja
Priority to TW100116717A priority patent/TW201201286A/zh
Publication of JP2012004296A publication Critical patent/JP2012004296A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】所望の反りを有する複合基板の製造方法および複合基板を提供する。
【解決手段】各々が表面および裏面を有する単結晶基板群１０が準備される。単結晶基板群１０の各々の表面が互いに傾くように単結晶基板群１０が配置される。この配置は、単結晶基板１０群の各々の表面が全体として凸面状および凹面状のいずれかの形状をなすように行われる。単結晶基板群１０の各々の裏面とベース基板３０とが対向させられる。単結晶基板群１０の各々の裏面とベース基板３０とが接合される。
【選択図】図４

Description

本発明は複合基板の製造方法および複合基板に関し、特に単結晶基板群を有する複合基板に関するものである。
近年、半導体装置の製造に用いられる半導体基板として化合物半導体の採用が進められつつある。たとえば炭化珪素は、より一般的に用いられているシリコンに比べて大きなバンドギャップを有する。そのため炭化珪素基板を用いた半導体装置は、耐圧が高く、オン抵抗が低く、また高温環境下での特性の低下が小さい、といった利点を有する。
半導体装置を効率的に製造するためには、ある程度以上の基板の大きさが求められる。米国特許第７３１４５２０号明細書（特許文献１）によれば、７６ｍｍ（３インチ）以上の炭化珪素基板を製造することができるとされている。
米国特許第７３１４５２０号明細書
炭化珪素基板の大きさは工業的には１００ｍｍ（４インチ）程度にとどまっており、このため大型の基板を用いて半導体装置を効率よく製造することができないという問題がある。特に六方晶系の炭化珪素において、（０００１）面以外の面の特性が利用される場合、上記の問題が特に深刻となる。このことについて、以下に説明する。
欠陥の少ない炭化珪素基板は、通常、積層欠陥の生じにくい（０００１）面成長で得られた炭化珪素インゴットから切り出されることで製造される。このため（０００１）面以外の面方位を有する炭化珪素基板は、成長面に対して非平行に切り出されることになる。このため基板の大きさを十分確保することが困難であったり、インゴットの多くの部分が有効に利用できなかったりする。このため、炭化珪素の（０００１）面以外の面を利用した半導体装置は、効率よく製造することが特に困難である。
上記のように困難をともなう炭化珪素基板の大型化に代わって、単結晶基板群と、その各々に接合されたベース基板とを有する複合基板を用いることが考えられる。ベース基板は、結晶欠陥密度が高くても差し支えないことが多く、よって大型のものを比較的容易に準備することができる。そして単結晶基板群が有する単結晶基板の数を増やすことで、必要に応じて複合基板を大きくすることができる。
このような複合基板を用いた半導体装置の製造工程において、複合基板に過剰な反りが生じることがある。たとえば複合基板上への成膜が行われると、膜応力に起因した複合基板の反りが生じ得る。また複合基板の研磨に起因して反りが生じる場合もある。
基板に過剰な反りが生じると、半導体装置の製造工程に支障が生じ得る。たとえば基板のチャッキングが困難になることがあり、また極端な場合、基板が割れてしまうことがある。特に基板が複合基板の場合は単純な基板と異なり、単結晶基板群の各々の間に境界が存在し、また単結晶基板群とベース基板との間に界面が存在するので、この境界または界面を基点として割れが生じ得る。
上記のような過剰な反りを防止するための一策として、問題となる反りと反対方向に、複合基板を予め反らしておくことが考えられる。これにより、予め設けられた反りと、半導体装置の製造工程において生じる反りとが相殺されるので、過剰な反りの発生を防止することができる。予め設けられる反りは、この相殺に適したものである必要があることから、反りの方向および反り量が制御される必要がある。しかしながら複合基板に対して所望の反りを付与する方法はこれまで十分に検討されていなかった。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、所望の反りを有する複合基板の製造方法および複合基板を提供することである。
本発明の複合基板の製造方法は、以下の工程を有する。各々が表面および裏面を有する単結晶基板群が準備される。単結晶基板群の各々の表面が互いに傾くように単結晶基板群が配置される。配置する工程は、単結晶基板群の各々の表面が全体として凸面状および凹面状のいずれかの形状をなすように行われる。単結晶基板群の各々の裏面とベース基板とが対向させられる。単結晶基板群の各々の裏面とベース基板とが接合される。
本発明の複合基板の製造方法によれば、複合基板の表面を構成する単結晶基板群の各々の表面は互いに傾けられており、この傾きは単結晶基板群の配置によって任意に調整することができることから、複合基板の表面に所望の反りを付与することができる。つまり所望の反りを有する複合基板を得ることができる。
好ましくは、ベース基板および単結晶基板群は、炭化珪素および窒化ガリウムのいずれかから作られている。これより炭化珪素および窒化ガリウムのいずれかからなる表面を有する複合基板を得ることができる。またこの場合、炭化珪素および窒化ガリウムのいずれも昇華する材料であることから、接合工程において昇華法が用いられ得る。
好ましくは、接合する工程は、ベース基板から昇華ガスを生成させる工程と、昇華ガスを単結晶基板群の各々の裏面上で再結晶させる工程とを含む。これにより、単結晶基板群の裏面とベース基板とが対向させられた際に両者の間に隙間があっても、この隙間中へベース基板から昇華ガスが生成され、この昇華ガスが単結晶基板群の裏面上で再結晶することによって、両者の間を接合することができる。
好ましくは、配置する工程は、グラファイトから作られた台座の上に単結晶基板群を載置することによって行われる。高い耐熱性を有するグラファイトによって台座が作られることによって、単結晶基板群とベース基板との接合の際に高い処理温度を用いることができる。
本発明の複合基板は単結晶基板群およびベース基板を有する。単結晶基板群の各々は表面および裏面を有する。ベース基板は単結晶基板群の各々の裏面に接合されている。単結晶基板群の各々の表面は、露出されており、かつ互いに傾いている。
本発明の複合基板によれば、複合基板の表面を構成する単結晶基板群の各々の表面は互いに傾けられている。この傾きは単結晶基板群の配置によって任意に調整することができるので、複合基板の表面に所望の反りを付与することができる。つまり所望の反りを有する複合基板を得ることができる。
好ましくは、ベース基板および単結晶基板群は、炭化珪素および窒化ガリウムのいずれかから作られている。これより炭化珪素および窒化ガリウムのいずれかからなる表面を有する複合基板を得ることができる。またこの場合、炭化珪素および窒化ガリウムのいずれも昇華する材料であることから、接合工程において昇華法が用いられ得る。
以上の説明から明らかなように、本発明によれば、所望の反りを有する複合基板を得ることができる。
本発明の実施の形態１における複合基板の構成を概略的に示す平面図である。 図１の線ＩＩ−ＩＩに沿う概略断面図である。 本発明の実施の形態１における複合基板の製造方法の第１工程を概略的に示す断面図である。 本発明の実施の形態１における複合基板の製造方法の第２工程を概略的に示す断面図である。 本発明の実施の形態１における複合基板の製造方法の第３工程を概略的に示す断面図である。 本発明の実施の形態２における複合基板の構成を概略的に示す平面図である。 図６の線ＶＩＩ−ＶＩＩに沿う概略断面図である。 本発明の実施の形態２における複合基板の製造方法の一工程を概略的に示す断面図である。 本発明の実施の形態３における半導体装置の構成を概略的に示す部分断面図である。 本発明の実施の形態３における半導体装置の製造方法の概略的なフロー図である。 本発明の実施の形態３における半導体装置の製造方法の第１工程を概略的に示す部分断面図である。 本発明の実施の形態３における半導体装置の製造方法の第２工程を概略的に示す部分断面図である。 本発明の実施の形態３における半導体装置の製造方法の第３工程を概略的に示す部分断面図である。 本発明の実施の形態３における半導体装置の製造方法の第４工程を概略的に示す部分断面図である。 本発明の実施の形態３における半導体装置の製造方法の第５工程を概略的に示す部分断面図である。
以下、図面に基づいて本発明の実施の形態を説明する。
（実施の形態１）
図１および図２に示すように、本実施の形態の複合基板８１は単結晶基板群１０およびベース基板３０を有する。本実施の形態においては、単結晶基板群１０およびベース基板３０は炭化珪素から作られている。
単結晶基板群１０は単結晶基板１１〜１９を有する。単結晶基板群１０の各々は、裏面と、露出された表面とを有する。たとえば、単結晶基板１１は裏面Ｂ１および表面Ｆ１を有し、単結晶基板１２は裏面Ｂ２および表面Ｆ２を有する。単結晶基板群１０の各々の厚さは、たとえば４００μｍである。
ベース基板３０は、互いに対向する主面Ｐ１およびＰ２を有する。ベース基板３０の厚さは、たとえば４００μｍである。
ベース基板３０の主面Ｐ１は、単結晶基板群１０の各々の裏面に接合されている。これにより単結晶基板１１〜１９は互いに固定されている。単結晶基板１１〜１９のそれぞれは同一平面上において露出した表面（表面Ｆ１、Ｆ２など）を有し、これにより複合基板８１は、単結晶基板１１〜１９の各々に比して大きな表面を有する。よって単結晶基板１１〜１９の各々を単独で用いる場合に比して、複合基板８１を用いる場合の方が、半導体装置をより効率よく製造することができる。
単結晶基板群１０の各々の表面は、露出されており、かつ互いに傾いている。この傾きによって、単結晶基板群１０の各々の表面は全体として凹面状の形状をなしている。凹面状の形状をなすためのこの傾きは、具体的には、図中、単結晶基板群１０の各々の表面の法線ベクトル（図中の直線矢印）として示されている。すなわち複合基板８１の表面（図１に示す面）の平面視において、法線ベクトルは複合基板８１の中心ＣＰに近づくような成分を有しており、好ましくはほぼ中心ＣＰの方を向いている。このため複合基板８１は、表面側が凹面状、裏面側が凸面状となるように、反り量Ｗ１だけ反っている。
好ましくは複合基板８１の反り量Ｗ１は０．１μｍ以上１００μｍ以下とされる。また好ましくは複合基板８１のＴＴＶ（Total Thickness Variation）は５０μｍ以下とされる。ここでＴＴＶとは、一般に、基板裏面を基準面として厚み方向に測定した高さの基板全面における最大値と最小値の差のことをいう。ただし本実施の形態においては、単結晶基板群１０の各々の間の境界部分をＴＴＶの算出に考慮しないものとする。なぜならばこの境界部分には、通常、デバイスが形成されず、よってこの部分には精密な高さ制御が求められないからである。
次に、複数の複合基板８１の製造方法について説明する。
図３を参照して、単結晶基板群１０が準備される。単結晶基板群１０の各々は、たとえば、六方晶系における（０００１）面で成長したＳｉＣインゴットを（０−３３−８）面に沿って切断することによって準備される。この場合、好ましくは、（０−３３−８）面側が表面として用いられ、（０３−３８）面側が裏面として用いられる。
また第１の加熱部材９１（台座）が準備される。第１の加熱部材９１の表面（図３における上面）は、上述した複合基板８１の表面と逆方向に反っている。すなわち第１の加熱部材９１の表面は凸面状となっている。好ましくは第１の加熱部材９１はグラファイトから作られており、より好ましくはグラファイトの空隙率はできるだけ小さくされる。
次に単結晶基板群１０の表面（図３における下面）と第１の加熱部材９１の表面（図３における上面）とが対向するように、単結晶基板群１０が、台座としての第１の加熱部材９１の上に配置される。これにより単結晶基板群１０の各々の表面が、全体として凹面状の形状をなすように、互いに傾けられる。
図４を参照して、単結晶基板群１０の上にベース基板３０が載置される。これにより単結晶基板群１０の各々の裏面とベース基板３０とが対向させられる。またベース基板３０の上に第２の加熱部材９２が載置される。第２の加熱部材９２は、第１の加熱部材と同様の材料から作られ得る。
さらに図５を参照して、加熱装置が準備される。加熱装置は、断熱容器４０と、ヒータ５０と、ヒータ電源１５０とを有する。断熱容器４０は、断熱性の高い材料から形成されている。ヒータ５０は、たとえば電気抵抗ヒータである。
次に、上記のように準備された、第１の加熱部材９１、単結晶基板群１０、ベース基板３０、および第２の加熱部材９２が、断熱容器４０内に収められる。この際、第２の加熱部材９２は第１の加熱部材９１に比してヒータ５０の近くに配置されることが好ましい。
次に断熱容器４０内の雰囲気が、大気雰囲気の減圧によって得られた雰囲気、または不活性ガス雰囲気とされる。不活性ガスとしては、たとえば、Ｈｅ、Ａｒなどの希ガス、窒素ガス、または希ガスと窒素ガスとの混合ガスを用いることができる。断熱容器４０内の圧力は、たとえば０．０１〜１００Ｐａとされる。
次にヒータ電源１５０からの電力の供給によりヒータ５０から熱が放射される。第１および第２の加熱部材９１、９２は、この放射熱を吸収して得た熱を再放射することによって、ベース基板３０および単結晶基板群１０を加熱する。
この加熱は、炭化珪素が昇華し得る温度、たとえば１８００℃以上２５００℃以下の温度、より好ましくは２０００℃以上２３００℃以下の温度にベース基板３０が達するように行われる。加熱時間は、たとえば１〜２４時間とされる。
またこの加熱は、単結晶基板群１０からベース基板３０に向かう方向（図５の上方向）に向かって温度が高くなるような温度勾配が形成されるように行われる。このような温度勾配は、たとえば、ヒータ５０が第１の加熱部材９１に比して第２の加熱部材９２の近くに位置することによって得られる。またこの温度勾配は、好ましくは０．１℃／ｍｍ以上２０℃／ｍｍ以下である。
上記の加熱が開始される段階では、ベース基板３０は単結晶基板群１０の上に載置されているだけであって接合はされていない。このため、図４に示すように、単結晶基板群１０の裏面（裏面Ｂ１、Ｂ２など）の各々と、ベース基板３０の主面Ｐ１との間には、ミクロ的には空隙ＧＱが存在する。空隙ＧＱの平均高さ（図４における縦方向の寸法）は、たとえば数十μｍである。また本実施の形態においては、単結晶基板群１０の各々の間の傾きの存在によって、中央付近には比較的小さい空隙Ｇ０（図４）が形成され、外周付近には比較的大きい空隙Ｇ１（図４）が形成される。
空隙ＧＱにおいては、前述した温度勾配によって、昇華および再結晶による炭化珪素の物質移動が生じる。具体的には、ベース基板３０から炭化珪素の昇華ガスが生成され、このガスは単結晶基板群１０の各々の裏面上で再結晶する。この物質移動によって、単結晶基板群１０の各々の裏面とベース基板３０とが接合される。以上により複合基板８１（図１および図２）が製造される。
本実施の形態によれば、複合基板８１（図１および図２）の表面を構成する単結晶基板群１０の各々の表面は互いに傾けられており、この傾きは第１の加熱部材９１（図３）の表面の形状に対応して定められる単結晶基板群１０の配置によって任意に調整することができる。よって複合基板８１の表面に所望の反りを付与することができる。つまり所望の反りを有する複合基板８１を得ることができる。
なお単結晶基板群１０の表面の反りは、接合前（図３の状態）に比して、接合後（図２の状態）の方が小さくなる傾向がある。したがって単結晶基板群１０を配列する工程（図３）における単結晶基板群１０の表面（図３の下面）の反りは、複合基板８１に付与しようとする反りよりも大きくされることが好ましい。言い換えると、得ようとする複合基板８１の単結晶基板群１０の各々の表面の間の傾き（図２の実線矢印間の方向の差異）よりも、図３の工程における単結晶基板群１０の各々の表面の間の傾き（図３の実線矢印間の方向の差異）の方が大きくされることが好ましい。
また本実施の形態によれば、単結晶基板群１０の裏面とベース基板３０とが対向させられた際に両者の間に比較的大きな空隙Ｇ１（図４）があっても、この空隙中へベース基板３０から昇華ガスが生成され、この昇華ガスが単結晶基板群１０の裏面上で再結晶することによって、両者の間を接合することができる。
また単結晶基板群１０およびベース基板３０は、炭化珪素から作られている。これにより、上記の昇華および再結晶を特に安定的に生じさせることができる。
また高い耐熱性を有するグラファイトによって第１の加熱部材９１（台座）が作られることによって、単結晶基板群１０とベース基板３０との接合の際に、高い処理温度を用いることができる。
好ましくは、複合基板８１の反り量Ｗ１は０．１μｍ以上１００μｍ以下とされる。また好ましくは、複合基板８１のＴＴＶは、５０μｍ以下とされる。これにより、複合基板８１の表面に対するフォトリソグラフィにおいて、露光装置の焦点合わせが容易となる。
好ましくは、ベース基板３０の不純物濃度は、単結晶基板群１０の各々の不純物濃度よりも高くされる。すなわち相対的に、ベース基板３０の不純物濃度は高く、また単結晶基板群１０の不純物濃度は低くされる。ベース基板３０の不純物濃度が高いことによってベース基板３０の抵抗率を小さくすることができるので、複合基板８１を流れる電流に対する抵抗が低減される。また単結晶基板群１０の不純物濃度が低いことによって、その結晶欠陥をより容易に低減することができる。なお不純物としては、たとえば、窒素、リン、ボロン、またはアルミニウムを用いることができる。
単結晶基板群１０の各単結晶基板の炭化珪素の結晶構造は六方晶系であることが好ましく、４Ｈ型または６Ｈ型であることがより好ましい。また好ましくは、単結晶基板の（０００−１）面に対する表面（表面Ｆ１など）のオフ角は５０°以上６５°以下である。より好ましくは、表面のオフ方位と単結晶基板の＜１−１００＞方向とのなす角は５°以下である。さらに好ましくは、単結晶基板の＜１−１００＞方向における（０−３３−８）面に対する表面のオフ角は−３°以上５°以下である。このような結晶構造が用いられることによって、複合基板８１を用いた半導体装置のチャネル移動度を高くすることができる。なお「＜１−１００＞方向における（０−３３−８）面に対する表面のオフ角」とは、＜１−１００＞方向および＜０００１＞方向の張る射影面への表面の法線の正射影と、（０−３３−８）面の法線とのなす角度であり、その符号は、上記正射影が＜１−１００＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００１＞方向に対して平行に近づく場合が負である。また表面の好ましいオフ方位として、上記以外に、単結晶基板１１の＜１１−２０＞方向とのなす角が５°以下となるようなオフ方位を用いることもできる。
なお本実施の形態においては単結晶基板群１０およびベース基板３０は炭化珪素から作られたものであるが、炭化珪素の代わりに窒化ガリウムが用いられてもよい。窒化ガリウムも炭化珪素と同様に昇華する材料であることから、上記と同様に昇華現象を用いて接合工程を行い得る。
また図４に示す工程において空隙Ｇ１がほぼなくなるようにベース基板３０が単結晶基板群１０に接触させられる場合は、上記のような昇華現象を用いた接合工程を用いなくても、ベース基板３０と単結晶基板群１０とを接合することができる。このための工程としては、たとえば、互いに接触させられたベース基板３０および単結晶基板群１０の間の界面を加熱によって接合する方法がある。
（実施の形態２）
図６および図７に示すように、本実施の形態の複合基板８１Ｖの単結晶基板群１０の各々の表面は、露出されており、かつ互いに傾いている。この傾きによって、単結晶基板群１０の各々の表面は全体として凸面状の形状をなしている。凸面状の形状をなすためのこの傾きは、具体的には、単結晶基板群１０の各々の表面の法線ベクトル（図中の直線矢印）として示されている。すなわち複合基板８１Ｖの表面（図６に示す面）の平面視において、法線ベクトルは複合基板８１Ｖの中心ＣＰから遠ざかる成分を有しており、好ましくは、中心ＣＰに向かう方向とほぼ反対の方を向いている。このため複合基板８１は、表面側が凸面状、裏面側が凹面状となるように、反り量Ｗ２だけ反っている。すなわち本実施の形態の複合基板８１Ｖは、複合基板８１（図１および図２）とは反対方向に反り量Ｗ２を有するものである。
図８を参照して、複合基板８１Ｖの製造のためには、第１の加熱部材９１（図４）の表面の反りと反対方向の反りを有する表面が形成された第１の加熱部材９１Ｖが台座として準備される。次に単結晶基板群１０の表面（図８における下面）と第１の加熱部材９１Ｖの表面（図８における上面）とが対向するように、単結晶基板群１０が、台座としての第１の加熱部材９１Ｖの上に配置される。これにより単結晶基板群１０の各々の表面が、全体として凸面状の形状をなすように、互いに傾けられる。以降、実施の形態１と同様の工程が行われる。
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
（実施の形態３）
本実施の形態においては、複合基板８１（図１および図２）を用いた半導体装置の製造について説明する。なお説明を簡単にするために複合基板８１が有する単結晶基板１１〜１９のうち単結晶基板１１にのみ言及する場合があるが、他の単結晶基板１２〜１９の各々もほぼ同様に扱われる。
図９を参照して、本実施の形態の半導体装置１００は、縦型ＤｉＭＯＳＦＥＴ(Double Implanted Metal Oxide Semiconductor Field Effect Transistor)であって、ベース基板３０、単結晶基板１１、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、ｐ+領域１２５、酸化膜１２６、ソース電極１１１、上部ソース電極１２７、ゲート電極１１０、およびドレイン電極１１２を有する。半導体装置１００の平面形状（図９の上方向から見た形状）は、たとえば、２ｍｍ以上の長さの辺からなる長方形または正方形である。
ドレイン電極１１２はベース基板３０上に設けられ、またバッファ層１２１は単結晶基板１１上に設けられている。この配置により、ゲート電極１１０によってキャリアの流れが制御される領域は、ベース基板３０ではなく単結晶基板１１の上に配置されている。
ベース基板３０、単結晶基板１１、およびバッファ層１２１は、ｎ型の導電型を有する。バッファ層１２１におけるｎ型の導電性不純物の濃度は、たとえば５×１０17ｃｍ-3である。またバッファ層１２１の厚さは、たとえば０．５μｍである。
耐圧保持層１２２は、バッファ層１２１上に形成されており、また導電型がｎ型のＳｉＣからなる。たとえば、耐圧保持層１２２の厚さは１０μｍであり、そのｎ型の導電性不純物の濃度は５×１０15ｃｍ-3である。
この耐圧保持層１２２の表面には、導電型がｐ型である複数のｐ領域１２３が互いに間隔を隔てて形成されている。ｐ領域１２３の内部において、ｐ領域１２３の表面層にｎ+領域１２４が形成されている。また、このｎ+領域１２４に隣接する位置には、ｐ+領域１２５が形成されている。複数のｐ領域１２３の間から露出する耐圧保持層１２２上には酸化膜１２６が形成されている。具体的には、酸化膜１２６は、一方のｐ領域１２３におけるｎ+領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ+領域１２４上にまで延在するように形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。また、ｎ+領域１２４およびｐ+領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。
酸化膜１２６と、半導体層としてのｎ+領域１２４、ｐ+領域１２５、ｐ領域１２３および耐圧保持層１２２との界面から１０ｎｍ以内の領域における窒素原子濃度の最大値は１×１０21ｃｍ-3以上となっている。これにより、特に酸化膜１２６下のチャネル領域（酸化膜１２６に接する部分であって、ｎ+領域１２４と耐圧保持層１２２との間のｐ領域１２３の部分）の移動度を向上させることができる。
次に半導体装置１００の製造方法について説明する。まず基板準備工程（ステップＳ１１０：図１０）にて、複合基板８１（図１および図２）が準備される。
図１１を参照して、エピタキシャル層形成工程（ステップＳ１２０：図１０）により、エピタキシャル層、すなわちバッファ層１２１および耐圧保持層１２２が形成される。この結果、エピタキシャル層の膜応力によって、図中矢印に示すような反り（図１１の矢印）が生じる。この反りは、予め複合基板８１に形成されていた反りによって相殺される。これにより複合基板８１に過度な反りが生じることが防止される。
上記のエピタキシャル層形成工程は、具体的には、以下のように行われる。
単結晶基板群１０の表面上にバッファ層１２１が形成される。バッファ層１２１は、導電型がｎ型のＳｉＣからなり、たとえば厚さ０．５μｍのエピタキシャル層である。またバッファ層１２１における導電型不純物の濃度は、たとえば５×１０17ｃｍ-3とされる。
次にバッファ層１２１上に耐圧保持層１２２が形成される。具体的には、導電型がｎ型のＳｉＣからなる層が、エピタキシャル成長法によって形成される。耐圧保持層１２２の厚さは、たとえば１０μｍとされる。また耐圧保持層１２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3である。
図１２を参照して、注入工程（ステップＳ１３０：図１０）により、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５とが、以下のように形成される。
まずｐ型の導電性不純物が耐圧保持層１２２の一部に選択的に注入されることで、ｐ領域１２３が形成される。次に、ｎ型の導電性不純物を所定の領域に選択的に注入することによってｎ+領域１２４が形成され、またｐ型の導電性不純物を所定の領域に選択的に注入することによってｐ+領域１２５が形成される。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。
このような注入工程の後、活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度１７００℃で３０分間のアニールが行われる。
図１３を参照して、ゲート絶縁膜形成工程（ステップＳ１４０：図１０）が行われる。具体的には、耐圧保持層１２２と、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５との上を覆うように、酸化膜１２６が形成される。この形成はドライ酸化（熱酸化）により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が１２００℃であり、また加熱時間が３０分である。
その後、窒化処理工程（ステップＳ１５０）が行われる。具体的には、一酸化窒素（ＮＯ）雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が１１００℃であり、加熱時間が１２０分である。この結果、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、およびｐ+領域１２５の各々と、酸化膜１２６との界面近傍に、窒素原子が導入される。
なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が１１００℃であり、加熱時間が６０分である。
次に電極形成工程（ステップＳ１６０：図１０）により、ソース電極１１１およびドレイン電極１１２が、以下のように形成される。
図１４を参照して、酸化膜１２６上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜１２６のうちｎ+領域１２４およびｐ+領域１２５上に位置する部分がエッチングにより除去される。これにより酸化膜１２６に開口部が形成される。次に、この開口部においてｎ+領域１２４およびｐ+領域１２５の各々と接触するように導体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去（リフトオフ）が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル（Ｎｉ）からなる。このリフトオフの結果、ソース電極１１１が形成される。
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン（Ａｒ）ガスの雰囲気中、加熱温度９５０℃で２分の熱処理が行なわれる。
図１５を参照して、ソース電極１１１上に上部ソース電極１２７が形成される。また、酸化膜１２６上にゲート電極１１０が形成される。また、複合基板８１の裏面上にドレイン電極１１２が形成される。
次に、ダイシング工程（ステップＳ１７０：図１０）により、破線ＤＣに示すようにダイシングが行われる。これにより複数の半導体装置１００（図９）が切り出される。
なお上記の説明においてはエピタキシャル層の形成にともなう反りの相殺について説明したが、相殺される反りは、エピタキシャル層の形成にともなうものに限定されない。たとえばトランジスタの電極の形成にともなう反りが相殺されてもよい。
また半導体装置の製造工程において複合基板８１の表面側が凸となるような反り（図１１の矢印に示す反り）が生じる場合について説明したが、工程条件によっては、逆方向に反りが生じる場合がある。そのような場合は、複合基板８１（図１および図２）の代わりに複合基板８１Ｖ（図６および図７）が用いられればよい。
また上記の各実施の形態において、導電型が入れ替えられた構成、すなわちｐ型とｎ型とが入れ替えられた構成を用いることもできる。また縦型ＤｉＭＯＳＦＥＴを例示したが、本発明の半導体基板を用いて他の半導体装置が製造されてもよく、たとえばＲＥＳＵＲＦ−ＪＦＥＴ(Reduced Surface Field-Junction Field Effect Transistor)またはショットキーダイオードが製造されてもよい。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１０ 単結晶基板群、１１〜１９ 単結晶基板、３０ ベース基板、８１，８１Ｖ 複合基板、９１，９１Ｖ 第１の加熱部材（台座）、１００ 半導体装置。

Claims (6)

  1. 各々が表面および裏面を有する単結晶基板群を準備する工程と、
    前記単結晶基板群の各々の前記表面が互いに傾くように、前記単結晶基板群を配置する工程とを備え、
    前記配置する工程は、前記単結晶基板群の各々の前記表面が全体として凸面状および凹面状のいずれかの形状をなすように行われ、さらに
    前記単結晶基板群の各々の裏面とベース基板とを対向させる工程と、
    前記単結晶基板群の各々の裏面と前記ベース基板とを接合する工程とを備える、複合基板の製造方法。
  2. 前記ベース基板および前記単結晶基板群は、炭化珪素および窒化ガリウムのいずれかから作られている、請求項１に記載の複合基板の製造方法。
  3. 前記接合する工程は、前記ベース基板から昇華ガスを生成させる工程と、前記昇華ガスを前記単結晶基板群の各々の裏面上で再結晶させる工程とを含む、請求項１または２に記載の複合基板の製造方法。
  4. 前記配置する工程は、グラファイトから作られた台座の上に前記単結晶基板群を載置することによって行われる、請求項１〜３のいずれか１項に記載の複合基板の製造方法。
  5. 各々が表面および裏面を有する単結晶基板群と、
    前記単結晶基板群の各々の裏面に接合されたベース基板とを備え、
    前記単結晶基板群の各々の前記表面は、露出されており、かつ互いに傾いている、複合基板。
  6. 前記ベース基板および前記単結晶基板群は、炭化珪素および窒化ガリウムのいずれかから作られている、請求項５に記載の複合基板。
JP2010137232A 2010-06-16 2010-06-16 複合基板の製造方法および複合基板 Withdrawn JP2012004296A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010137232A JP2012004296A (ja) 2010-06-16 2010-06-16 複合基板の製造方法および複合基板
PCT/JP2011/054338 WO2011158535A1 (ja) 2010-06-16 2011-02-25 複合基板の製造方法および複合基板
TW100116717A TW201201286A (en) 2010-06-16 2011-05-12 Method for producing composite substrate and composite substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010137232A JP2012004296A (ja) 2010-06-16 2010-06-16 複合基板の製造方法および複合基板

Publications (1)

Publication Number Publication Date
JP2012004296A true JP2012004296A (ja) 2012-01-05

Family

ID=45347947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010137232A Withdrawn JP2012004296A (ja) 2010-06-16 2010-06-16 複合基板の製造方法および複合基板

Country Status (3)

Country Link
JP (1) JP2012004296A (ja)
TW (1) TW201201286A (ja)
WO (1) WO2011158535A1 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2560765B2 (ja) * 1988-01-20 1996-12-04 富士通株式会社 大面積半導体基板の製造方法
JPH0744135B2 (ja) * 1989-08-28 1995-05-15 株式会社東芝 半導体基板の接着方法及び接着装置
JP2535645B2 (ja) * 1990-04-20 1996-09-18 富士通株式会社 半導体基板の製造方法
JPH098124A (ja) * 1995-06-15 1997-01-10 Nippondenso Co Ltd 絶縁分離基板及びその製造方法
JPH09129528A (ja) * 1995-11-02 1997-05-16 Hitachi Ltd 半導体装置の製造方法及びその装置
JP3254559B2 (ja) * 1997-07-04 2002-02-12 日本ピラー工業株式会社 単結晶ＳｉＣおよびその製造方法
JP4182323B2 (ja) * 2002-02-27 2008-11-19 ソニー株式会社 複合基板、基板製造方法
JP2009252897A (ja) * 2008-04-03 2009-10-29 Toyoda Gosei Co Ltd 接合体の製造方法及び接合体の製造装置
JP2009277944A (ja) * 2008-05-15 2009-11-26 Toyoda Gosei Co Ltd 接合体の製造方法及び発光装置の製造方法
JP2009302163A (ja) * 2008-06-11 2009-12-24 Sumco Corp シリコンウェーハ及びそれを用いたエピタキシャルシリコンウェーハ及び貼り合わせｓｏｉウェーハ並びにそれらの製造方法。

Also Published As

Publication number Publication date
WO2011158535A1 (ja) 2011-12-22
TW201201286A (en) 2012-01-01

Similar Documents

Publication Publication Date Title
JP5344037B2 (ja) 炭化珪素基板および半導体装置
WO2011161976A1 (ja) 炭化珪素基板の製造方法および製造装置
US8435866B2 (en) Method for manufacturing silicon carbide substrate
JP2011243770A (ja) 炭化珪素基板、半導体装置、炭化珪素基板の製造方法
US20110306181A1 (en) Method of manufacturing silicon carbide substrate
US20110284873A1 (en) Silicon carbide substrate
JPWO2011077797A1 (ja) 炭化珪素基板
US20110262681A1 (en) Silicon carbide substrate and method for manufacturing silicon carbide substrate
JP2011256053A (ja) 複合基板およびその製造方法
US20120126251A1 (en) Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate, and semiconductor device
WO2011158535A1 (ja) 複合基板の製造方法および複合基板
JP2011243617A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
US20120241741A1 (en) Silicon carbide substrate
US20110262680A1 (en) Silicon carbide substrate and method for manufacturing silicon carbide substrate
US20120273800A1 (en) Composite substrate having single-crystal silicon carbide substrate
US20110284872A1 (en) Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate, and semiconductor device
JP2011243640A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011071196A (ja) 半導体基板の製造方法
US20110233561A1 (en) Semiconductor substrate
JP2011071204A (ja) 半導体基板の製造方法
JP2013087048A (ja) 炭化珪素基板の製造方法
JP2011068504A (ja) 半導体基板の製造方法
JP2011166022A (ja) 炭化珪素基板の製造方法
JP2011236064A (ja) 炭化珪素基板の製造方法
JP2011108727A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130903