JPH09129528A - 半導体装置の製造方法及びその装置 - Google Patents
半導体装置の製造方法及びその装置Info
- Publication number
- JPH09129528A JPH09129528A JP28560695A JP28560695A JPH09129528A JP H09129528 A JPH09129528 A JP H09129528A JP 28560695 A JP28560695 A JP 28560695A JP 28560695 A JP28560695 A JP 28560695A JP H09129528 A JPH09129528 A JP H09129528A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- amount
- processing
- warp
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Length Measuring Devices With Unspecified Measuring Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】処理中及び処理後のウェハ内部応力を予想し
て、これを補償する外力を印加しながらウェハ処理を行
うことにより、処理後の残留応力を著しく低減する。 【解決手段】ウェハ反り量の計測モニタと、処理内容と
処理条件をもとに処理後の内部応力を推定する機構と、
必要な応力を発生させるために与える外力を算定する機
構と、保持位置及び保持力を調整可能なウェハ保持機構
とを備え、処理前に計測したウェハ反り量に対して処理
後のウェハ内部応力を予測し、これを補償するための処
理中の印加外力を求め、ウェハ保持機構を調整して保持
し、処理を行う。処理中から処理後の各状態におけるウ
ェハ内部応力及び反り量が適正な量に制御でき、半導体
素子の歩留り向上が実現できる
て、これを補償する外力を印加しながらウェハ処理を行
うことにより、処理後の残留応力を著しく低減する。 【解決手段】ウェハ反り量の計測モニタと、処理内容と
処理条件をもとに処理後の内部応力を推定する機構と、
必要な応力を発生させるために与える外力を算定する機
構と、保持位置及び保持力を調整可能なウェハ保持機構
とを備え、処理前に計測したウェハ反り量に対して処理
後のウェハ内部応力を予測し、これを補償するための処
理中の印加外力を求め、ウェハ保持機構を調整して保持
し、処理を行う。処理中から処理後の各状態におけるウ
ェハ内部応力及び反り量が適正な量に制御でき、半導体
素子の歩留り向上が実現できる
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ウェハに対
して熱処理、蒸着処理等を複数回行うことにより上記ウ
ェハ上に電子回路を形成する半導体装置の製造方法に係
り、特に大口径ウェハを用いた熱処理等におけるウェハ
保持方法に関する。
して熱処理、蒸着処理等を複数回行うことにより上記ウ
ェハ上に電子回路を形成する半導体装置の製造方法に係
り、特に大口径ウェハを用いた熱処理等におけるウェハ
保持方法に関する。
【０００２】
【従来の技術】従来この種の処理工程により形成した薄
膜には、処理温度、処理圧力、膜厚などの処理条件に依
存して変化する内部応力が発生し、ウェハに反りが生じ
やすいことが知られていた。残留内部応力は回路的欠陥
の原因になり、又、ウェハの反りは次工程での光学的ア
ライメントの誤差要因になるため、共に製品の不良率を
著しく大きくする。そこでこれらを予め考慮して、処理
による応力発生ができるだけ小さくなるような製造プロ
セス及び処理条件を選ばざるを得なかった。
膜には、処理温度、処理圧力、膜厚などの処理条件に依
存して変化する内部応力が発生し、ウェハに反りが生じ
やすいことが知られていた。残留内部応力は回路的欠陥
の原因になり、又、ウェハの反りは次工程での光学的ア
ライメントの誤差要因になるため、共に製品の不良率を
著しく大きくする。そこでこれらを予め考慮して、処理
による応力発生ができるだけ小さくなるような製造プロ
セス及び処理条件を選ばざるを得なかった。
【０００３】特開平３−２２８３４７「半導体素子内部
応力制御方式」には、このような方法の発展として、複
数回の工程を通しての内部応力値を最小に抑える方法が
示されている。ここでは処理条件として処理温度、処理
に伴う真性応力などを考慮し、これらの代表的値の組合
せ多数個と、それぞれに対する処理後の応力予測値とを
予めテーブル化しておき、更に前段階の処理後に発生し
ているウェハの反り量を測定し、その測定結果に対して
キャンセルする応力を発生する条件を前記テーブルから
自動的に設定して処理する方法が述べられている。
応力制御方式」には、このような方法の発展として、複
数回の工程を通しての内部応力値を最小に抑える方法が
示されている。ここでは処理条件として処理温度、処理
に伴う真性応力などを考慮し、これらの代表的値の組合
せ多数個と、それぞれに対する処理後の応力予測値とを
予めテーブル化しておき、更に前段階の処理後に発生し
ているウェハの反り量を測定し、その測定結果に対して
キャンセルする応力を発生する条件を前記テーブルから
自動的に設定して処理する方法が述べられている。
【０００４】一方、こうした処理工程の加熱炉内でのウ
ェハ保持方式は、高温状態での物体接触による不純物拡
散を防ぐ目的から、ウェハ外周部のみで保持する方式が
一般的である。このためウェハは自重により中央部がく
ぼんだ状態で保持されているが、この状態に熱応力が加
わると、ウェハ内部に結晶転移が発生しやすくなる。近
年、ウェハ口径が８インチから１２インチへと大口径化
するに伴い上記応力を低減させる必要性が議論されてお
り、月刊 Semiconductor World 1995.4 Pp.16-19 「１
２インチ熱処理装置はバッチか枚葉か」に述べられてい
るように、ウェハ外周部のみでの保持でなく、ウェハ中
央よりの点での保持が好適であると云われている。
ェハ保持方式は、高温状態での物体接触による不純物拡
散を防ぐ目的から、ウェハ外周部のみで保持する方式が
一般的である。このためウェハは自重により中央部がく
ぼんだ状態で保持されているが、この状態に熱応力が加
わると、ウェハ内部に結晶転移が発生しやすくなる。近
年、ウェハ口径が８インチから１２インチへと大口径化
するに伴い上記応力を低減させる必要性が議論されてお
り、月刊 Semiconductor World 1995.4 Pp.16-19 「１
２インチ熱処理装置はバッチか枚葉か」に述べられてい
るように、ウェハ外周部のみでの保持でなく、ウェハ中
央よりの点での保持が好適であると云われている。
【０００５】
【発明が解決しようとする課題】上記従来のキャンセル
する応力を発生する条件を設定する技術は、処理条件の
最適化に制約が大きく、実用的なキャンセル動作は実現
しにくいという問題が有った。特に近年趨勢である枚葉
処理化においては高速成膜が必須であり、処理条件は殆
ど固定にせざるを得ない。このため上記技術が有用では
ないという問題があった。
する応力を発生する条件を設定する技術は、処理条件の
最適化に制約が大きく、実用的なキャンセル動作は実現
しにくいという問題が有った。特に近年趨勢である枚葉
処理化においては高速成膜が必須であり、処理条件は殆
ど固定にせざるを得ない。このため上記技術が有用では
ないという問題があった。
【０００６】又、上記技術においては、処理条件のみな
らず処理中のウェハ保持形状によっても処理後の内部応
力は変化することが考慮されておらず、処理後に保持力
を解放した時点で内部応力の発生状態が変化して、予想
外の応力が残ってしまうという問題があった。
らず処理中のウェハ保持形状によっても処理後の内部応
力は変化することが考慮されておらず、処理後に保持力
を解放した時点で内部応力の発生状態が変化して、予想
外の応力が残ってしまうという問題があった。
【０００７】一方、上記従来の保持技術は、処理中の内
部応力値を下げることはできるが、処理の種類によって
異なっている処理後の内部応力に対しては考慮されてお
らず、処理後に内部応力が残ってしまう問題があった。
部応力値を下げることはできるが、処理の種類によって
異なっている処理後の内部応力に対しては考慮されてお
らず、処理後に内部応力が残ってしまう問題があった。
【０００８】本発明の第１の目的は、処理中及び処理後
にウェハが受ける応力を予想して、これを補償する応力
を印加しながらウェハ処理を行うことで、処理後のウェ
ハに残る応力を低減する方法を提供することにある。
にウェハが受ける応力を予想して、これを補償する応力
を印加しながらウェハ処理を行うことで、処理後のウェ
ハに残る応力を低減する方法を提供することにある。
【０００９】又、本発明の第２の目的は、予想される応
力発生量の変化にも対応できる、調節可能な補償応力を
印加しながらウェハ処理を行う方法を提供することにあ
る。
力発生量の変化にも対応できる、調節可能な補償応力を
印加しながらウェハ処理を行う方法を提供することにあ
る。
【００１０】
【課題を解決するための手段】上記第１の目的は、処理
内容と処理条件とから処理後のウェハの内部応力を予測
し、これを補償する応力を生ぜしめる位置でウェハを保
持して処理を行うことにより達成される。
内容と処理条件とから処理後のウェハの内部応力を予測
し、これを補償する応力を生ぜしめる位置でウェハを保
持して処理を行うことにより達成される。
【００１１】また、上記第２の目的は、処理前にウェハ
の反り量または内部応力値を測定し、その反り測定結果
に対して処理内容と処理条件とから処理後のウェハの内
部応力を予測し、これを補償する応力を生ぜしめる位置
でウェハを保持するようにウェハ保持機構を動作させ、
処理を行うことにより達成される。
の反り量または内部応力値を測定し、その反り測定結果
に対して処理内容と処理条件とから処理後のウェハの内
部応力を予測し、これを補償する応力を生ぜしめる位置
でウェハを保持するようにウェハ保持機構を動作させ、
処理を行うことにより達成される。
【００１２】処理内容をもとにして、処理に伴う膜の真
性応力が推定される。例えば、ＳｉＯ2膜についてみる
と、図７に示すようにＣＶＤ処理による場合は引張り応
力が発生することが知られている。一方、スパッタ及び
酸化処理による場合は圧縮応力が発生する。これらの応
力の大きさは予め実験データとして蓄積可能なもので、
テーブル化されている。一方、処理条件のうちの処理温
度から、処理中・処理後の温度差が求められる。ウェハ
の熱膨張率、材力定数と成膜される薄膜の熱膨張率、材
力定数とから、上記温度差に対してのバイメタル効果に
よる残留応力が計算できる。これら真性応力と残留応力
との和が計算され、補償すべき応力が求まる。
性応力が推定される。例えば、ＳｉＯ2膜についてみる
と、図７に示すようにＣＶＤ処理による場合は引張り応
力が発生することが知られている。一方、スパッタ及び
酸化処理による場合は圧縮応力が発生する。これらの応
力の大きさは予め実験データとして蓄積可能なもので、
テーブル化されている。一方、処理条件のうちの処理温
度から、処理中・処理後の温度差が求められる。ウェハ
の熱膨張率、材力定数と成膜される薄膜の熱膨張率、材
力定数とから、上記温度差に対してのバイメタル効果に
よる残留応力が計算できる。これら真性応力と残留応力
との和が計算され、補償すべき応力が求まる。
【００１３】これらの応力は略ウェハ中心対称であるた
め、これと等しい大きさで逆向きの応力分布を生ぜしめ
る保持点をウェハ上に定めることができる。ウェハ保持
機構はこの位置でウェハを保持するように動作されるた
め、処理中のウェハには予め逆向きの応力が印加され
る。この状態で処理を行うことにより、予め与えた保持
力が解放された後には残留する内部応力が非常に小さく
なる。
め、これと等しい大きさで逆向きの応力分布を生ぜしめ
る保持点をウェハ上に定めることができる。ウェハ保持
機構はこの位置でウェハを保持するように動作されるた
め、処理中のウェハには予め逆向きの応力が印加され
る。この状態で処理を行うことにより、予め与えた保持
力が解放された後には残留する内部応力が非常に小さく
なる。
【００１４】一方、処理前にウェハの反り量を測定する
ことにより、上記補償すべき応力から該測定した反り量
に対応した応力を差し引くことができ、予め反った状態
でウェハが当該工程に投入された場合でも、処理後には
残留する内部応力が非常に小さくできる。
ことにより、上記補償すべき応力から該測定した反り量
に対応した応力を差し引くことができ、予め反った状態
でウェハが当該工程に投入された場合でも、処理後には
残留する内部応力が非常に小さくできる。
【００１５】
【発明の実施の形態】以下、本発明の実施例を図面を用
いて説明する。
いて説明する。
【００１６】図１は、本発明の製造方法を示すブロック
図である。ここで、１はウェハの反り量モニタ、２はウ
ェハ保持機構、３は複数の処理工程、４は処理条件テー
ブル、５は反り量推定器、６は判定器、７は反り量−保
持力変換器、８は所要印加応力の逐次推定機構、９はウ
ェハの遷移を示すウェハ投入サイクル、１０は処理前反
り量、１１は処理条件、１２は処理後反り量推定値、１
３は印加反り量、１４は保持位置・保持力ベクトル、１
５はスイッチ、１６は指令である。
図である。ここで、１はウェハの反り量モニタ、２はウ
ェハ保持機構、３は複数の処理工程、４は処理条件テー
ブル、５は反り量推定器、６は判定器、７は反り量−保
持力変換器、８は所要印加応力の逐次推定機構、９はウ
ェハの遷移を示すウェハ投入サイクル、１０は処理前反
り量、１１は処理条件、１２は処理後反り量推定値、１
３は印加反り量、１４は保持位置・保持力ベクトル、１
５はスイッチ、１６は指令である。
【００１７】図２には、半導体素子製造においての処理
の流れの一例を示してある。ここで、２１は酸化処理、
２２はＣＶＤ処理、２３はリソグラフィー処理、２４は
エッチング処理、等のようにウェハは種々の処理工程を
経て多層のパターンを形成されていく。２５は受入れ時
のウェハ状態、２６は酸化処理後のウェハ状態、２７は
ＣＶＤ処理後のウェハ状態、２８はリソグラフィー処理
後のウェハ状態、２９及び３０はそれぞれエッチング処
理前後のウェハ状態を表している。図１中の複数の処理
工程３はこれら一連の処理の流れをウェハ投入サイクル
として表現したものである。
の流れの一例を示してある。ここで、２１は酸化処理、
２２はＣＶＤ処理、２３はリソグラフィー処理、２４は
エッチング処理、等のようにウェハは種々の処理工程を
経て多層のパターンを形成されていく。２５は受入れ時
のウェハ状態、２６は酸化処理後のウェハ状態、２７は
ＣＶＤ処理後のウェハ状態、２８はリソグラフィー処理
後のウェハ状態、２９及び３０はそれぞれエッチング処
理前後のウェハ状態を表している。図１中の複数の処理
工程３はこれら一連の処理の流れをウェハ投入サイクル
として表現したものである。
【００１８】図１に戻って本発明の製造方法の動作の概
要を述べる。ウェハはウェハ保持機構２によって保持さ
れた状態で種々の処理工程３に投入されるが、それに先
だってまずウェハの反り量モニタ１に投入される。モニ
タ１では所定の位置にてウェハを保持した状態で、レー
ザ干渉による波面収差計測などの公知の手法でウェハの
反り量が計測される。保持の位置は一通りに限られるも
のではないが、内部応力が全く無いウェハを計測した場
合にウェハの反りがなるべく小さくなる様に、図３に示
すようにウェハ半径の半分の半径上に正三角形を為すよ
うに取った３点で下側から支持するのが好適である。
尚、本明細書ではそれ以上落下しないように下側から固
定物で支え、それ以外に力を印加しない保持方法を「支
持」と呼び、保持点を空間内で拘束し動き得ないように
固定する保持方法を把持と呼ぶこととする。
要を述べる。ウェハはウェハ保持機構２によって保持さ
れた状態で種々の処理工程３に投入されるが、それに先
だってまずウェハの反り量モニタ１に投入される。モニ
タ１では所定の位置にてウェハを保持した状態で、レー
ザ干渉による波面収差計測などの公知の手法でウェハの
反り量が計測される。保持の位置は一通りに限られるも
のではないが、内部応力が全く無いウェハを計測した場
合にウェハの反りがなるべく小さくなる様に、図３に示
すようにウェハ半径の半分の半径上に正三角形を為すよ
うに取った３点で下側から支持するのが好適である。
尚、本明細書ではそれ以上落下しないように下側から固
定物で支え、それ以外に力を印加しない保持方法を「支
持」と呼び、保持点を空間内で拘束し動き得ないように
固定する保持方法を把持と呼ぶこととする。
【００１９】計測された反り量は処理前反り量１０とし
て反り量推定器５に入力される。反り量推定器５はこの
処理前反り量１０、後述する所要印加応力の逐次推定機
構８が出力している印加反り量１３、及び、処理条件１
１をもとにして、処理後の反り量の推定を行い、出力１
２する。逐次推定機構８は、印加反り量１３の初期値と
して値ゼロを予め設定してある。処理後反り量推定値１
２がゼロでないとき、判定器６が修正の必要性を判定
し、スイッチ１５を開いたままにする指令１６を送りだ
し、逐次推定機構８が修正動作を始める。修正動作は例
えば、処理後反り量推定値１２の逆向きの反り量を逐次
足し込んで必要とされる印加反り量を求めるなどの動作
により行う。即ち、印加反り量１３の逐次計算値δi(i
＝1,2,…)に対し、対応する処理後反り量推定値１２が
δi'(i＝1,2,…) として、 δi+1＝δi−δi' δ 0 ＝０ とする。これは、予め逆向きの反り量を持たせて処理す
れば処理後に反り量はキャンセルされると近似的に考え
られることによる。
て反り量推定器５に入力される。反り量推定器５はこの
処理前反り量１０、後述する所要印加応力の逐次推定機
構８が出力している印加反り量１３、及び、処理条件１
１をもとにして、処理後の反り量の推定を行い、出力１
２する。逐次推定機構８は、印加反り量１３の初期値と
して値ゼロを予め設定してある。処理後反り量推定値１
２がゼロでないとき、判定器６が修正の必要性を判定
し、スイッチ１５を開いたままにする指令１６を送りだ
し、逐次推定機構８が修正動作を始める。修正動作は例
えば、処理後反り量推定値１２の逆向きの反り量を逐次
足し込んで必要とされる印加反り量を求めるなどの動作
により行う。即ち、印加反り量１３の逐次計算値δi(i
＝1,2,…)に対し、対応する処理後反り量推定値１２が
δi'(i＝1,2,…) として、 δi+1＝δi−δi' δ 0 ＝０ とする。これは、予め逆向きの反り量を持たせて処理す
れば処理後に反り量はキャンセルされると近似的に考え
られることによる。
【００２０】こうして逐次推定機構８が反復修正動作を
行い処理後反り量１２が充分小さくなると、判定器６が
スイッチ１５を閉じて逐次推定機構８の出力である印加
反り量１３が反り量−保持力変換器７に出力される。反
り量−保持力変換器７は与えられた反り量を実現するた
めに必要なウェハへの印加外力をその位置及び力の成分
として求め、保持位置・保持力ベクトル１４として出力
する。このベクトル１４に応じて保持機構２が保持位置
及び保持力を調整してウェハを保持し、この状態で処理
工程３へとウェハが投入されて処理がなされる。処理後
はウェハは次工程へと送られるが、次工程では再び投入
前にウェハの反り量モニタ１にまず投入されて、処理前
反り量が計測され、既に述べた一連の動作が次工程の処
理条件に対してなされる。こうして、処理工程を一回通
る度に同様の動作がウェハに対して行われ、多層のパタ
ーンが形成されて行く。
行い処理後反り量１２が充分小さくなると、判定器６が
スイッチ１５を閉じて逐次推定機構８の出力である印加
反り量１３が反り量−保持力変換器７に出力される。反
り量−保持力変換器７は与えられた反り量を実現するた
めに必要なウェハへの印加外力をその位置及び力の成分
として求め、保持位置・保持力ベクトル１４として出力
する。このベクトル１４に応じて保持機構２が保持位置
及び保持力を調整してウェハを保持し、この状態で処理
工程３へとウェハが投入されて処理がなされる。処理後
はウェハは次工程へと送られるが、次工程では再び投入
前にウェハの反り量モニタ１にまず投入されて、処理前
反り量が計測され、既に述べた一連の動作が次工程の処
理条件に対してなされる。こうして、処理工程を一回通
る度に同様の動作がウェハに対して行われ、多層のパタ
ーンが形成されて行く。
【００２１】図４は、本発明のウェハ保持機構の動作原
理の説明図である。ここで４１は半導体ウェハ、４２は
下側保持ピン、４３は上側保持ピン、４４は側面保持ピ
ンである。同図（ａ）及び（ｂ）は下側保持ピン４２の
間隔を調節する方式の保持機構の原理図であり、保持ピ
ンの配置半径を小から大へと変化させることにより、ウ
ェハは上向きに凸の大きな反りから反ってない状態、更
には下向きに凸の反りへと連続的にその反り量を調節可
能である。一方同図（ｃ）は別の方式での実施例であ
り、下側保持ピン４２とは違う半径に配置された上側保
持ピン４３により、所定の押え力で下向きに押えること
により反り量を調節する機構である。又、（ｄ）は更に
別の方式での実施例で、側面保持ピンで外力を印加する
ことにより反り量を調節する機構である。
理の説明図である。ここで４１は半導体ウェハ、４２は
下側保持ピン、４３は上側保持ピン、４４は側面保持ピ
ンである。同図（ａ）及び（ｂ）は下側保持ピン４２の
間隔を調節する方式の保持機構の原理図であり、保持ピ
ンの配置半径を小から大へと変化させることにより、ウ
ェハは上向きに凸の大きな反りから反ってない状態、更
には下向きに凸の反りへと連続的にその反り量を調節可
能である。一方同図（ｃ）は別の方式での実施例であ
り、下側保持ピン４２とは違う半径に配置された上側保
持ピン４３により、所定の押え力で下向きに押えること
により反り量を調節する機構である。又、（ｄ）は更に
別の方式での実施例で、側面保持ピンで外力を印加する
ことにより反り量を調節する機構である。
【００２２】図５は、本発明の製造方法による多数工程
の経過に伴うウェハの状態を示すものである。ここで左
側（ａ）が従来の方法による場合の図であり、右側
（ｂ）が本発明による場合の図である。本発明の場合の
図（ｂ）においては、一つの欄に処理中のウェハ保持状
態及び処理後のウェハの状態を上下に並べて示してい
る。従来の方法による場合を示す図（ａ）では処理後の
状態のみが示されている。ここで、ＣＶＤ処理による場
合は引張り応力が発生し、スパッタ及び酸化処理による
場合は圧縮応力が発生する。又、エッチングにおいては
応力緩和がなされる。リソグラフィーでは応力変化は起
きない。従来方式ではこれらの各処理に応じてウェハに
は種々変化する反りが発生する。一方本発明による場合
は、処理中には反りが発生させられているものの、各処
理後の状態では反りが発生しないようにできる。これに
より、常に残留応力が無い状態にウェハを保てると同時
に、リソグラフィーにおいて常に反りが無い状態で処理
が可能となり、パターン合わせの高精度化にも有利であ
る。
の経過に伴うウェハの状態を示すものである。ここで左
側（ａ）が従来の方法による場合の図であり、右側
（ｂ）が本発明による場合の図である。本発明の場合の
図（ｂ）においては、一つの欄に処理中のウェハ保持状
態及び処理後のウェハの状態を上下に並べて示してい
る。従来の方法による場合を示す図（ａ）では処理後の
状態のみが示されている。ここで、ＣＶＤ処理による場
合は引張り応力が発生し、スパッタ及び酸化処理による
場合は圧縮応力が発生する。又、エッチングにおいては
応力緩和がなされる。リソグラフィーでは応力変化は起
きない。従来方式ではこれらの各処理に応じてウェハに
は種々変化する反りが発生する。一方本発明による場合
は、処理中には反りが発生させられているものの、各処
理後の状態では反りが発生しないようにできる。これに
より、常に残留応力が無い状態にウェハを保てると同時
に、リソグラフィーにおいて常に反りが無い状態で処理
が可能となり、パターン合わせの高精度化にも有利であ
る。
【００２３】図６には図５に対応させてウェハに発生し
た応力を任意単位で示している。ここでは引張り応力を
正、圧縮応力を負とし、ＣＶＤ処理による場合は＋３、
酸化処理による場合は−１、エッチングにおいては半減
として模式的に示した。実線が本発明による応力値の変
化状態、破線が従来方式による応力値の変化状態であ
る。本発明による場合の方が、応力値をゼロ付近に保つ
のに有効である。
た応力を任意単位で示している。ここでは引張り応力を
正、圧縮応力を負とし、ＣＶＤ処理による場合は＋３、
酸化処理による場合は−１、エッチングにおいては半減
として模式的に示した。実線が本発明による応力値の変
化状態、破線が従来方式による応力値の変化状態であ
る。本発明による場合の方が、応力値をゼロ付近に保つ
のに有効である。
【００２４】以上述べたように本実施例によれば、各処
理後の状態で反りが発生しないようにできるため、常に
残留応力が無い状態にウェハを保てると同時に、リソグ
ラフィーにおいて常に反りが無い状態で処理が可能とな
り、パターン合わせの高精度化が可能となるという効果
が得られる。
理後の状態で反りが発生しないようにできるため、常に
残留応力が無い状態にウェハを保てると同時に、リソグ
ラフィーにおいて常に反りが無い状態で処理が可能とな
り、パターン合わせの高精度化が可能となるという効果
が得られる。
【００２５】図７は、本発明の代案変形例を示すブロッ
ク図である。この実施例では、ウェハの処理前の反り量
を計測する動作を省き、常に処理前の反り量はゼロであ
ると仮定して、処理に伴う応力発生のみを補償する。こ
うすることにより、保持機構の動作を予め定めておくこ
とができ、作業時間が短縮されるという効果がある。
ク図である。この実施例では、ウェハの処理前の反り量
を計測する動作を省き、常に処理前の反り量はゼロであ
ると仮定して、処理に伴う応力発生のみを補償する。こ
うすることにより、保持機構の動作を予め定めておくこ
とができ、作業時間が短縮されるという効果がある。
【００２６】図８はまた別の代案変形例を示すブロック
図である。この実施例では処理に伴う応力発生の補償よ
りも、処理中に発生する応力をゼロ付近に保つことを優
先して行う。このために処理条件テーブルからの情報は
用いず、処理前に発生している反り量を矯正して処理を
行う。こうすることにより、１０００℃以上の高温プロ
セスにおいても、処理中の内部応力の発生を抑え、結晶
転移欠陥の発生が無くなり、歩留りの向上ができるとい
う効果がある。
図である。この実施例では処理に伴う応力発生の補償よ
りも、処理中に発生する応力をゼロ付近に保つことを優
先して行う。このために処理条件テーブルからの情報は
用いず、処理前に発生している反り量を矯正して処理を
行う。こうすることにより、１０００℃以上の高温プロ
セスにおいても、処理中の内部応力の発生を抑え、結晶
転移欠陥の発生が無くなり、歩留りの向上ができるとい
う効果がある。
【００２７】
【発明の効果】本発明によれば、処理中から処理後の各
状態におけるウェハ内部応力及び反り量が適正な量に制
御でき、半導体素子の歩留り向上が実現できるという効
果がある。
状態におけるウェハ内部応力及び反り量が適正な量に制
御でき、半導体素子の歩留り向上が実現できるという効
果がある。
【図１】本発明による半導体の製造方法を示すブロック
図である。
図である。
【図２】半導体素子製造においての処理の流れの一例を
示す図である。
示す図である。
【図３】ウェハの反り量モニタにおけるウェハの保持状
態の一例を示す図である。
態の一例を示す図である。
【図４】本発明のウェハ保持機構の動作原理の説明図で
ある。
ある。
【図５】本発明の製造方法による多数工程の経過に伴う
ウェハの状態を示す説明である。
ウェハの状態を示す説明である。
【図６】ウェハに発生する応力を示す説明図である。
【図７】本発明の代案変形例を示すブロック図である。
【図８】本発明の代案変形例を示すブロック図である。
１…ウェハの反り量モニタ、２…ウェハ保持機構、３…
複数の処理工程、４…処理条件テーブル、５…反り量推
定器、６…判定器、７…反り量−保持力変換器、８…所
要印加応力の逐次推定機構、９…ウェハ投入サイクル、
１０…処理前反り量、１１…処理条件、１２…処理後反
り量推定値、１３…印加反り量、１４…保持位置・保持
力ベクトル、１５…スイッチ、１６…指令、２１…酸化
処理、２２…ＣＶＤ処理、２３…リソグラフィー処理、
２４…エッチング処理、２５…受入れ時のウェハ状態、
２６…酸化処理後のウェハ状態、２７…ＣＶＤ処理後の
ウェハ状態、２８…リソグラフィー処理後のウェハ状
態、２９…エッチング処理前のウェハ状態、３０…エッ
チング処理後のウェハ状態、３１…半導体ウェハ、３２
…保持位置、３３…下側保持ピン、３４…オリフラ、４
１…半導体ウェハ、４２…下側保持ピン、４３…上側保
持ピン、４４…側面保持ピン
複数の処理工程、４…処理条件テーブル、５…反り量推
定器、６…判定器、７…反り量−保持力変換器、８…所
要印加応力の逐次推定機構、９…ウェハ投入サイクル、
１０…処理前反り量、１１…処理条件、１２…処理後反
り量推定値、１３…印加反り量、１４…保持位置・保持
力ベクトル、１５…スイッチ、１６…指令、２１…酸化
処理、２２…ＣＶＤ処理、２３…リソグラフィー処理、
２４…エッチング処理、２５…受入れ時のウェハ状態、
２６…酸化処理後のウェハ状態、２７…ＣＶＤ処理後の
ウェハ状態、２８…リソグラフィー処理後のウェハ状
態、２９…エッチング処理前のウェハ状態、３０…エッ
チング処理後のウェハ状態、３１…半導体ウェハ、３２
…保持位置、３３…下側保持ピン、３４…オリフラ、４
１…半導体ウェハ、４２…下側保持ピン、４３…上側保
持ピン、４４…側面保持ピン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 晴夫 東京都小平市上水本町五丁目20番１号株式 会社日立製作所半導体事業部内 (72)発明者 中田 俊彦 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 中里 純 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内
Claims (10)
- 【請求項１】半導体ウエハを処理する複数の処理工程を
経て半導体装置を製造する方法であって、前記複数の処
理工程における所定の処理工程において、該所定の処理
工程で処理する前の前記半導体ウエハの反り量を測定
し、該測定した反り量と、予め求めた前記所定の処理工
程を行うことにより前記半導体ウエハに新たに生じる反
り量の予測値とに基づいて、前記所定の処理工程を経た
後の前記半導体ウエハの反り量が前記新たに生じる反り
量の予測値よりも小さくなるような前記半導体ウエハの
反り形状を求め、前記半導体ウエハを該反り形状に保持
した状態で前記所定の処理工程を行うことを特徴とする
半導体装置の製造方法。 - 【請求項２】半導体ウェハに対して熱処理、真空蒸着処
理等を複数回行うことにより上記ウェハ上に電子回路を
形成する半導体装置の製造方法において、複数処理工程
前にウェハの反り量を計測し、計測した反り量及び上記
複数の処理中のウェハ反らせ量に対して上記複数の処理
後のウェハに発生する反り量を予測し、該予測を種々の
反らせ量に対して行い、予測した処理後のウェハ反り量
が最小になる処理中のウェハ反らせ量を複数回の処理の
それぞれについて求め、該反らせ量を発生する位置及び
保持力でウェハを保持し、処理を行う半導体装置の製造
方法。 - 【請求項３】請求項１及び２記載の半導体装置の製造方
法において、計測した反り量と、処理中のウェハ反らせ
量と、処理中及び処理後の温度と、処理に伴う膜構造の
変化と、該膜構造各部の温度膨張係数とから処理後のウ
ェハ反り量を予測することを特徴とする半導体装置の製
造方法。 - 【請求項４】半導体ウェハに対して熱処理、真空蒸着処
理等を複数回行うことにより上記ウェハ上に電子回路を
形成する半導体装置の製造方法において、各処理前にウ
ェハの反り量を計測し、計測した反り量をもとに処理中
のウェハ反り量を最小にする位置及び保持力でウェハを
保持し、処理を行うことで回路構造の一層分を形成する
半導体装置の製造方法。 - 【請求項５】半導体ウェハに対して熱処理、真空蒸着処
理等を行うことによりウェハ上に電子回路を形成する半
導体装置の製造方法において、各処理に伴い該ウェハに
発生する反り量を推定し、該推定した反り量と等しい大
きさで逆向きの反り量を発生するためにウェハに印加す
べき外力を算出し、該外力を印加しつつウェハを保持固
定し、上記各処理を行うことを特徴とする半導体装置の
製造方法。 - 【請求項６】半導体ウェハに対して熱処理、真空蒸着処
理等を行うことによりウェハ上に電子回路を形成する半
導体装置の製造方法において、各処理ごとにウェハを保
持する保持点の位置を変えて処理を行うことを特徴とす
る半導体装置の製造方法。 - 【請求項７】半導体ウェハに対して熱処理、真空蒸着処
理等を行うことによりウェハ上に電子回路を形成する半
導体装置の製造方法において、各処理中において保持位
置もしくは保持力を変化させることにより応力の時間平
均化を図りながら処理を行うことを特徴とする半導体装
置の製造方法。 - 【請求項８】処理前の状態においてウェハに発生してい
る反りを計測するモニタ機構と、モニタした反り量及び
処理中のウェハ反らせ量及び処理条件を入力されて処理
後の反り量を自動算出する推定機構と、該ウェハ反らせ
量を発生するためにウェハに印加すべき外力を自動算出
する演算機構、又は、該外力を予め記憶したテーブルか
ら求める記憶機構と、該外力を印加する位置を調整可能
な保持機構と、上記演算機構が算出した外力を実現する
保持機構の位置を近似的に求める変換機構とを備えたこ
とを特徴とする半導体装置の製造装置。 - 【請求項９】処理条件を入力されて処理後の反り量を自
動算出する推定機構と、該反り量と逆向きの反り量を発
生するためにウェハに印加すべき外力を自動算出する演
算機構、又は、該外力を予め記憶したテーブルから求め
る記憶機構と、該外力を印加する位置を調整可能な保持
機構と、演算機構が算出した外力を実現する保持機構の
位置を近似的に定めるフィードバック機構とを備えたこ
とを特徴とする半導体装置の製造装置。 - 【請求項１０】成膜前形成部と成膜部との間に内部応力
が残らないことを特徴とする半導体装置の製造方法及び
こうして製造された半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28560695A JPH09129528A (ja) | 1995-11-02 | 1995-11-02 | 半導体装置の製造方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28560695A JPH09129528A (ja) | 1995-11-02 | 1995-11-02 | 半導体装置の製造方法及びその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09129528A true JPH09129528A (ja) | 1997-05-16 |
Family
ID=17693711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28560695A Pending JPH09129528A (ja) | 1995-11-02 | 1995-11-02 | 半導体装置の製造方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09129528A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008501119A (ja) * | 2004-05-28 | 2008-01-17 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 応力感応素子を有する半導体構造、および半導体構造内の応力を測定するための方法 |
| WO2011158535A1 (ja) * | 2010-06-16 | 2011-12-22 | 住友電気工業株式会社 | 複合基板の製造方法および複合基板 |
| JP2014140058A (ja) * | 2007-04-23 | 2014-07-31 | Kla-Tencor Corp | ウエハー上で実施される測定中のプロセスに関するダイナミック・サンプリング・スキームを生成または実施するための方法ならびにシステム |
| US20190341285A1 (en) * | 2018-05-07 | 2019-11-07 | Applied Materials, Inc. | Substrate deformation detection and correction |
| US10804221B2 (en) | 2018-09-14 | 2020-10-13 | Toshiba Memory Corporation | Substrate treatment apparatus, method of manufacturing semiconductor device and workpiece substrate |
-
1995
- 1995-11-02 JP JP28560695A patent/JPH09129528A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008501119A (ja) * | 2004-05-28 | 2008-01-17 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 応力感応素子を有する半導体構造、および半導体構造内の応力を測定するための方法 |
| JP2014140058A (ja) * | 2007-04-23 | 2014-07-31 | Kla-Tencor Corp | ウエハー上で実施される測定中のプロセスに関するダイナミック・サンプリング・スキームを生成または実施するための方法ならびにシステム |
| WO2011158535A1 (ja) * | 2010-06-16 | 2011-12-22 | 住友電気工業株式会社 | 複合基板の製造方法および複合基板 |
| US20190341285A1 (en) * | 2018-05-07 | 2019-11-07 | Applied Materials, Inc. | Substrate deformation detection and correction |
| WO2019217015A1 (en) * | 2018-05-07 | 2019-11-14 | Applied Materials, Inc. | Substrate deformation detection and correction |
| US10804125B2 (en) | 2018-05-07 | 2020-10-13 | Applied Materials, Inc. | Substrate deformation detection and correction |
| TWI710038B (zh) * | 2018-05-07 | 2020-11-11 | 美商應用材料股份有限公司 | 基板變形偵測和校正 |
| JP2021523565A (ja) * | 2018-05-07 | 2021-09-02 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 基板の変形の検出と修正 |
| US11417553B2 (en) | 2018-05-07 | 2022-08-16 | Applied Materials, Inc. | Substrate deformation detection and correction |
| US10804221B2 (en) | 2018-09-14 | 2020-10-13 | Toshiba Memory Corporation | Substrate treatment apparatus, method of manufacturing semiconductor device and workpiece substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5101243B2 (ja) | 基板処理装置，基板処理装置の制御方法，およびプログラム | |
| JP4699283B2 (ja) | 熱処理板の温度制御方法、プログラム及び熱処理板の温度制御装置 | |
| US7700376B2 (en) | Edge temperature compensation in thermal processing particularly useful for SOI wafers | |
| JP5274213B2 (ja) | 基板処理装置および半導体装置の製造方法、温度制御方法 | |
| US7906402B2 (en) | Compensation techniques for substrate heating processes | |
| US20150370245A1 (en) | Substrate processing apparatus, substrate processing method, semiconductor device manufacturing method, and control program | |
| JP2004134729A (ja) | 熱処理方法及び熱処理装置 | |
| CN100508110C (zh) | 热处理设备校准方法 | |
| JP6049394B2 (ja) | 基板処理システム及び基板の搬送制御方法 | |
| US9633841B2 (en) | Methods for depositing amorphous silicon | |
| KR102111210B1 (ko) | 반도체 장치의 제조 방법, 기판 처리 장치 및 기록매체 | |
| JPH09129528A (ja) | 半導体装置の製造方法及びその装置 | |
| TW200414316A (en) | Thermal processing apparatus and thermal processing method | |
| JP2006222354A (ja) | 熱処理板の温度設定方法，熱処理板の温度設定装置，プログラム及びプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| CN111511959B (zh) | 具有主动温度控制的沉积处理系统及相关方法 | |
| JP4664233B2 (ja) | 熱処理板の温度設定方法，プログラム，プログラムを記録したコンピュータ読み取り可能な記録媒体及び熱処理板の温度設定装置 | |
| JP4262908B2 (ja) | 熱処理装置及び熱処理方法 | |
| JPH06132231A (ja) | Ｃｖｄ装置 | |
| JP3222532B2 (ja) | 基板処理装置 | |
| US6605319B1 (en) | Use of integrated polygen deposition and RTP for microelectromechanical systems | |
| US7715952B2 (en) | Temperature setting of thermal processing plate using zernike coefficients | |
| JP4684650B2 (ja) | 薄層を形成する方法、犠牲酸化によって厚みを補正するステップを含む方法、及び関連する機械 | |
| US6908774B2 (en) | Method and apparatus for adjusting the thickness of a thin layer of semiconductor material | |
| JP3901958B2 (ja) | 熱処理装置設定温度の作成方法、および熱処理方法 | |
| KR20200141525A (ko) | 기판 변형 검출 및 보정 |