KR20200141525A - 기판 변형 검출 및 보정 - Google Patents

기판 변형 검출 및 보정 Download PDF

Info

Publication number
KR20200141525A
KR20200141525A KR1020207035052A KR20207035052A KR20200141525A KR 20200141525 A KR20200141525 A KR 20200141525A KR 1020207035052 A KR1020207035052 A KR 1020207035052A KR 20207035052 A KR20207035052 A KR 20207035052A KR 20200141525 A KR20200141525 A KR 20200141525A
Authority
KR
South Korea
Prior art keywords
substrate
process chamber
substrate processing
warpage
processing program
Prior art date
Application number
KR1020207035052A
Other languages
English (en)
Inventor
밀린드 가드레
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20200141525A publication Critical patent/KR20200141525A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/32174Circuits specially adapted for controlling the RF discharge
    • H01J37/32183Matching circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32917Plasma diagnostics
    • H01J37/32926Software, data control or modelling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32917Plasma diagnostics
    • H01J37/3299Feedback systems
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67288Monitoring of warpage, curvature, damage, defects or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332Coating
    • H01J2237/3321CVD [Chemical Vapor Deposition]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/335Cleaning

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

인입 기판 변형을 검출 및 보정하기 위한 방법 및 장치가 개시된다. 기판들이 제1 프로세스 챔버에 포지셔닝되고, 여기서, 기판 휨의 존재 및 타입이 검출된다. 기판 휨의 검출, 및 기판이 압축 휨을 갖는지 또는 인장 휨을 갖는지에 대한 결정에 기반하여, 실행을 위한 기판 프로세싱 프로그램이 선택된다. 기판 프로세싱 프로그램은, 기판의 추가적인 프로세싱 전에 또는 기판의 추가적인 프로세싱 동안 휨을 보정하거나 또는 완화하기 위해 제1 프로세스 챔버에서 또는 제2 프로세스 챔버에서 실행될 수 있다.

Description

기판 변형 검출 및 보정
[0001] 본 개시내용의 실시예들은 일반적으로, 기판들의 제조에 사용되는 프로세스 챔버들에 관한 것으로, 더욱 구체적으로는, 프로세스 챔버들에서 기판 변형 검출 및 보정(correction)을 위한 방법들 및 장치에 관한 것이다.
[0002] 변형된 프로파일 또는 평평한 프로파일을 갖는 기판들이 공급업체로부터 수용될 수 있다. 일부 예들에서, 다양한 프로세싱 동작들에 후속하여, 기판은, 휘어짐(bowing)을 포함하여, 변형되거나 또는 추가로 변형될 수 있다. 변형은 프로세싱 정밀도를 감소시키고, 손상된 기판들을 초래할 수 있다. 이 휘어짐을 감소시키거나 또는 제거하기 위해 인입 기판들이 프로세싱될 수 있다. 그러나, 이들 프로세스들은 흔히, 변형을 과잉보정하거나 또는 과소-보정하여서, 휘어짐 이슈를 적합하게 해결하지 않게 된다.
[0003] 따라서, 인입 기판 변형을 검출 및 보정할 수 있을 필요가 있다.
[0004] 본 개시내용은 일반적으로, 인입 기판 변형을 검출 및 보정하는 것에 관한 것이다. 일 예에서, 기판 프로세싱을 위한 방법은, 기판이 제1 프로세스 챔버에 포지셔닝되어 있는 동안 제1 프로세스 챔버에서 플라즈마를 생성하는 단계; 및 제1 프로세스 챔버에 있는 복수의 센서들에 기반하여 기판의 핑거프린트(fingerprint)를 생성하는 단계를 포함한다. 방법은, 기판이 변형되어 있는지를 결정하기 위해 복수의 저장된 핑거프린트 모델들과 핑거프린트를 비교하는 단계; 및 기판이 변형되어 있다는 결정에 기반하여, 기판 변형을 보정(correct)하기 위해 기판에 대한 기판 프로세싱 프로그램을 선택하는 단계를 더 포함할 수 있다. 다른 예에서, 기판 프로세싱을 위한 방법은, 제1 프로세스 챔버에 포지셔닝된 기판의 핑거프린트를 생성하는 단계; 복수의 저장된 핑거프린트 모델들과 핑거프린트를 비교하는 단계 ―각각의 핑거프린트 모델은 압축 휨(compressive bow) 또는 인장 휨(tensile bow)과 연관됨―; 및 비교하는 단계에 기반하여, 기판에 대한 기판 프로세싱 프로그램을 선택하는 단계를 포함한다.
[0005] 다른 예들에서, 컴퓨터-판독가능 저장 매체는, 시스템으로 하여금, 제1 프로세스 챔버에서 플라즈마를 생성하게 하며 ―기판이 제1 프로세스 챔버에 포지셔닝됨―; 그리고 제1 프로세스 챔버에 있는 복수의 센서들에 기반하여 기판의 핑거프린트를 생성하게 하는 명령들을 실행하도록 구성되고, 복수의 센서들은 저-주파수 또는 고-주파수 반사 전력을 검출하도록 구성된다. 시스템은 추가로, 기판이 변형되어 있는지를 결정하기 위해 복수의 저장된 핑거프린트 모델들과 핑거프린트를 비교하도록; 그리고 기판이 변형되어 있다는 결정에 기반하여, 기판 변형을 보정하기 위해 기판에 대한 기판 프로세싱 프로그램을 선택하도록 구성될 수 있다.
[0006] 본 개시내용의 위에서 언급된 특징들이 상세히 이해될 수 있는 방식으로, 위에서 간략히 요약된 본 개시내용의 더욱 상세한 설명이 실시예들을 참조함으로써 이루어질 수 있으며, 이 실시예들 중 일부는 첨부된 도면들에서 예시된다. 그러나, 첨부된 도면들이 예시적인 실시예들만을 예시하며, 그러므로 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 동일하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0007] 도 1a 및 도 1b는 본 개시내용의 실시예들에 따라 검출가능한 기판 변형을 예시한다.
[0008] 도 2는 본 개시내용의 실시예들에 따른, 인입 기판 변형을 검출 및 보정하기 위한 시스템의 부분 개략도이다.
[0009] 도 3은 본 개시내용의 실시예들에 따른, 제1 프로세스 챔버에서 복수의 저-주파수(LF; low-frequency) 굴절을 분석하고 복수의 LF 굴절을 분류하는 방법이다.
[0010] 도 4는 본 개시내용의 실시예들에 따른, 인장 휨 및 압축 휨 둘 모두를 갖는 복수의 기판들에 대한 시간의 경과에 따른 제1 프로세스 챔버 출력 전력 백분율의 그래프이다.
[0011] 도 5는 본 개시내용의 실시예들에 따른, 복수의 기판들에 대해 반사된 피크 저-주파수 전력의 그래프이다.
[0012] 도 6은 본 개시내용의 실시예들에 따른, 인입 기판 변형을 검출하는 방법이다.
[0013] 본 개시내용은 인입 기판 변형(휘어짐)을 검출 및 보정하는 것에 관한 것이다. 반도체 및 솔리드-스테이트 메모리 디바이스들을 포함하는 전자장치(electronics)의 제조에 사용되는 기판들은 복수의 프로세싱 동작들을 겪는다. 기판 제조 벤더로부터 또는 내부 벤더 또는 상류 동작으로부터 수용되는 기판들은 평평한 상태로 수용될 수 있다. 그러나, 일부 예들에서, 기판들이 상류 동작들 동안 변형되어서, 검사를 포함하는 하류 동작들에서 기판들의 폐기(scrapping) 및/또는 불량한 품질의 디바이스들로 이어질 수 있다. 휘어짐을 포함하는 이러한 변형은, 휘어진(bowed) 기판들을 기판 지지 페데스탈들 상에 안착시키는 난제들에 기인하여 손상 또는 폐기로 이어질 수 있다. 기판들이 페데스탈들 상에 적절하게 안착되지 않으면, 재료 증착 및 패터닝을 포함하여, 기판의 후속적인 프로세싱은 난제일 수 있다. 이는 특히, ALD(atomic layer deposition), CVD(chemical vapor deposition) 및 PVD(physical vapor deposition) 시스템들 뿐만 아니라, 얇은 금속성, 유전체 또는 조합 층들을 형성하도록 설계된 다른 시스템들(플라즈마를 사용하는 시스템들을 포함함)에 해당할 수 있다.
[0014] 예컨대, 기판이 지지 표면에 대해 평평하지 않도록 기판이 기판 지지 페데스탈(또는 다른 지지부) 상에 포지셔닝되면, 후면 결함들이 발생할 수 있고, 이는 감소된 기판 품질을 유발할 수 있으며 추가적인 프로세싱 동작들에 악영향을 미칠 수 있다. 예컨대, 기판과 기판 지지부 사이에 갭 또는 갭들이 있으면, 오염물질이 기판의 바닥 상에 형성될 수 있다. 이 오염물질은, 기판이 제조 시스템의 챔버들 사이에서 이동됨에 따라 이 챔버들 사이에서 그리고 이 챔버들 간에 확산될 수 있다. 인입 기판 휨이 보정될 수 있지만, 상이한 타입들 및 정도(degree)들의 휘어짐을 갖는 기판들은 보정 조치(corrective measure)들에 대해 상이하게 반응할 수 있다. 종래의 프로세싱 방법들은, 결함의 존재, 타입 또는 정도에 관계없이, 모든 인입 기판들에 단일 보정 방식을 적용한다. 휘어짐의 정도는 미크론 또는 나노미터와 같은 높이 단위로 측정될 수 있다. 휘어짐의 정도는 휨의 타입에 따라 포지티브(positive) 또는 네거티브(negative)일 수 있다.
[0015] 도 1a 및 도 1b는 본원에서 논의되는 시스템들 및 방법들에 의해 검출가능한 기판 변형을 예시한다. 도 1a 및 도 1b에 도시된 바와 같이, 기판 변형은 도 1a에 도시된 압축 휘어짐이든 또는 도 1b에 도시된 인장 휘어짐이든 휘어짐의 형상을 취할 수 있다. 도 1a의 압축 휘어짐에서는, 기판(102)의 바닥 중심 표면(104)이 챔버의 기판 지지 페데스탈(106)과 접촉한다. 그러나, 기판(102)의 에지들(108)은 기판 지지 페데스탈(106)로부터 멀어져 위로 지향되고, 기판 지지 페데스탈(106)과는 접촉하지 않는다. 이는 기판(102)의 이송 및 취급이 난제가 되게 할 수 있고, 박막 증착 동안 문제들을 유발할 수 있다. 반대로, 도 1b에 도시된 인장 휘어짐은 기판 지지 페데스탈(106)과 접촉하지 않는, 기판(110)의 바닥 중심 표면(114)을 야기한다. 오히려, 기판(110)의 에지들(112)이 기판 지지 페데스탈(106)과 접촉한다. 부가적으로, 기판 휘어짐에 기인하여, 공동(116)이 기판(110)의 바닥 중심 표면(114) 아래에 형성된다.
[0016] 본원에서 논의되는 시스템들 및 방법들은 제1 프로세스 챔버를 이용할 수 있고, 이러한 제1 프로세스 챔버는 선택적으로, 제2 프로세스 챔버 및/또는 부가적인 프로세스 챔버들에 커플링된다. 프로세스 챔버들은, 자신에게 인가되는 전압을 가질 수 있는 기판 지지 페데스탈을 가지며, 내부에서 플라즈마를 생성하도록 구성된다. 제1 프로세스 챔버에서 플라즈마를 생성하기 위해 사용되는 전력량은 아래에서 논의되는 바와 같이 모니터링된다. 이 전력 모니터링은, 기판 휨의 존재, 타입 및 정도를 결정하기 위해 사용된다. 이 결정은 핑거프린트로 지칭될 수 있는, 제1 프로세스 챔버에서 플라즈마를 생성하기 위해 사용된 전력의 그래프를, 하나 이상의 제1 프로세스 챔버들에 걸친 복수의 기판들에 대한 핑거프린트 생성 및 분석의 이력에 기반한 복수의 모델들과 비교함으로써 이루어진다. 모델들은 기판 변형 및 변형의 보정에 관한 복수의 이력 데이터로부터 생성된다. 일 예에서, 모델들은 실험적으로 결정되고, 추후 참조를 위해 데이터베이스에 저장된다. 본원에서 논의되는 시스템들 및 방법들을 사용하여 부가적인 기판들이 프로세싱됨에 따라, 모델들은 동적으로 업데이트된다. 압축 및 인장 휘어짐 각각에 대한 핑거프린트들은 모델들에 기반한 핑거프린트들의 특성화에 기여하는 상이한 특성들과 연관된다. 모델들은 적어도 압축 및 인장 휘어짐 타입들에 관한 것이며, 일부 예들에서, 일부 또는 모든 모델들은 추가로, 각각의 타입 내에서의 휘어짐의 정도에 관한 것일 수 있다. 각각의 모델은 휨을 보정하도록 구성되는 적어도 하나의 기판 프로세싱 프로그램과 연관될 수 있는데, 예컨대, 이러한 적어도 하나의 기판 프로세싱 프로그램에 링크될 수 있다. 이 비교에 기반하여, 기판 휨을 보정하거나 또는 완화하기 위해 기판 프로세싱 프로그램이 선택 및 실행된다. 그러한 예에서, 기판이 증착 또는 에칭 프로세스와 같은 프로세싱을 겪으면서, 휘어짐이 감소된다. 그러한 프로세싱은 프로세싱 균일성을 개선시킨다.
[0017] 본원에서 논의되는 방법들은 (1) 기판이 휘어질 때, (2) 인장 또는 압축일 수 있는, 기판 휨의 타입, 및 (3) 휨의 정도를 결정하는 단계를 포함한다. 이들 결정들 중 하나 이상에 기반하여, 기판 프로세싱 프로그램이 선택되며, 휨이 측정되는 제1 프로세스 챔버에서 휨이 보정될 수 있다. 제1 프로세스 챔버는, 다른 챔버들 중에서 CVD, PVD 또는 PE-CVD 프로세스 챔버와 같은 제2 프로세스 챔버에 커플링될 수 있다. 이송 챔버가 챔버들 사이에서 그리고 챔버들 간에 기판을 이송하기 위해 사용될 수 있다. 대안적으로, 기판 휨은 제2 프로세스 챔버에서 보정될 수 있다.
[0018] 다른 예들과 조합될 수 있는 일 예에서, 순방향 및 반사 전력을 포함하는 전력 측정들이 제1 프로세스 챔버의 동작 동안 획득된다. 순방향 전력은, 예컨대 RF 전력원으로부터 제1 프로세스 챔버에 있는 엘리먼트들(예컨대, 기판 지지 페데스탈)에 공급되는 전력이다. 반사 전력은, 다른 것들 중에서 저항성 및 용량성 손실들에 기인한 손실들을 포함하여, 플라즈마 유지보수 동안 손실되는 전력이다. 따라서, 순방향 전력과 반사 전력 사이의 차이가 부하에 전달되는 전력이다. 본원에서 논의되는 저주파수 또는 고주파수 전력에 대한 것일 수 있는 반사 전력 판독들이 핑거프린트들을 생성하기 위해 이용되고, 이 핑거프린트들은 모델들을 생성하기 위해 사용된다. 이들 모델들은 휨 보정을 가능하게 하는 기판 프로세싱 프로그램들과 연관된다. 압축 휘어짐과 인장 휘어짐 사이에서 생성된, 핑거프린트들의 차이들이 모델들을 생성하기 위해 사용된다. 모델들은, 기판의 식별된 휨을 보정하기 위해 어느 기판 프로세싱 프로그램이 선택되어야 하는지를 표시한다.
[0019] 본원에서 논의되는 방법들에서, 제1 프로세스 챔버에 포지셔닝된 각각의 기판이 반사 전력에 대해 모니터링된다. 휨을 보정하기 위한 기판 프로세싱 프로그램(예컨대, 모델)을 선택하기 위하여 휘어짐의 존재, 타입 그리고 일부 예들에서 규모(extent)를 결정하기 위해, 각각의 기판에 의한 전력의 반사의 모니터링에 의해 생성된 핑거프린트가 모델들과 비교되는데, 그 이유는 모델들이 기판 프로세싱 프로그램들과 연관되기 때문이다. 일부 실시예들에서, 기판 프로세싱 프로그램은 휨을 보정하기 위해 제1 프로세스 챔버에서 실행되고, 이는 프로세싱 비용들을 아낄 수 있는데, 그 이유는 제1 프로세스 챔버로부터 제2 프로세스 챔버 안으로의 적어도 압축식으로 휘어진(compressively bowed) 기판들의 이송(로봇 핸들링)이 손상된 기판들을 야기할 수 있기 때문이다. 대안적인 실시예들에서, 기판 프로세싱 프로그램은, 제1 프로세스 챔버 대신에, 휨을 보정하기 위한 프로세스 챔버에서 실행된다.
[0020] 각각의 기판 프로세싱 프로그램은 하나 이상의 변수들과 연관된다. 변수들은, 적절한 대로, 기판 지지 페데스탈에 인가되는 정전 전압, 플라즈마를 형성하기 위해 사용되는 전력 레벨 및 주파수, 가스 혼합물, 각각의 가스 또는 가스 혼합물 내의 가스들의 조합에 대한 가스 유량, 압력, 전압의 인가와 연관된 시간 또는 복수의 시간들, 및 다른 파라미터들을 포함할 수 있다. 각각의 기판 프로세싱 프로그램과 연관된 프로세스 파라미터들의 타입들 및 프로세스 파라미터들의 범위들은, 이전에 프로세싱된 기판들로부터의 데이터를 사용하여 실험적으로 결정될 수 있다. 그러한 데이터는 데이터베이스에 저장될 수 있으며, 이 데이터베이스에서, 예시적인 또는 사례적인 핑거프린트들이 프로세스 프로그램들과 연관된다. 본원의 예들에 따라, 이들 타입들 및 범위들의 프로세스 파라미터들은 기판 변형에 대한, 프로세싱된 기판들로부터의 데이터를 사용하여 동적으로 업데이트될 수 있다. 인입 기판들로서 설명되는, 본원에서 논의되는 기판들은 상부에 형성된 하나 이상의 층들을 가질 수 있다. 층들은 테트라에틸 오르토실리케이트(TEOS) 및 이의 옥사이드 층들에 의해 형성된 실리콘 뿐만 아니라, 실리콘 나이트라이드와 같은 나이트라이드 층들, 또는 교번하는 옥사이드-나이트라이드 층들의 스택들을 포함할 수 있다.
[0021] 도 2는 인입 기판 변형을 검출 및 보정하기 위한 시스템(200)의 부분 개략도이다. 시스템(200)은 제1 프로세스 챔버(206) 및 선택적인 제2 프로세스 챔버(208)를 포함한다. 제1 프로세스 챔버(206) 및 제2 프로세스 챔버(208)는, 플라즈마를 형성 및 지속시키기 위해, 그리고 기판 상에 박막 금속성 층, 유전체 층 및 복합 층을 증착하기 위해 그리고/또는 기판을 패터닝하기 위해 사용될 수 있다. 일 예에서, 시스템(200)은 기판 스테이징(staging) 장치(202), 예컨대, 기판 카세트들을 수용하기 위한 프론트 엔드, 그리고 기판 스테이징 장치(202)에 커플링된 기판 이송 장치(204)를 포함한다. 기판 이송 장치(204)는, 기판들을 하나씩 또는 배치(batch)들로 제1 프로세스 챔버(206) 안으로 이동시키도록 구성된다. 제1 프로세스 챔버(206)는 하나 이상의 임피던스-매칭 회로들(219)(이들의 조합은 "자동 매칭"으로 지칭될 수 있음)에 커플링된 복수의 센서들(210)을 포함한다. 복수의 센서들(210)은, 플라즈마가 제1 프로세스 챔버(206)에서 생성될 때 저-주파수 또는 고-주파수 반사 전력을 검출하도록 구성될 수 있다. 제2 프로세스 챔버(208)는 유사하게 장착될 수 있다.
[0022] 제1 프로세스 챔버(206)는 기판 이송 장치(204)로부터 기판들을 수용하도록 구성된다. 실시예에서, 기판 이송 장치(204)로부터 수용된 기판들은 이전 동작들을 통과했다. 이전 동작들은, SixOy 및 SixNy의 층들을 포함하여, 기판 표면 상에 하나 이상의 층들을 형성하는 증착 프로세스들을 포함할 수 있다. 일부 예들에서, 하나 이상의 층들은 이전 동작들에서 패터닝되었을 수 있다. 제1 프로세스 챔버(206)에 의해 수용된 인입 기판들은 0.1 미크론 내지 10 미크론의 두께 또는 다른 두께들로 증착된 층들을 포함할 수 있다. 본원에서 논의되는 방법들은, 기판 상의 층들 또는 층들의 스택들의 구조 및 기능에 악영향을 미치지 않고, 그러한 기판들 상의 휨을 완화한다.
[0023] 다른 실시예들과 조합될 수 있는 실시예에서, 제1 프로세스 챔버(206)는, 기판을 가열하는 것, 기판에서 휘어짐의 존재 및 타입을 검출하는 것 중 하나 이상을 수행하도록 구성되며, 일부 구성들에서, 기판 상에 층을 형성하거나 또는 기판 상의 층을 제거하도록 구성될 수 있다. 일 예에서, 제1 프로세스 챔버(206)는 내부에 용량-결합 플라즈마(capacitively-coupled plasma)를 생성하도록 구성된다. 이 예에서, 제1 프로세스 챔버(206)는 하나 이상의 전극들(222)(2 개가 도시됨), 가스 매니폴드(218), 및 제1 프로세스 챔버(206)의 벽들에 또는 기판 지지부(220)에 포지셔닝된 복수의 열전대들을 포함한다. 전극들(222)은 전체적으로 또는 부분적으로 기판 지지부(220) 내에 임베딩되거나, 또는 기판 지지부(220)에 커플링되거나, 또는 둘 모두일 수 있다. 가스 매니폴드(218)는 제1 프로세스 챔버(206) 안으로의 복수의 이온화가능 가스들의 분배를 가능하게 한다. 그러한 가스들은 아르곤(Ar), 헬륨(He), 크립톤(Kr), 제논(Xe), 또는 플라즈마를 형성할 수 있는 다른 가스들 또는 가스들의 조합들을 포함한다.
[0024] 하나 이상의 RF 전력 생성 장치들(214)이 제1 프로세스 챔버(206) 및 제2 프로세스 챔버(208)에 커플링되고, 챔버들(206 및 208)에서 플라즈마를 생성하기 위해 전력을 인가하도록 구성된다. 2 개의 RF 전력 생성 장치들(214)이 예시되지만, 제1 프로세스 챔버(206) 및 제2 프로세스 챔버(208) 각각은 RF 전력 생성 장치들(214)을 공유할 수 있는 것으로 고려된다. 하나 이상의 RF 전력 생성 장치들(214)은, 아르곤(Ar), 헬륨(He), 크립톤(Kr) 또는 제논(Xe)과 같은 하나 이상의 가스들이 제1 프로세스 챔버(206) 및/또는 제2 프로세스 챔버(208)에 존재할 때, 제1 프로세스 챔버(206) 및/또는 제2 프로세스 챔버(208) 내에서의 플라즈마의 형성을 가능하게 한다.
[0025] 제어기(224)는 기판 스테이징 장치(202), 기판 이송 장치(204), 제1 프로세스 챔버(206) 및 제2 프로세스 챔버(208)에 커플링된다. 복수의 기판 프로세싱 프로그램들이 비-일시적인 메모리(216)에 저장되고, 제어기(224)에 의해 액세스가능하며, 이 제어기(224)는 복수의 기판 프로세싱 프로그램들을 실행하도록 구성된다. 각각의 기판 프로세싱 프로그램은 기판 휨을 완화하기 위해 제1 프로세스 챔버(206) 또는 제2 프로세스 챔버(208) 내의 조건들의 하나 이상의 특성들을 조정하도록 구성된다. 제어기(224)는 시스템(200)의 하나 이상의 애플리케이션들/프로그램들과 연관된 명령들을 실행하도록 구성될 수 있다.
[0026] 제1 프로세스 챔버(206)에 커플링되거나 또는 배치된 복수의 센서들(210)은 인입 기판들이 휨을 갖는지를 결정하기 위해 이용된다. 복수의 센서들(210)은 추가로, 아래에서 논의되는 바와 같이, 휨이 존재하면 이 휨이 압축 휨인지 또는 인장 휨인지를 결정하기 위해 사용된다. 후속하여, 인입 기판의 휨의 존재 및 타입에 기반하여, 결정된 휨을 보정하기 위한 기판 프로세싱 프로그램을 선택하기 위해, 비-일시적인 메모리(216)에 저장된 복수의 로직(비-일시적인 컴퓨터-판독가능 매체)이 실행된다. 각각의 기판 프로세싱 프로그램은 제1 프로세스 챔버(206) 또는 제2 프로세스 챔버(208) 중 어느 하나 또는 둘 모두에서 기판 프로세싱, 예컨대, 필름 형성, 패터닝, 세정 등과 연관될 수 있다. 저장된 기판 프로세싱 프로그램들 각각은 휘어짐의 타입(압축 또는 인장)과 연관된다. 일부 예들에서, 적어도 일부 기판 프로세싱 프로그램들은 추가로, 휘어짐의 정도와 연관될 수 있다. 휘어짐의 정도는 포지티브 또는 네거티브로서, 그리고/또는 숫자 값 또는 값들의 범위로서 정의될 수 있다.
[0027] 일 예에서, 센서들(210)에 의해 검출된 휘어짐의 타입 또는 정도 중 하나 이상에 기반하여 기판 프로세싱 프로그램이 선택된다. 선택된 프로그램은, 제1 프로세스 챔버(206)의 기판 지지부(220)(예컨대, 이 기판 지지부(220)의 정전 척) 및/또는 제2 프로세스 챔버(208)의 기판 지지 페데스탈(226)에 인가되는 전압을 통해 휨을 완화하도록 기판을 프로세싱하기 위해 제어기(224)에 의해 실행된다. 예컨대, 미리 결정된 양의 전압이, 기판이 포지셔닝된 정전 척에 인가될 수 있다. 선택된 프로그램에 따른 미리 결정된 전압의 인가는, 과도한 응력의 적용 없이, 기판의 휨을 감소시키거나 또는 제거한다(그렇지 않으면, 맞춤형 프로그램 선택이 이용되지 않을 때 기판의 휨이 발생할 수 있음). 전압 이외의 다른 프로세싱 파라미터들이 또한, 기판 휨을 보정하기 위해 이용될 수 있다. 게다가, 프로세싱 프로그램은 또한, 제1 프로세스 챔버(206) 또는 제2 프로세스 챔버(208)에서의 플라즈마의 형성을 지시할 수 있다.
[0028] 도 3은 제1 프로세스 챔버에서 복수의 저-주파수(LF; low-frequency) 반사를 분석하고 복수의 LF 반사를 분류하는 방법(300)이다. 본원에서 논의되는 저주파수 전력은 약 500 kHz 미만의 전력을 지칭하고, 본원에서 논의되는 고주파수 전력은 약 13.56 MHz 이상이다. 방법(300)에서, 동작(302)에서, 하나 이상의 기판들이 제1 프로세스 챔버 안으로 하나씩 로딩된다. 선택적으로, 제1 프로세스 챔버는, 내부에 진공을 유지하면서, 200 ℃ 내지 500 ℃ 범위 내의 온도 내에서 하나 이상의 기판들을 제어하도록 구성된다. 선택적인 가열은 기판의 프로세싱, 기판이 프로세싱되는 프로세스 조건들의 모방, 및 기판 휨의 감소 중 하나 이상을 가능하게 한다. 동작(302)에서의 기판 수용에 후속하여, 동작(304)에서, 용량성 플라즈마가 제1 프로세스 챔버에서 생성된다. 일 예에서, 플라즈마는, 동작(304)에서, 약 1 Torr 내지 약 20 Torr의 압력에서 아르곤(Ar), 헬륨(He), 크립톤(Kr) 또는 제논(Xe) 또는 다른 가스를 유동시키면서 약 500 kHz의 전류를 제1 프로세스 챔버에 인가함으로써 생성된다.
[0029] 동작(306)에서, 생성된 플라즈마의 반사 전력량이 측정된다. 프로세싱되고 있는 대응하는 기판의 핑거프린트를 생성하기 위해 그래프가 생성된다. 생성된 그래프는 핑거프린트로 지칭될 수 있는데, 그 이유는 그래프가 기판의 변형 타입 및 정도에 기반한, 챔버 내의 플라즈마에 대한 기판의 고유 반응과 연관되기 때문이다. 일 예에서, 핑거프린트는 시간에 대한 (총 출력 전력 중) 반사 전력 백분율의 그래프이다. 시간에 대한 가열 온도 또는 히터 출력 백분율을 포함하는 다른 핑거프린트들이 또한 고려되며, 본원의 다양한 예들 및 예들의 조합들에 따라, 반사 전력 백분율의 그래프와 조합하여 또는 단독으로 사용될 수 있다. 반사 전력은, 자동 매칭 센서, 다른 센서, 또는 그러한 측정들을 위해 장착된 임피던스 매칭 하드웨어를 사용하여 측정된다.
[0030] 동작(308)에서는, 동작(306)에서 생성된 그래프, 예컨대, 핑거프린트가 분석된다. 분석은, (1) 휨이 존재한다는 것 그리고 (2) 휨이 압축 휨인지 또는 인장 휨인지를 표시하는, 핑거프린트의 복수의 특성들을 결정하기 위해 사용된다. 이 분석은, 동작(310)에서, 압축 지정(designation) 또는 인장 지정과, 복수의 핑거프린트 특성들 및 특성들의 조합들 사이의 연관을 생성하기 위해 사용된다. 동작(308)에서의 분석은, 기판의 휨 특성들과 핑거프린트 특성들 사이의 연관들을 생성하기 위해 동작(310)에서 사용된다. 일 예에서, 동작(310)은 모델링 동작이다. 각각의 모델은 휘어짐의 타입(압축 휨 또는 인장 휨)과 연관되며, 일부 실시예들에서, 추가로, 휘어짐의 정도와 연관된다. 달리 말하면, 동작(310)은 특정 핑거프린트를 갖는 기판의 휨에 대응한다. 따라서, 추후-프로세싱되는 기판들의 개개의 핑거프린트에 기반하여, 추후-프로세싱되는 기판들의 휨들이 식별될 수 있다.
[0031] 동작(312)에서, 기판의 휨 특성들과 핑거프린트 특성들 사이의, 동작(310)에서 생성된 연관들은, 기판 프로세싱 프로그램들에 링크된다. 그러한 연관들은 실험적으로 결정될 수 있다. 이들 링크된 연관들은 추후 참조를 위해 저장된다. 기판 프로세싱 프로그램들 및 연관들은 예컨대 비-일시적인 메모리에 저장된다. 기판 프로세싱 프로그램들과 모델들의 연관은 기판 휨의 보정을 가능하게 한다. 예컨대, 각각의 기판 프로세싱 프로그램은 인식된 모델 또는 핑거프린트에 기반하여 특정 타입 및 정도의 휨을 보정하기 위한 프로세스 레시피(뿐만 아니라 다른 프로세싱 세부사항들)를 포함할 수 있다. 따라서, 기판 모델들 및/또는 핑거프린트들이 식별될 때, 기판의 휨이 식별될 수 있으며, 대응하는 기판 프로세싱 프로그램의 실행을 통해 완화될 수 있다.
[0032] 방법(300)의 동작(314)에서, 코팅 균일성 데이터 또는 기판 손상/폐기(scrap) 데이터를 포함하여, 복수의 검사 파라미터들이 하류 동작들로부터 수신된다. 정보는 동작(314)에서 수신되고 메모리에 저장된다. 다른 실시예들과 조합될 수 있는 실시예에서, 동작(314)에서 수신된, 하류 동작들로부터의 정보는, 프로세싱을 개선시키기 위하여, 동작(310)에서 생성된 연관들 및/또는 프로세싱 프로그램들을 수정하기 위해 이용될 수 있다. 본원의 다른 예들과 조합될 수 있는 다른 예들에서, 동작(314)에서 수신된, 하류 동작들로부터의 정보는, 동작(312)에서 생성된, 휨 타입들 및/또는 휨 규모들과 기판 프로세싱의 연관들을 수정하기 위해 이용될 수 있다. 따라서, 휨 보정의 정도 및 규모는, 프로세스 성능을 개선시키기 위해 지속적으로 개량될(refined) 수 있다.
[0033] 본원에서 논의되는 복수의 기판 프로세싱 프로그램들의 각각의 기판 프로세싱 프로그램은 기판 지지 페데스탈 또는 다른 기판 지지부에 공급될 전압에 대한 프로세스 레시피 또는 명령들을 포함한다. 선택된 프로세싱 프로그램은 또한, 휨 보정을 겪는 동안 기판의 프로세싱을 용이하게 하기 위하여, 가스 또는 가스 혼합물 조성(composition), 가스 유량의 레이트, 프로세싱 시간, 온도, 및 프로세스 챔버의 압력과 같은 다른 파라미터들을 포함할 수 있다. 일부 예들에서, 기판 프로세싱 프로그램들은 제1 프로세스 챔버로부터 제2 프로세스 챔버 안으로의 기판들의 이송과 연관된 파라미터들을 더 포함한다.
[0034] 도 4는 인장 휨 및 압축 휨 둘 모두를 갖는 복수의 기판들에 대한 시간의 경과에 따른 제1 프로세스 챔버 출력 전력 백분율의 그래프이다. 도 4는 압축 휨 및 인장 휨 둘 모두에 대한 복수의 기판 데이터를 도시한다. 곡선들의 특성들은, 압축 휨들과 연관된 핑거프린트 및 인장 휨들과 연관된 핑거프린트를 생성하기 위해 본원에서 논의되는 바와 같이 분석된다. 곡선들의 특성들은 휘어짐의 타입 및 정도와 연관될 수 있다. 도 4에 도시된 각각의 핑거프린트는 방법(300)에 의해 생성되고, 동작(308)에서, 곡선 아래의 면적(area under the curve), 다양한 시간 기간들의 경과에 따라 측정된 기울기, 피크, 기울기의 변화 및 다른 특성들을 포함하는 복수의 특성들에 대해 분석된다. 그러한 분석은 기판 휨의 결정 및 보정을 가능하게 한다.
[0035] 도 5는 약 3 미크론 필름이 기판의 표면 상에 증착된 복수의 기판들에 대해 반사된 피크 저-주파수 전력의 그래프이다. 도 5의 피크 전력 축은 얼마나 많은 전력이 제1 프로세스 챔버 내의 플라즈마로부터 반사되는지를 도시한다. 플라즈마 유지보수 동안 손실되는 전력이 많을수록, 기판 휘어짐이 더 심하다. 도 5의 인입 기판 휨은 (1) 어떤 전압도 프로세스 챔버 내의 기판 지지 페데스탈에 인가되지 않은 경우("ESC 없음"), (2) 350 볼트 또는 600 볼트가 기판 지지 페데스탈의 정전 척에 인가된 경우, 그리고 (3) 350 볼트가 기판 지지 페데스탈의 정전 척에 인가되고 플라즈마가 프로세스 챔버에서 안정화된 경우 기판들의 휘어짐이다.
[0036] 다양한 예들에서, 본원의 방법들 및 시스템들을 사용하여 검출된 기판 휨은 -200 미크론 내지 +290 미크론 또는 그 초과일 수 있다. 복수의 임피던스-매칭 회로들(도 2의 219) 및 이들과 연관된 복수의 센서들(210)은, 도 4 및 도 5에 각각 도시된 바와 같이, 출력 (순방향) 전력 및 피크 저-주파수 반사 전력의 결정을 가능하게 하기 위해 제1 프로세스 챔버에 커플링된다.
[0037] 도 6은 본 개시내용의 실시예들에 따른, 인입 기판 변형을 검출하는 방법(600)이다. 방법(600)의 동작(602)에서, 기판이 제1 프로세스 챔버에 수용되는데, 이러한 제1 프로세스 챔버는 도 2의 제1 프로세스 챔버(206)와 유사하게 구성될 수 있다. 동작(602)에서 수용된 기판은 이 기판 상에 형성된 하나 이상의 층들을 가질 수 있다. 하나 이상의 층들은, 다른 예들 중에서 실리콘 옥사이드 층(SixOy), 니켈 옥사이드(NixOy), 실리콘 나이트라이드(SixNy), 옥시나이트라이드 층, 또는 교번하는 옥사이드-나이트라이드 층들의 스택을 포함할 수 있다. 제1 프로세스 챔버(예컨대, 도 2의 206)는, 내부에 기판이 포지셔닝되어 있을 때, 200 ℃ 내지 500 ℃의 온도로 가열될 수 있다. 동작(602)에서의 기판 수용에 후속하여, 동작(604)에서, 용량성 플라즈마가 제1 프로세스 챔버(206)에서 생성된다.
[0038] 제1 프로세스 챔버(206)의 동작 동안, 동작(606)에서, 복수의 센서들이 반사 전력을 검출하고, 도 5에 도시된 것과 같은 핑거프린트를 생성하기 위해 반사 전력은 그래프화된다. 핑거프린트는 동작(608)에서 분석된다. 이 분석은 하나 이상의 확립된 핑거프린트 모델들(예컨대, 도 3과 관련하여 확립된 핑거프린트 모델들)과 핑거프린트의 복수의 특성들의 비교를 포함한다. 동작(608)에서의 분석에 기반하여, 동작(610)에서, 기판 프로세싱 프로그램이 선택된다. 동작(610)에서 선택된 프로그램은 동작(612)에서 제1 프로세스 챔버(206)에서 실행된다. 선택된 프로그램은, 휨을 제거하기 위해, 기판을 척킹하는 동안 기판의 프로세싱(이를테면, 증착, 에칭 등)을 야기한다. 선택된 프로그램은, 프로세싱 동안 기판 휨이 최소화되거나 또는 제거되도록 선정되지만, 기판은, 기판을 손상시키는 지점까지 오버 척킹(over chucked)되지 않거나 또는 만족스럽지 않은 휨이 남아 있게 언더-척킹(under-chucked)되지 않는다.
[0039] 동작(612)에서 선택된 기판 프로세싱 프로그램의 실행 후에, 동작(614)에서, 프로세싱된 기판의 복수의 속성들이 평가될 수 있다. 대안적으로 또는 부가적으로, 일부 예들에서, 동작(614)은 필름 증착, 패터닝 또는 세정 동작들과 같은 후속하는 하류 동작들 후에 발생할 수 있다. 동작(616)에서, 기판 평탄도 분석을 포함하는, 동작(614)에서의 평가에 기반한 복수의 정보가 추가적인 사용 및 분석을 위해 저장될 수 있고 그리고/또는 기존의 핑거프린트 모델들, 프로세싱 프로그램들 또는 다른 정보를 업데이트하기 위해 사용될 수 있다.
[0040] 일 예에서, 동작(610)에서 기판 프로세싱 프로그램을 선택하는 것에 후속하여, 기판은 제2 프로세스 챔버에 이송된다. 그러한 예에서, 동작(612)은 제2 프로세스 챔버에서 발생할 수 있다. 제2 프로세스 챔버는 도 2의 제2 프로세스 챔버(208)와 유사할 수 있다.
[0041] 부가적인 예에서, 도 6의 방법(600)에서 논의된 바와 같이 압축 기판이 검출될 때, 복수의 이송 동작 파라미터들이 이용될 수 있다. 기판의 휘어지는 성질에 기인하여, 기판의 휘어진 바닥으로 인해 발생할 수 있는 흔들림(rocking) 또는 시프팅(shifting) 때문에, 기판은 이송 동안 안정적이지 않을 수 있다. 이송 동작 파라미터들은 기판의 흔들림 또는 이동을 감소시키도록 선택된다. 이송 동작 파라미터들은 이송 로봇의 아암 또는 아암들의 이송 속도, 파지 압력(gripping pressure) 및/또는 파지 포지션을 포함할 수 있다.
[0042] 일 예에서, 압축 휨을 갖는 제1 기판이 분석되고, 제1 기판 프로세싱 프로그램과 연관된다. 제1 기판 프로세싱 프로그램은 휨 완화를 가능하게 하기 위해 제1 전압, 제1 지속기간, 제1 압력, 및 제1 가스 또는 가스 혼합물 조성, 및 제1 온도를 갖는 제1 프로세싱 레시피에 대응한다. 일 예에서, 제1 기판 프로세싱 프로그램은 기판을 200 ℃ 내지 500 ℃로 가열하는 것을 포함한다. 제1 전압은 500 V 내지 1000 V이며, 5 초 내지 3 분 동안 인가될 수 있다. 제1 전압은 He 및 Ar으로 형성된 플라즈마에서 1 Torr 내지 20 Torr의 압력에서 인가될 수 있다. 다른 예에서, 인장 휨을 갖는 제2 기판이 기판 프로세싱 프로그램과 연관된다. 제2 기판 프로세싱 프로그램은 휨 완화를 가능하게 하기 위해, 기판을 가열하는 동안 사용될 제2 전압, 제2 지속기간, 제2 압력, 및 제2 가스 또는 가스 혼합물을 갖는 제2 프로세스 레시피에 대응한다. 제2 기판 프로세싱 프로그램은 기판을 200 ℃ 내지 500 ℃의 온도로 가열하도록 프로세스 챔버에 명령한다. 150 V 내지 500 V의 제2 전압이 5 초 내지 3 분 동안 기판 지지부에 인가된다. 제2 전압은, 기판 휨을 보정하기 위해, 프로세스 챔버의 내부에서 플라즈마를 생성하지 않고, 1 Torr 내지 20 Torr의 챔버 압력에서 인가될 수 있다.
[0043] 이에 따라서, 본원에서 논의된 시스템들 및 방법들을 사용하여, 기판의 휘어짐의 존재, 타입 및 정도를 검출하기 위해 인입 기판들이 분석될 수 있다. 일단 휘어짐이 검출되면, 기판 프로세싱 프로그램이 휘어짐의 타입 및 정도에 기반하여 선택될 수 있고, 휨을 완화하기 위해 실행될 수 있다. 기판 조건에 관계없이 동일한 보정 방법을 일부 또는 모든 기판들에 적용하는 종래의 방법들과는 대조적으로, 휘어짐의 타입 및 규모에 기반하여, 휘어진 기판을 검출 및 보정하는 것은, 하류에서 형성 및/또는 패터닝된 층들의 품질을 증가시켜서, 폐기를 감소시키고 디바이스 품질을 증가시킨다.
[0044] 이해를 용이하게 하기 위해, 도면들에 대해 공통인 동일한 엘리먼트들을 지정하기 위해 가능한 경우 동일한 참조 번호들이 사용되었다. 일 실시예의 엘리먼트들 및 특징들이 추가적인 언급 없이 다른 실시예들에 유익하게 통합될 수 있다는 것이 고려된다.
[0045] 전술된 내용이 본 개시내용의 실시예들에 관한 것이지만, 본 개시내용의 기본적인 범위를 벗어나지 않고, 본 개시내용의 다른 그리고 추가적인 실시예들이 고안될 수 있으며, 본 개시내용의 범위는 다음의 청구항들에 의해 결정된다.

Claims (15)

  1. 기판 프로세싱을 위한 방법으로서,
    기판이 제1 프로세스 챔버에 포지셔닝되어 있는 동안 상기 제1 프로세스 챔버에서 플라즈마를 생성하는 단계;
    상기 제1 프로세스 챔버에 있는 복수의 센서들에 기반하여 상기 기판의 핑거프린트(fingerprint)를 생성하는 단계;
    상기 기판이 변형되어 있는지를 결정하기 위해 복수의 저장된 핑거프린트 모델들과 상기 핑거프린트를 비교하는 단계; 및
    상기 기판이 변형되어 있다는 결정에 기반하여, 기판 변형을 보정(correct)하기 위해 상기 기판에 대한 기판 프로세싱 프로그램을 선택하는 단계
    를 포함하는,
    기판 프로세싱을 위한 방법.
  2. 제1 항에 있어서,
    상기 제1 프로세스 챔버에서 상기 선택된 기판 프로세싱 프로그램을 실행하는 단계; 및
    상기 선택된 기판 프로세싱 프로그램을 실행하는 단계에 대한 응답으로, 상기 기판 변형을 보정하는 단계
    를 더 포함하는,
    기판 프로세싱을 위한 방법.
  3. 제2 항에 있어서,
    상기 기판 변형을 보정하는 단계에 후속하여, 상기 기판을 제2 프로세스 챔버에 이송하는 단계 ―상기 제2 프로세스 챔버는 이송 챔버를 통해 상기 제1 프로세스 챔버에 커플링됨―; 및
    상기 제2 프로세스 챔버에서 제2 동작을 수행하는 단계
    를 더 포함하는,
    기판 프로세싱을 위한 방법.
  4. 제1 항에 있어서,
    상기 기판을 제2 프로세스 챔버에 이송하는 단계;
    상기 제2 프로세스 챔버에서 상기 선택된 기판 프로세싱 프로그램을 실행하는 단계; 및
    상기 선택된 기판 프로세싱 프로그램을 실행하는 단계에 대한 응답으로, 상기 기판 변형을 보정하는 단계
    를 더 포함하는,
    기판 프로세싱을 위한 방법.
  5. 제1 항에 있어서,
    상기 복수의 센서들은 저-주파수 또는 고-주파수 반사 전력을 검출하도록 구성되는,
    기판 프로세싱을 위한 방법.
  6. 제1 항에 있어서,
    상기 기판 변형은 압축 휨(compressive bow) 또는 인장 휨(tensile bow) 중 하나이고, 각각의 핑거프린트 모델은 압축 휨 또는 인장 휨과 연관되는,
    기판 프로세싱을 위한 방법.
  7. 기판 프로세싱을 위한 방법으로서,
    제1 프로세스 챔버에 포지셔닝된 기판의 핑거프린트를 생성하는 단계;
    복수의 저장된 핑거프린트 모델들과 상기 핑거프린트를 비교하는 단계 ―각각의 핑거프린트 모델은 상기 기판의 휨의 타입과 연관됨―; 및
    상기 비교하는 단계에 기반하여, 기판 휨을 보정하기 위해 상기 기판에 대한 기판 프로세싱 프로그램을 선택하는 단계
    를 포함하는,
    기판 프로세싱을 위한 방법.
  8. 제7 항에 있어서,
    상기 기판 휨을 결정하기 위해 저-주파수 또는 고-주파수 반사 전력을 검출하도록 구성된, 상기 제1 프로세스 챔버에 있는 복수의 센서들에 기반하여, 상기 핑거프린트가 생성되는 단계
    를 더 포함하는,
    기판 프로세싱을 위한 방법.
  9. 제8 항에 있어서,
    상기 제1 프로세스 챔버에서 상기 선택된 기판 프로세싱 프로그램을 실행하는 단계; 및
    상기 선택된 기판 프로세싱 프로그램을 실행하는 단계에 대한 응답으로, 상기 기판 휨을 보정하는 단계
    를 더 포함하는,
    기판 프로세싱을 위한 방법.
  10. 제7 항에 있어서,
    상기 기판을 제2 프로세스 챔버에 이송하는 단계;
    상기 제2 프로세스 챔버 내의 기판 지지부 상에 상기 기판을 배치하는 단계;
    상기 제2 프로세스 챔버에서 상기 선택된 기판 프로세싱 프로그램을 실행하는 단계; 및
    상기 선택된 기판 프로세싱 프로그램을 실행하는 단계에 대한 응답으로, 상기 기판 휨을 보정하는 단계
    를 더 포함하는,
    기판 프로세싱을 위한 방법.
  11. 제12 항에 있어서,
    상기 기판 휨을 보정하는 단계에 후속하여, 상기 제2 프로세스 챔버에서 제2 동작을 수행하는 단계를 더 포함하고, 상기 제2 동작은 증착, 에칭 또는 세정을 포함하는,
    기판 프로세싱을 위한 방법.
  12. 컴퓨터-판독가능 저장 매체로서,
    시스템으로 하여금,
    제1 프로세스 챔버에서 플라즈마를 생성하게 하고 ―기판이 상기 제1 프로세스 챔버에 포지셔닝됨―;
    상기 제1 프로세스 챔버에 있는 복수의 센서들에 기반하여 상기 기판의 핑거프린트를 생성하게 하고 ―상기 복수의 센서들은 저-주파수 또는 고-주파수 반사 전력을 검출하도록 구성됨―;
    상기 기판이 변형되어 있는지를 결정하기 위해 복수의 저장된 핑거프린트 모델들과 상기 핑거프린트를 비교하게 하며; 그리고
    상기 기판이 변형되어 있다는 결정에 기반하여, 기판 변형을 보정하기 위해 상기 기판에 대한 기판 프로세싱 프로그램을 선택하게 하는
    명령들을 실행하도록 구성된,
    컴퓨터-판독가능 저장 매체.
  13. 제15 항에 있어서,
    상기 시스템이,
    상기 제1 프로세스 챔버에서 상기 선택된 기판 프로세싱 프로그램을 실행하도록; 그리고
    상기 선택된 기판 프로세싱 프로그램을 실행하는 것에 대한 응답으로, 상기 기판 변형을 보정하도록
    구성되는 것을 더 포함하는,
    컴퓨터-판독가능 저장 매체.
  14. 제15 항에 있어서,
    상기 시스템이,
    상기 기판을 제2 프로세스 챔버에 이송하도록;
    상기 제2 프로세스 챔버 내의 기판 지지부 상에 상기 기판을 포지셔닝하도록;
    상기 제2 프로세스 챔버에서 상기 선택된 기판 프로세싱 프로그램을 실행하도록; 그리고
    상기 선택된 기판 프로세싱 프로그램을 실행하는 것에 대한 응답으로, 상기 기판 변형을 보정하도록
    구성되는 것을 더 포함하는,
    컴퓨터-판독가능 저장 매체.
  15. 제15 항에 있어서,
    상기 기판 변형은 압축 휨 또는 인장 휨 중 하나이고, 각각의 핑거프린트 모델은 압축 휨 또는 인장 휨과 연관되는,
    컴퓨터-판독가능 저장 매체.
KR1020207035052A 2018-05-07 2019-04-05 기판 변형 검출 및 보정 KR20200141525A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862668175P 2018-05-07 2018-05-07
US62/668,175 2018-05-07
PCT/US2019/026155 WO2019217015A1 (en) 2018-05-07 2019-04-05 Substrate deformation detection and correction

Publications (1)

Publication Number Publication Date
KR20200141525A true KR20200141525A (ko) 2020-12-18

Family

ID=68385479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207035052A KR20200141525A (ko) 2018-05-07 2019-04-05 기판 변형 검출 및 보정

Country Status (7)

Country Link
US (2) US10804125B2 (ko)
JP (1) JP7364597B2 (ko)
KR (1) KR20200141525A (ko)
CN (1) CN112106179A (ko)
SG (1) SG11202010093QA (ko)
TW (1) TWI710038B (ko)
WO (1) WO2019217015A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437262B2 (en) * 2018-12-12 2022-09-06 Applied Materials, Inc Wafer de-chucking detection and arcing prevention

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03228347A (ja) 1990-02-02 1991-10-09 Hitachi Ltd 半導体素子内部応力制御方式
JPH09129528A (ja) * 1995-11-02 1997-05-16 Hitachi Ltd 半導体装置の製造方法及びその装置
US6996472B2 (en) * 2000-10-10 2006-02-07 The United States Of America As Represented By The Department Of Health And Human Services Drift compensation method for fingerprint spectra
JP4575984B2 (ja) * 2009-02-12 2010-11-04 三井造船株式会社 原子層成長装置および薄膜形成方法
SG183807A1 (en) * 2010-03-26 2012-10-30 Ulvac Inc Substrate holding device
JP2013046047A (ja) 2011-08-26 2013-03-04 Toshiba Corp 加熱装置および半導体装置の製造方法
US10726231B2 (en) * 2012-11-28 2020-07-28 Invensense, Inc. Integrated piezoelectric microelectromechanical ultrasound transducer (PMUT) on integrated circuit (IC) for fingerprint sensing
US10497747B2 (en) * 2012-11-28 2019-12-03 Invensense, Inc. Integrated piezoelectric microelectromechanical ultrasound transducer (PMUT) on integrated circuit (IC) for fingerprint sensing
US10266802B2 (en) * 2013-01-16 2019-04-23 Orteron (T.O) Ltd. Method for controlling biological processes in microorganisms
JP6388605B2 (ja) * 2013-02-08 2018-09-12 コーネル ユニバーシティー 生体分子処理プラットフォーム及びその使用
US20160329206A1 (en) * 2015-05-08 2016-11-10 Lam Research Corporation Methods of modulating residual stress in thin films
GB201615114D0 (en) * 2016-09-06 2016-10-19 Spts Technologies Ltd A Method and system of monitoring and controlling deformation of a wafer substrate
JP6690488B2 (ja) * 2016-09-29 2020-04-28 株式会社リコー 情報処理システム、閲覧制御方法、情報処理装置及びプログラム
JP7085824B2 (ja) * 2017-11-28 2022-06-17 東京エレクトロン株式会社 成膜方法

Also Published As

Publication number Publication date
JP7364597B2 (ja) 2023-10-18
US10804125B2 (en) 2020-10-13
US20190341285A1 (en) 2019-11-07
US20200357672A1 (en) 2020-11-12
SG11202010093QA (en) 2020-11-27
JP2021523565A (ja) 2021-09-02
CN112106179A (zh) 2020-12-18
WO2019217015A1 (en) 2019-11-14
TW201947681A (zh) 2019-12-16
US11417553B2 (en) 2022-08-16
TWI710038B (zh) 2020-11-11

Similar Documents

Publication Publication Date Title
US20160169766A1 (en) Leakage determining method, substrate processing apparatus and storage medium
JP4884047B2 (ja) プラズマ処理方法
TWI581301B (zh) 電漿處理裝置、電漿處理方法及記憶媒體
JP4317701B2 (ja) 処理結果の予測方法及び予測装置
JP2002009140A (ja) 静電チャック装置
US20170004984A1 (en) Substrate transfer apparatus and substrate transfer method
TW202030470A (zh) 光學堆疊沉積與機載量測法
JP5418071B2 (ja) ダミー基板の使用方法
US11417553B2 (en) Substrate deformation detection and correction
JP2020129696A (ja) 基板処理装置、プラズマのちらつき判定方法、プラズマ異常判定方法、半導体装置の製造方法及びプログラム
US10347464B2 (en) Cycle-averaged frequency tuning for low power voltage mode operation
US20160240370A1 (en) Substrate processing apparatus, substrate processing method, and storage medium
TWI826659B (zh) 用於基板處理腔室中的夾持的方法、系統及控制器
US10424466B2 (en) Method for inspecting shower plate of plasma processing apparatus
JP2011082442A (ja) プラズマエッチング処理装置
WO2020092005A1 (en) Substrate state detection for plasma processing tools
TWI837272B (zh) 處理方法及電漿處理裝置
US20240038601A1 (en) Methods and mechanisms for adjusting chucking voltage during substrate manufacturing
KR101075127B1 (ko) 반도체소자 제조를 위한 프로세스챔버의 운영방법
US20230402248A1 (en) Vacuum Treatment Apparatus and Vacuum Treatment Method
US20210111008A1 (en) Method of determining cleaning conditions and plasma processing device
TWI266675B (en) CMP apparatus for polishing dielectric layer and method of controlling dielectric layer thickness
TW202301515A (zh) 偵測晶圓卡緊以及解卡緊的電容方法
JP2013125796A (ja) プラズマ処理方法および装置
CN111435636A (zh) 处理方法和等离子体处理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal