TWI710038B - 基板變形偵測和校正 - Google Patents

基板變形偵測和校正 Download PDF

Info

Publication number
TWI710038B
TWI710038B TW108113044A TW108113044A TWI710038B TW I710038 B TWI710038 B TW I710038B TW 108113044 A TW108113044 A TW 108113044A TW 108113044 A TW108113044 A TW 108113044A TW I710038 B TWI710038 B TW I710038B
Authority
TW
Taiwan
Prior art keywords
substrate
processing chamber
bending
processing
fingerprint
Prior art date
Application number
TW108113044A
Other languages
English (en)
Other versions
TW201947681A (zh
Inventor
米林德 嘉德雷
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201947681A publication Critical patent/TW201947681A/zh
Application granted granted Critical
Publication of TWI710038B publication Critical patent/TWI710038B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32926—Software, data control or modelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/3299—Feedback systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/335—Cleaning

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

揭示了一種用於偵測和校正進入基板變形的方法和設備。將基板定位在第一處理腔室中，在第一處理腔室中偵測基板彎曲的存在和類型。基於基板彎曲的偵測，以及基板是否具有壓縮彎曲或拉伸彎曲的決定，來選擇基板處理程序用於執行。可在第一處理腔室或第二處理腔室中執行基板處理程序，以在進一步處理基板之前或期間校正或減輕彎曲。

Description

基板變形偵測和校正
本揭示的實施例一般涉及用於製造基板的處理腔室，而更具體地，涉及用於在處理腔室中的基板變形偵測和校正的方法和設備。
可從供應商接收具有變形輪廓或平坦輪廓的基板。在一些示例中，在各種處理操作之後，基板可能變形或進一步變形(包括彎曲)。變形可能降低處理精確度並且導致損壞的基板。可以處理進入基板，以減少或去除這種彎曲。然而，這些處理經常導致過度校正變形或不足校正變形，從而無法充分解決彎曲問題。
因此，需要能夠偵測和校正進入基板變形。
本揭示一般涉及偵測和校正進入基板變形。在一個示例中，一種用於基板處理的方法包括：在第一處理腔室中產生電漿，而同時將基板定位在第一處理腔室中；及基於在第一處理腔室中的複數個感測器，來產生基板的指紋。該方法可進一步包括將指紋與複數個儲存的指紋模型進行比較，以決定基板是否變形；及基於決定基板是變形，來選擇用於基板的基板處理程序，以校正基板變形。在另一示例中，一種用於基板處理的方法包括：產生定位在第一處理腔室中的基板的指紋；將指紋與複數個儲存的指紋模型進行比較，其中每個指紋模型與壓縮彎曲或拉伸彎曲相關聯；及基於比較，來選擇用於基板的基板處理程序。
在另一示例中，一種電腦可讀取儲存媒體被配置為執行指令以使系統進行：在第一處理腔室中產生電漿，將基板定位在第一處理腔室中；及基於在第一處理腔室中的複數個感測器，來產生基板的指紋，複數個感測器被配置為偵測低頻反射功率或高頻反射功率。系統可進一步被配置為將指紋與複數個儲存的指紋模型進行比較，以決定基板是否變形；及基於決定了基板是變形，來選擇用於基板的基板處理程序，以校正基板變形。
本揭示涉及偵測和校正進入基板變形(彎曲)。用於製造電子元件的基板(包括半導體和固態記憶體裝置)經歷複數個處理操作。從基板製造供應商或從內部供應商或上游操作接收的基板可作為平坦接收。然而，在一些示例中，基板可能在上游操作期間變形，導致劣質裝置及/或在包括檢查的下游操作中刮削基板。這種變形(包括彎曲)可能由於將彎曲基板安置在基板支撐基座上的挑戰，而導致損壞或刮削。如果沒有將基板適當地安置在基座上，則基板的後續處理(包括材料沉積和圖案化)可能是具有挑戰性的。在原子層沉積(ALD)、化學氣相沉積(CVD)及物理氣相沉積(PVD)系統以及設計用於形成薄金屬、介電質或組合層的其他系統中(包括使用電漿的系統)尤其如此。
例如，如果將基板定位在基板支撐基座(或其他支撐件)上，使得基板是不平坦的靠著支撐表面，則可能發生背面缺陷，這可能導致基板品質降低並且可能對進一步處理操作產生負面影響。例如，如果在基板與基板支撐件之間存在間隙或多個間隙，則可能在基板的底部上形成污染。隨著基板在腔室之間移動，這種污染可能在製造系統的多個腔室之間擴散。可以校正進來的基板彎曲，然而，具有不同的彎曲的類型和程度的基板可能對校正措施作出不同的響應。傳統的處理方法將單一校正方案應用到全部進入基板，而不管缺陷的存在、類型或程度如何。彎曲的程度可以高度為單位來測量，諸如微米或奈米。取決於彎曲的類型，彎曲的程度可以是正的或負的。
圖1A和圖1B示出了可通過本文討論的系統和方法來偵測的基板變形。如圖1A和圖1B所示，基板變形可採用彎曲形狀，如圖1A所示的壓縮彎曲或如圖1B所示的拉伸彎曲。在圖1A中的壓縮彎曲中，基板102的底部中心表面104與腔室的基板支撐基座106接觸。然而，基板102的邊緣108朝上且遠離基板支撐基座106並且不與基板支撐基座106接觸。這可能使基板102的傳送和處理具有挑戰性並且可能在薄膜沉積期間引起問題。相反地，圖1B中所示的拉伸彎曲導致基板110的底部中心表面114不與基板支撐基座106接觸。反而是，基板110的邊緣112與基板支撐基座106接觸。此外，由於基板彎曲，因此在基板110的底部中心表面114下方形成空腔116。
本文討論的系統和方法可採用可選地耦合到第二處理腔室及/或額外的處理腔室的第一處理腔室。處理腔室具有能夠對其施加電壓的基板支撐基座，並且被配置為在其中產生電漿。如下文討論，監測用於在第一處理腔室中產生電漿的功率量。該功率監測用於決定基板彎曲的存在、類型及程度。通過將用於在第一處理腔室中產生電漿的功率的圖形(其可以稱為指紋)與基於指紋產生的歷史和對跨一個或多個第一處理腔室的複數個基板的分析的複數個模型進行比較，來進行該決定。從關於基板變形和變形校正的複數個歷史資料產生模型。在一個示例中，模型是實驗上決定和保存的資料庫供稍後參考。當使用本文討論的系統和方法來處理附加基板時，動態更新模型。用於壓縮和拉伸彎曲的每一者的指紋與不同的特徵相關聯，該等特徵有助於基於模型的指紋表徵。模型至少針對壓縮和拉伸彎曲類型，並且在一些示例中，一些或所有模型可進一步針對每種類型內的彎曲的程度。每個模型可與被配置為校正彎曲的至少一個基板處理程序相關聯(例如鍊接)。基於該比較，選擇和執行基板處理程序，以校正或減輕基板彎曲。在這樣的示例中，基板經歷處理(諸如沉積或蝕刻處理)，而同時減少彎曲。這樣的處理改善處理均勻性。
本文討論的方法包括決定(1)基板何時彎曲、(2)基板彎曲的類型(其可以是拉伸或壓縮的)及(3)彎曲的程度。基於該等決定中的一者或多者，來選擇基板處理程序，並且可以在測量彎曲的第一處理腔室中校正彎曲。可將第一處理腔室耦合到第二處理腔室，諸如CVD、PVD或PE-CVD處理腔室，以及其他腔室。傳送腔室可用於在多個腔室之間傳送基板。或者，可以在第二處理腔室中校正基板彎曲。
在可與其他示例組合的一個示例中，在第一處理腔室的操作期間獲得包括前向和反射功率的功率測量。前向功率是從例如RF功率源供應到第一處理腔室中的元件(例如，基板支撐基座)的功率。反射功率是在電漿維護期間損失的功率，包括由於電阻和電容損耗引起的那些損耗等。因此，在前向和反射功率之間的差異是傳遞到負載的功率。反射功率讀數(其可以是用於如本文討論的低頻或高頻功率)用於產生指紋(其用於產生模型)。該等模型與促進彎曲校正的基板處理程序相關聯。在壓縮彎曲與拉伸彎曲之間產生的指紋差異用於產生模型。模型指示要選擇哪個基板處理程序，來校正所識別的基板彎曲。
在本文討論的方法中，監測定位在第一處理腔室中的每個基板的反射功率。將通過監測由每個基板的功率反射而產生的指紋與模型進行比較，以決定彎曲的存在、類型及在一些示例中範圍，以便選擇基板處理程序(例如，模型)來校正彎曲，因為模型與基板處理程序有關。在一些實施例中，在第一處理腔室中執行基板處理程序來校正彎曲，其可節省處理成本，因為將至少壓縮彎曲的基板從第一處理腔室傳送(機器人處理)到第二處理腔室可導致基板損壞。在備用實施例中，在處理腔室中執行基板處理程序來校正彎曲，而不是在第一處理腔室中。
每個基板處理程序與一個或多個變數相關聯。變數可包括：施加到基板支撐基座的靜電電壓、用於形成電漿的功率位凖和頻率、氣體混合物、在氣體混合物中每種氣體或氣體組合的氣體流速、壓力、與施加電壓相關的時間或複數個時間及其他適當的參數。與每個基板處理程序相關聯的處理參數的類型和處理參數的範圍可使用來自先前處理的基板的資料來實驗上決定。這樣的資料可儲存在資料庫中，在資料庫中說明性或示例性指紋與處理程序相關聯。根據本文的示例，處理參數的該等類型和範圍可使用來自針對基板變形處理的基板的資料來動態更新。本文討論的作為進入基板的基板可具有在其上形成的一個或多個層。層可包括由正矽酸乙酯(TEOS)和其氧化物層形成的矽，以及氮化物層(諸如氮化矽)，或交替的氧化物-氮化物層的堆疊。
圖2是用於偵測和校正進入基板變形的系統200的局部示意圖。系統200包括第一處理腔室206和可選的第二處理腔室208。第一處理腔室206和第二處理腔室208可用於形成和維持電漿並且用於沉積薄膜金屬、介電質及複合層於基板上及/或以圖案化基板。在一個示例中，系統200包括基板分級設備202(例如，用於接收基板盒的前端)和耦合到基板分級設備202的基板傳送設備204。基板傳送設備204被配置為將基板一個接一個或批次地移動到第一處理腔室206中。第一處理腔室206包括耦合到一個或多個阻抗匹配電路219的複數個感測器210(其組合可以稱為「自動匹配」)。複數個感測器210可被配置為當在第一處理腔室206中產生電漿時，偵測低頻或高頻反射功率。第二處理腔室208可類似地配備。
第一處理腔室206被配置為從基板傳送設備204接收基板。在一實施例中，從基板傳送設備204接收的基板已經過先前的操作。先前的操作可包括沉積處理，以在基板表面上形成一個或多個層，包括Six Oy 和Six Ny 的層。在一些示例中，一個或多個層可在先前的操作中已被圖案化。由第一處理腔室206接收的進入基板可包括沉積到從0.1微米至10微米或其他厚度的厚度的層。本文討論的方法減輕在這樣的基板上的彎曲，而不會對在基板上的層或層堆疊的結構和功能產生負面影響。
在可與其他實施例組合的一實施例中，第一處理腔室206被配置為進行加熱基板中的一個或多個，以偵測在基板中的彎曲的存在和類型，並且在一些配置中可被配置為在基板上形成或去除層。在一個示例中，第一處理腔室206被配置為在其中產生電容耦合電漿。在該示例中，第一處理腔室206包括一個或多個電極222(示出了兩個)、氣體歧管218及定位於第一處理腔室206的壁或基板支撐件220中的複數個熱電偶。可將電極222完全或部分地嵌入基板支撐件220內，或者耦合到基板支撐件220，或者兩者。氣體歧管218促進將複數種可離子化氣體分配到第一處理腔室206中。這樣的氣體包括氬(Ar)、氦(He)、氪(Kr)、氙(Xe)或其他氣體，或者可形成電漿的氣體的組合。
將一個或多個RF功率產生設備214耦合到第一處理腔室206和第二處理腔室208，並且配置為施加功率，以在腔室206和208中產生電漿。雖然示出了兩個RF功率產生設備214，但是可預期的是，第一處理腔室206和第二處理腔室208中的每一者可共享RF功率產生設備214。當在第一處理腔室206及/或第二處理腔室208中存在諸如氬(Ar)、氦(He)、氪(Kr)、氙(Xe)的一種或多種氣體時，一個或多個RF功率產生設備214促進在第一處理腔室206及/或第二處理腔室208內形成電漿。
將控制器224耦合到基板分級設備202、基板傳送設備204、第一處理腔室206及第二處理腔室208。將複數個基板處理程序儲存在非暫態記憶體216中並且可由被配置為執行複數個基板處理程序的控制器224訪問。每個基板處理程序被配置為調整在第一處理腔室206或第二處理腔室208內的狀態的一個或多個特性，以減輕基板彎曲。控制器224可被配置為執行與系統200的一個或多個應用/程序相關聯的指令。
耦合到或設置在第一處理腔室206中的複數個感測器210用於決定進入基板是否具有彎曲。如下文討論，複數個感測器210進一步用於決定彎曲是否存在、彎曲是否為壓縮的或拉伸的。隨後，基於進入基板的彎曲的存在和類型，來執行儲存在非暫態記憶體216中的複數個邏輯(非暫態電腦可讀取媒體)，以選擇基板處理程序以校正所決定的彎曲。每個基板處理程序可與在第一處理腔室206或第二處理腔室208中的任一者或兩者中的基板處理(例如，膜形成、圖案化、清潔等)相關聯。所儲存的基板處理程序各自與彎曲的類型(壓縮或拉伸)相關聯。在一些示例中，至少一些基板處理程序可進一步與彎曲的程度相關聯。彎曲的程度可定義為正的或負的，及/或定義為數值或值的範圍。
在一個示例中，基於由感測器210偵測的彎曲的類型或程度中的一者或多者，來選擇基板處理程序。由控制器224執行所選擇的程序，以處理基板以通過施加到第一處理腔室206的基板支撐件220(例如，其靜電卡盤)及/或第二處理腔室208的基板支撐基座226的電壓來減輕彎曲。例如，可將預定量的電壓施加到基板位於其上的靜電卡盤。根據所選擇的程序，來施加預定的電壓以減少或消除基板的彎曲，而不施加過度的應力，否則過度的應力在沒有使用量身定制的程序選擇時可能會發生。除了電壓之外的其他處理參數亦可用於校正基板彎曲。此外，處理程序亦可引導在第一處理腔室206或第二處理腔室208中的電漿的形成。
圖3是一種在第一處理腔室中分析複數個低頻(LF)反射和分類複數個LF反射的方法300。本文討論的低頻功率是指低於約500kHz的功率，並且本文討論的高頻功率是等於或高於約13.56MHz。在方法300中，在操作302，將一個或多個基板一個接一個地裝載到第一處理腔室中。可選地，第一處理腔室被配置為在200℃至500℃的溫度範圍內控制一個或多個基板，而同時在其中維持真空。可選的加熱促進對基板的一個或多個處理、模擬處理基板所在的處理狀態，及減少基板彎曲。在操作304，在操作302的接收基板之後，在第一處理腔室中產生電容電漿。在一個示例中，在操作304，通過對第一處理腔室施加約500kHz的電流，而同時在從約1托至約20托的壓力下流動氬(Ar)、氦(He)、氪(Kr)、氙(Xe)或其他氣體，來產生電漿。
在操作306中，測量所產生的電漿的反射功率量。產生圖形，以產生正在處理的對應基板的指紋。產生的圖形可稱為指紋，因為該圖形與基板跟腔室中的電漿基於基板的變形類型和程度的獨特反應相關聯。在一個示例中，指紋是(總輸出功率的)反射功率百分比與時間的關係圖形。其他指紋(包括加熱溫度或加熱器輸出百分比)與時間的關係亦是可預期的，並且可單獨使用或與根據本文的各種示例和示例的組合的反射功率百分比的圖形組合使用。使用自動匹配感測器、其他感測器或配備用於這樣的測量的阻抗匹配硬體，來測量反射功率。
在操作308中，分析在操作306所產生的圖形(例如，指紋)。該分析用於決定指紋的複數個特徵，複數個特徵指示出彎曲是(1)存在的和(2)壓縮彎曲還是拉伸彎曲。在操作310，使用該分析，來產生在壓縮或拉伸指定與複數個指紋特徵和特徵的組合之間的關聯。在操作310中，使用在操作308的分析，來產生在基板的彎曲特徵與指紋特徵之間的關聯。在一個示例中，操作310是建模操作。每個模型與彎曲的類型、壓縮或拉伸相關聯，並且在一些實施例中，進一步與彎曲的程度相關聯。換句話說，操作310將基板的彎曲對應到特定的指紋。因此，可基於稍後處理的基板的相對指紋，來識別稍後處理的基板的彎曲。
在操作312，將在操作310產生的在基板的彎曲特徵與指紋特徵之間的關聯鏈接到基板處理程序。諸如，關聯可實驗上決定。將該等鏈接的關聯儲存供稍後參考。將基板處理程序和關聯儲存在例如非暫態記憶體中。模型與基板處理程序的關聯促進基板彎曲的校正。例如，每個基板處理程序可包括用於基於識別的模型或指紋來校正彎曲的特定類型和程度(以及其他處理細節)的處理配方。因此，當識別出基板模型及/或指紋時，可識別基板的彎曲，並且可通過執行對應的基板處理程序，來減輕基板的彎曲。
在方法300的操作314，從下游操作接收複數個檢查參數，包括塗層均勻性資料或基板損壞/刮削資料。在操作314，接收資訊，並且將資訊儲存在記憶體中。在可與其他實施例組合的一實施例中，可使用來自在操作314接收的下游操作的資訊，來修改在操作310產生的關聯及/或處理程序，以便改進處理。在可與本文的其他示例組合的其他示例中，可使用來自在操作314接收的下游操作的資訊，來修改在操作312產生的彎曲類型及/或彎曲範圍與基板處理的關聯。因此，可不斷改進彎曲校正的程度和範圍，以改善處理效能。
本文討論的複數個基板處理程序的每個基板處理程序包括用於將電壓供應到基板支撐基座或其他基板支撐件的處理配方或指令。所選擇的處理程序亦可包括其他參數，諸如氣體或氣體混合物成分、氣體流速率、處理時間、溫度及處理腔室的壓力，以便在進行彎曲校正時促進基板的處理。在一些示例中，基板處理程序進一步包括與將基板從第一處理腔室傳送到第二處理腔室相關聯的參數。
圖4是用於具有拉伸和壓縮彎曲兩者的複數個基板的第一處理腔室輸出功率百分比隨時間變化的圖形。圖4示出了用於壓縮和拉伸彎曲兩者的複數個基板資料。如本文討論，分析曲線的特徵，以產生與壓縮彎曲相關聯的指紋和與拉伸彎曲相關聯的指紋。曲線的特徵可與彎曲的類型和程度相關聯。由方法300產生如圖4所示的每個指紋，並且在操作308分析每個指紋以獲得複數個特徵，包括曲線下的面積、在各種時間段測量的斜率、峰值、斜率變化及其他特徵。這樣的分析促進基板彎曲的決定和校正。
圖5是針對複數個基板反射的峰值低頻功率的圖形，且其中約3微米的膜沉積在基板的表面上。圖5的峰值功率軸示出從第一處理腔室中的電漿反射了多少功率。在電漿維護期間損失的功率越大，則基板彎曲越嚴重。圖5的輸入基板彎曲是一種基板的彎曲，且(1)其中沒有電壓施加到在處理腔室中的基板支撐基座(「沒有ESC」)、(2)其中將350伏特或600伏特施加到基板支撐基座的靜電卡盤及(3)其中將350伏特施加到基板支撐基座的靜電卡盤並且電漿在處理腔室中是穩定的。
在各種示例中，使用本文的方法和系統所偵測的基板彎曲可以是-200微米至+290微米或更大。將複數個阻抗匹配電路(圖2中的219)和與其相關聯的複數個感測器210耦合到第一處理腔室，以促進輸出(正向)功率和峰值低頻反射功率的決定，分別如圖4和圖5所示。
圖6是根據本揭示的實施例的偵測進入基板變形的方法600。在方法600的操作602，在第一處理腔室中接收基板，該第一處理腔室可類似地被配置為圖2中的第一處理腔室206。在操作602，接收的基板可具有在其上形成的一個或多個層。在其他示例中，一個或多個層可包括氧化矽層(Six Oy )、氧化鎳(Nix Oy )、氮化矽(Six Ny )、氧氮化物層或交替的氧化物-氮化物層的堆疊。當基板定位於其中時，可將第一處理腔室(例如，圖2中的206)加熱到200℃至500℃的溫度。在操作604，在操作602接收基板之後，在第一處理腔室206中產生電容電漿。
在第一處理腔室206的操作期間，在操作606，複數個感測器偵測反射功率，並且繪製反射功率以產生指紋，諸如圖5中所示的指紋。在操作608，分析指紋。該分析包括將指紋的複數個特徵與一個或多個建立的指紋模型(例如，相對於圖3建立的指紋模型)進行比較。基於在操作608的分析，在操作610，來選擇基板處理程序。在操作612，在第一處理腔室206中執行在操作610選擇的程序。所選擇的程序導致處理基板(諸如沉積、蝕刻等)，而同時夾持基板以去除彎曲。選擇所選擇的程序，使得在處理期間最小化或消除基板彎曲，但是沒有過度夾持基板到損壞基板的程度，或者沒有不足夾持基板，使得令人不滿意的彎曲仍然存在。
在操作614，在操作612執行所選擇的基板處理程序之後，可評估所處理的基板的複數個屬性。在一些示例中，在諸如膜沉積、圖案化或清潔操作的後續下游操作之後，操作614可交替地或額外地發生。在操作616，可將基於在操作614的評估的複數個資訊(包括基板平坦性分析)儲存供進一步使用和分析，及/或用於更新現有的指紋模型、處理程序或其他資訊。
在一個示例中，在操作610選擇基板處理程序之後，將基板傳送到第二處理腔室。在這樣的示例中，操作612可在第二處理腔室中發生。第二處理腔室可類似於圖2中的第二處理腔室208。
在額外的示例中，當如圖6中的方法600中所討論的那樣偵測壓縮基板時，可使用複數個傳送操作參數。由於基板的彎曲本質，基板在傳送期間可能不穩定，這是由於基板的彎曲底部可能發生的搖擺或移位。選擇傳送操作參數，以減少基板的搖擺或移位。傳送操作參數可包括傳送機器人的臂或多個臂的傳送速度、夾住壓力及/或夾住位置。
在一個示例中，分析具有壓縮彎曲的第一基板並且將該第一基板與第一基板處理程序相關聯。第一基板處理程序對應於第一處理配方，第一處理配方具有第一電壓、第一持續時間、第一壓力及第一氣體或氣體混合物成分，及第一溫度，以促進彎曲減輕。在一個示例中，第一基板處理程序包括將基板加熱到200℃至500℃。第一電壓是從500V至1000V，並且可施加5秒至3分鐘。在從He和Ar形成的電漿中，可在從1托至20托的壓力下施加第一電壓。在另一示例中，具有拉伸彎曲的第二基板與基板處理程序相關聯。第二基板處理程序對應於第二處理配方，第二處理配方具有第二電壓、第二持續時間、第二壓力及第二氣體或氣體混合物，在加熱基板時使用第二處理配方，以促進彎曲減輕。第二基板處理程序指示處理腔室，將基板加熱到200℃至500℃的溫度。將150伏特至500伏特的第二電壓施加到基板支撐件5秒至3分鐘。可在從1托至20托的腔室壓力下施加第二電壓，而不會在處理腔室的內部產生電漿，以校正基板彎曲。
因此，使用本文討論的系統和方法，可分析進入基板，以偵測基板的彎曲的存在、類型及程度。一旦偵測到彎曲，就可基於彎曲的類型和程度，來選擇基板處理程序，並且執行基板處理程序，以減輕彎曲。與將相同的校正方法應用於一些或全部基板而不管基板狀態的傳統方法相比，基於彎曲的類型和範圍，來偵測和校正彎曲基板，提高形成及/或在下游圖案化的層的品質，降低刮削和提高裝置品質。
為了促進理解，在可能的情況下，使用相同元件符號來表示附圖共有的相同元件。可預期的是，一個實施例的元件和特徵可有利地併入其他實施例中，而無需進一步敘述。
雖然前述內容是針對本揭示的實施例，但是可在不脫離本揭示的基本範疇的情況下，設計本揭示的其他和進一步實施例，並且由以下申請專利範圍決定本揭示的範疇。
102‧‧‧基板 104‧‧‧底部中心表面 106‧‧‧基板支撐基座 108‧‧‧邊緣 110‧‧‧基板 112‧‧‧邊緣 114‧‧‧底部中心表面 116‧‧‧空腔 200‧‧‧系統 202‧‧‧基板分級設備 204‧‧‧基板傳送設備 206‧‧‧第一處理腔室 208‧‧‧第二處理腔室 210‧‧‧感測器 214‧‧‧RF功率產生設備 216‧‧‧記憶體 218‧‧‧氣體歧管 219‧‧‧阻抗匹配電路 220‧‧‧基板支撐件 222‧‧‧電極 224‧‧‧控制器 226‧‧‧基板支撐基座 302‧‧‧操作 304‧‧‧操作 306‧‧‧操作 308‧‧‧操作 310‧‧‧操作 312‧‧‧操作 314‧‧‧操作 600‧‧‧方法 602‧‧‧操作 604‧‧‧操作 606‧‧‧操作 608‧‧‧操作 610‧‧‧操作 612‧‧‧操作 614‧‧‧操作 616‧‧‧操作
因此，可以詳細地理解本揭示的上述特徵的方式，可以通過參考實施例得到上文簡要總結的本揭示的更具體的描述，其中一些實施例在附圖中示出。然而，應注意的是，附圖僅示出了示例性實施例，而因此不應視為對範疇的限制，因為本揭示可允許其他同等有效的實施例。
圖1A和圖1B示出了根據本揭示的實施例的可偵測的基板變形。
圖2是根據本揭示的實施例的用於偵測和校正進入基板變形的系統的局部示意圖。
圖3是根據本揭示的實施例的分析複數個低頻(LF)折射並且在第一處理腔室中對複數個LF折射進行分類的方法。
圖4是根據本揭示的實施例的針對具有拉伸和壓縮彎曲的複數個基板的第一處理腔室輸出功率百分比隨時間的圖形。
圖5是根據本揭示的實施例的針對複數個基板反射的峰值低頻功率的圖形。
圖6是根據本揭示的實施例的偵測進入基板變形的方法。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
200‧‧‧系統
202‧‧‧基板分級設備
204‧‧‧基板傳送設備
206‧‧‧第一處理腔室
208‧‧‧第二處理腔室
210‧‧‧感測器
214‧‧‧RF功率產生設備
216‧‧‧記憶體
218‧‧‧氣體歧管
219‧‧‧阻抗匹配電路
220‧‧‧基板支撐件
222‧‧‧電極
224‧‧‧控制器
226‧‧‧基板支撐基座

Claims (20)

  1. 一種用於基板處理的方法，包括以下步驟：在一第一處理腔室中產生一電漿，而同時將一基板定位在該第一處理腔室中；基於在該第一處理腔室中的複數個感測器，來產生該基板的一指紋，其中該指紋包括用於在該第一處理腔室中產生該電漿的一功率量的一圖形；將該指紋與複數個儲存的指紋模型進行比較，以決定該基板是否變形；及基於決定該基板是變形，來選擇用於該基板的一基板處理程序，以校正基板變形。
  2. 如請求項1所述之方法，進一步包括以下步驟：在該第一處理腔室中執行所選擇的該基板處理程序；及響應於執行所選擇的該基板處理程序，來校正該基板變形。
  3. 如請求項2所述之方法，進一步包括以下步驟：在校正該基板變形之後，將該基板傳送到一第二處理腔室，該第二處理腔室通過一傳送腔室耦合到該第一處理腔室；及 在該第二處理腔室中執行一第二操作。
  4. 如請求項1所述之方法，進一步包括以下步驟：將該基板傳送到一第二處理腔室；在該第二處理腔室中執行所選擇的該基板處理程序；及響應於執行所選擇的該基板處理程序，來校正該基板變形。
  5. 如請求項1所述之方法，其中該複數個感測器被配置為偵測一低頻反射功率或一高頻反射功率。
  6. 如請求項1所述之方法，其中該基板變形是一壓縮彎曲或一拉伸彎曲中之一者。
  7. 如請求項1所述之方法，其中每個指紋模型與一壓縮彎曲或一拉伸彎曲相關聯。
  8. 如請求項1所述之方法，其中從氬(Ar)、氦(He)、氪(Kr)或氙(Xe)中的一者或多者產生該電漿。
  9. 一種用於基板處理的方法，包括以下步驟：產生定位在一第一處理腔室中的一基板的一指紋，其中該指紋包括用於在該第一處理腔室中產生該電漿的一功率量的一圖形；將該指紋與複數個儲存的指紋模型進行比較，其中 每個指紋模型與該基板的彎曲的一種類相關聯；及基於該比較，來選擇用於該基板的一基板處理程序，以校正一基板彎曲。
  10. 如請求項9所述之方法，進一步包括以下步驟：基於在該第一處理腔室中的複數個感測器，來產生該指紋，該複數個感測器被配置為偵測一低頻反射功率或一高頻反射功率，以決定該基板彎曲。
  11. 如請求項10所述之方法，進一步包括以下步驟：在該第一處理腔室中執行所選擇的該基板處理程序；及響應於執行所選擇的該基板處理程序，來校正該基板彎曲。
  12. 如請求項9所述之方法，進一步包括以下步驟：將該基板傳送到一第二處理腔室；將該基板設置在該第二處理腔室中的一基板支撐件上；在該第二處理腔室中執行所選擇的該基板處理程序；及響應於執行所選擇的該基板處理程序，來校正該基板彎曲。
  13. 如請求項11所述之方法，進一步包括以下步驟：在校正該基板彎曲之後，在該第二處理腔室中執行一第二操作。
  14. 如請求項13所述之方法，其中該第二操作包括沉積、蝕刻或清潔。
  15. 一種電腦可讀取儲存媒體，其被配置為執行指令以使一系統進行以下操作：在一第一處理腔室中產生一電漿，將一基板定位在該第一處理腔室中；基於在該第一處理腔室中的複數個感測器，來產生該基板的一指紋，其中該指紋包括用於在該第一處理腔室中產生該電漿的一功率量的一圖形，該複數個感測器被配置為偵測一低頻反射功率或一高頻反射功率；將該指紋與複數個儲存的指紋模型進行比較，以決定該基板是否變形；及基於決定該基板是變形，來選擇用於該基板的一基板處理程序，以校正基板變形。
  16. 如請求項15所述之電腦可讀取儲存媒體，進一步包括該系統被配置以進行以下操作：在該第一處理腔室中執行所選擇的該基板處理程序； 及響應於執行所選擇的該基板處理程序，來校正該基板變形。
  17. 如請求項15所述之電腦可讀取儲存媒體，進一步包括該系統被配置以進行以下操作：將該基板傳送到一第二處理腔室；將該基板設置在該第二處理腔室中的一基板支撐件上；在該第二處理腔室中執行所選擇的該基板處理程序；及響應於執行所選擇的該基板處理程序，來校正該基板變形。
  18. 如請求項15所述之電腦可讀取儲存媒體，其中該基板變形是一壓縮彎曲或一拉伸彎曲中之一者。
  19. 如請求項15所述之電腦可讀取儲存媒體，其中每個指紋模型與一壓縮彎曲或一拉伸彎曲相關聯。
  20. 如請求項15所述之電腦可讀取儲存媒體，其中從氬(Ar)、氦(He)、氪(Kr)或氙(Xe)中的一者或多者產生該電漿。
TW108113044A 2018-05-07 2019-04-15 基板變形偵測和校正 TWI710038B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862668175P 2018-05-07 2018-05-07
US62/668,175 2018-05-07

Publications (2)

Publication Number Publication Date
TW201947681A TW201947681A (zh) 2019-12-16
TWI710038B true TWI710038B (zh) 2020-11-11

Family

ID=68385479

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108113044A TWI710038B (zh) 2018-05-07 2019-04-15 基板變形偵測和校正

Country Status (7)

Country Link
US (2) US10804125B2 (zh)
JP (1) JP7364597B2 (zh)
KR (1) KR20200141525A (zh)
CN (1) CN112106179A (zh)
SG (1) SG11202010093QA (zh)
TW (1) TWI710038B (zh)
WO (1) WO2019217015A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437262B2 (en) * 2018-12-12 2022-09-06 Applied Materials, Inc Wafer de-chucking detection and arcing prevention

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129528A (ja) * 1995-11-02 1997-05-16 Hitachi Ltd 半導体装置の製造方法及びその装置
US20110293854A1 (en) * 2009-02-12 2011-12-01 Mitsui Engineering & Shipbuilding Co., Ltd Atomic layer growing apparatus and thin film forming method
US20160329206A1 (en) * 2015-05-08 2016-11-10 Lam Research Corporation Methods of modulating residual stress in thin films

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03228347A (ja) 1990-02-02 1991-10-09 Hitachi Ltd 半導体素子内部応力制御方式
US6996472B2 (en) * 2000-10-10 2006-02-07 The United States Of America As Represented By The Department Of Health And Human Services Drift compensation method for fingerprint spectra
SG183807A1 (en) * 2010-03-26 2012-10-30 Ulvac Inc Substrate holding device
JP2013046047A (ja) 2011-08-26 2013-03-04 Toshiba Corp 加熱装置および半導体装置の製造方法
US10497747B2 (en) * 2012-11-28 2019-12-03 Invensense, Inc. Integrated piezoelectric microelectromechanical ultrasound transducer (PMUT) on integrated circuit (IC) for fingerprint sensing
US10726231B2 (en) * 2012-11-28 2020-07-28 Invensense, Inc. Integrated piezoelectric microelectromechanical ultrasound transducer (PMUT) on integrated circuit (IC) for fingerprint sensing
US10266802B2 (en) * 2013-01-16 2019-04-23 Orteron (T.O) Ltd. Method for controlling biological processes in microorganisms
JP6388605B2 (ja) * 2013-02-08 2018-09-12 コーネル ユニバーシティー 生体分子処理プラットフォーム及びその使用
GB201615114D0 (en) * 2016-09-06 2016-10-19 Spts Technologies Ltd A Method and system of monitoring and controlling deformation of a wafer substrate
JP6690488B2 (ja) * 2016-09-29 2020-04-28 株式会社リコー 情報処理システム、閲覧制御方法、情報処理装置及びプログラム
JP7085824B2 (ja) * 2017-11-28 2022-06-17 東京エレクトロン株式会社 成膜方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129528A (ja) * 1995-11-02 1997-05-16 Hitachi Ltd 半導体装置の製造方法及びその装置
US20110293854A1 (en) * 2009-02-12 2011-12-01 Mitsui Engineering & Shipbuilding Co., Ltd Atomic layer growing apparatus and thin film forming method
US20160329206A1 (en) * 2015-05-08 2016-11-10 Lam Research Corporation Methods of modulating residual stress in thin films

Also Published As

Publication number Publication date
SG11202010093QA (en) 2020-11-27
TW201947681A (zh) 2019-12-16
US10804125B2 (en) 2020-10-13
WO2019217015A1 (en) 2019-11-14
US20200357672A1 (en) 2020-11-12
JP2021523565A (ja) 2021-09-02
CN112106179A (zh) 2020-12-18
KR20200141525A (ko) 2020-12-18
JP7364597B2 (ja) 2023-10-18
US20190341285A1 (en) 2019-11-07
US11417553B2 (en) 2022-08-16

Similar Documents

Publication Publication Date Title
US20160169766A1 (en) Leakage determining method, substrate processing apparatus and storage medium
TWI581301B (zh) 電漿處理裝置、電漿處理方法及記憶媒體
JP4317701B2 (ja) 処理結果の予測方法及び予測装置
JP2007258417A (ja) プラズマ処理方法
JP2002009140A (ja) 静電チャック装置
US10950452B2 (en) Seasoning method and etching method
JP2024075581A (ja) 光学積層体の堆積及び装置内計測
KR20190117739A (ko) 기판 처리 방법 및 기억 매체
KR20170003447A (ko) 기판 반송 장치 및 기판 반송 방법
TWI710038B (zh) 基板變形偵測和校正
JP5418071B2 (ja) ダミー基板の使用方法
TWI837272B (zh) 處理方法及電漿處理裝置
TWI826659B (zh) 用於基板處理腔室中的夾持的方法、系統及控制器
US20170076916A1 (en) Cycle-averaged frequency tuning for low power voltage mode operation
TWI785168B (zh) 基板處理方法
TW201820499A (zh) 自我修復式半導體晶圓處理
US7737048B2 (en) Method for controlling thickness distribution of a film
US10424466B2 (en) Method for inspecting shower plate of plasma processing apparatus
JP6586443B2 (ja) 被処理体を処理する方法
JP6510922B2 (ja) プラズマ処理装置及びプラズマ処理方法
US20240038601A1 (en) Methods and mechanisms for adjusting chucking voltage during substrate manufacturing
TWI844584B (zh) 光學堆疊沉積與機載量測法
TWI829844B (zh) 處理方法及電漿處理裝置
US11721528B2 (en) Plasma processing apparatus and control method
TW202422633A (zh) 在基板製造期間用於調整夾持電壓的方法和機制