WO2013180485A1 - 탄화규소 에피 웨이퍼 및 이의 제조 방법 - Google Patents

탄화규소 에피 웨이퍼 및 이의 제조 방법 Download PDF

Info

Publication number
WO2013180485A1
WO2013180485A1 PCT/KR2013/004757 KR2013004757W WO2013180485A1 WO 2013180485 A1 WO2013180485 A1 WO 2013180485A1 KR 2013004757 W KR2013004757 W KR 2013004757W WO 2013180485 A1 WO2013180485 A1 WO 2013180485A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
susceptor
silicon carbide
epi
raw material
Prior art date
Application number
PCT/KR2013/004757
Other languages
English (en)
French (fr)
Inventor
강석민
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to CN201380035035.2A priority Critical patent/CN104395986A/zh
Priority to US14/404,462 priority patent/US20150144963A1/en
Publication of WO2013180485A1 publication Critical patent/WO2013180485A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide

Definitions

  • Embodiments relate to silicon carbide epi wafers and methods of making the same.
  • chemical vapor deposition is widely used in the art of forming various thin films on a substrate or a wafer.
  • the chemical vapor deposition method is a deposition technique involving a chemical reaction, and forms a semiconductor thin film, an insulating film, or the like on the wafer surface by using a chemical reaction of a source material.
  • Such chemical vapor deposition methods and deposition apparatuses have recently attracted attention as a very important technology among thin film formation technologies due to miniaturization of semiconductor devices, development of high efficiency, high power LEDs, and the like. It is currently used to deposit various thin films such as silicon films, oxide films, silicon nitride films or silicon oxynitride films, tungsten films and the like on a wafer.
  • a reactive gas capable of reacting with the wafer must be introduced.
  • a gaseous raw material such as silane (SiH 4 ) and ethylene (C 2 H 4 ), which are standard precursors, or a liquid raw material such as methyltrichlorosilane (MTS) is added thereto, and the raw material is heated to After the formation of intermediate compounds such as CH 3 , SiCl x, and the like, these intermediate compounds were introduced into the deposition unit and reacted with the wafer located in the susceptor to deposit a silicon carbide epi layer.
  • Embodiments provide an epi wafer fabrication method and epi wafer which can reduce the surface defects and / or surface roughness of the wafer to produce high quality silicon carbide epi wafers.
  • An epi wafer manufacturing method includes preparing a wafer in a susceptor; And growing an epitaxial layer on the wafer, wherein the growing an epitaxial layer on the wafer comprises: a first process of introducing a raw material into the susceptor at a first dose; And a second step of introducing the raw material into the susceptor at a second input amount, wherein the first input amount is smaller than the second input amount.
  • the growth rate of the first process and the second process may be varied by adjusting the amount of the raw material introduced into the susceptor.
  • An epi wafer includes a wafer; And a first epitaxial layer formed on the wafer and a second epitaxial layer formed on the first epitaxial layer, wherein the surface defect of the wafer is 1 ea / cm 2.
  • the present invention it is possible to reduce the growth rate by reducing the input amount of fuel as compared with the general growth process in the first process, thereby reducing surface defects present on the surface of the wafer.
  • the epi layer can then be deposited at the second growth rate to reduce surface defects present in the final silicon carbide epi wafer.
  • the finally produced silicon carbide epi wafer manufactured according to the epi wafer manufacturing method according to the embodiment can reduce the surface defects to produce a high quality silicon carbide epi wafer.
  • the silicon carbide epitaxial wafer according to the embodiment may have a surface defect of about 1 ea / cm 2 or less.
  • FIG. 1 is a process flowchart illustrating an epitaxial wafer manufacturing method according to an embodiment.
  • FIG. 2 to 4 are exploded perspective, perspective and sectional views of a susceptor for explaining the epi wafer manufacturing method according to the embodiment
  • FIG. 2 is an exploded perspective view illustrating a deposition apparatus according to the embodiment
  • FIG. 3 is an embodiment
  • 4 is a perspective view illustrating a deposition apparatus according to FIG. 4, and FIG. 4 is a part of a cross-sectional view taken along line II ′ in FIG. 3.
  • each layer, region, pattern, or structure may be “on” or “under” the substrate, each layer, region, pad, or pattern.
  • Substrate formed in includes all formed directly or through another layer. Criteria for the top / bottom or bottom / bottom of each layer will be described with reference to the drawings.
  • each layer (film), region, pattern, or structure may be modified for clarity and convenience of description, and thus do not necessarily reflect the actual size.
  • FIGS. 2 to 4 are exploded perspective views, perspective views, and cross-sectional views of a susceptor for describing the epi wafer manufacturing method according to the embodiment. to be.
  • an epi wafer manufacturing method includes preparing a wafer in a susceptor (ST10); And growing an epitaxial layer on the wafer (ST20).
  • the wafer In preparing the wafer in the susceptor (ST10), the wafer may be positioned in the susceptor located in the chamber.
  • the wafer may be a silicon carbide wafer.
  • the epi wafer manufacturing method according to the embodiment may be a silicon carbide epi wafer manufacturing method.
  • a silicon carbide epitaxial layer may be grown on the wafer by inputting a raw material into the susceptor.
  • the growing of the epitaxial layer on the wafer (ST20) may include a first step of introducing a raw material into the susceptor at a first dose; And a second step of introducing the raw material into the susceptor at a second dose.
  • the first process and the second process may be separated according to the amount of raw material introduced into the susceptor. That is, the amounts of the raw materials introduced into the susceptor in the first process and the second process may be different. In detail, the amount of the raw material introduced in the first process may be smaller than the amount of the raw material introduced in the second process.
  • the amount of the raw material introduced in the first process may be 1/10 or less of the amount of the raw material injected in the second process. That is, the flux of the raw material introduced in the first process may be 1/10 or less of the flux of the raw material injected in the second process.
  • the flow rate of the raw material introduced in the first process may be 1/10 to 1/2 of the flow rate of the raw material injected in the second process.
  • the first process and the second process may be performed continuously. That is, the first process and the second process may proceed as a continuous process rather than a separate process.
  • Raw materials introduced into the susceptor may include carbon, silicon, chlorine and hydrogen.
  • the fuel may include a liquid, gaseous or solid raw material containing carbon and silicon.
  • the liquid raw material may include methyl trichlorosilane (MTS) or trichlorosilane (TCS).
  • the gas phase raw material may include silane (SiH 4 ), ethylene (C 2 H 4 ) and hydrogen chloride (HCl) or silane, propane (C 3 H 8 ) and hydrogen chloride.
  • the carrier gas may further include hydrogen (H 2 ).
  • the ratio of the raw materials introduced into the susceptor is constantly adjusted. That is, in the first step, the raw material is introduced into the susceptor at the flow rate of the first input amount, and the ratio of each atom and / or molecule of the raw materials introduced into the susceptor and ionized is constantly controlled.
  • the ratio (C / Si) of the number of carbon atoms and the number of silicon atoms may be 0.7 or less.
  • a percentage (Si / H 2) of the silicon atom and the hydrogen molecule may be 0.01% or less.
  • the ratio (carbon (C) / silicon (Si)) of the number of carbon atoms and the number of silicon atoms may be 0.7 to 1.5.
  • a percentage (Si / H 2) of the silicon atom and the hydrogen molecule may be 0.1% or more.
  • Growth rates of the first process and the second process may vary according to the first dose and the second dose, which are introduced into the susceptor in the first and second processes.
  • the first process may have a smaller growth rate than the second process.
  • the growth rate of the first process may be 1/20 to 1/2 of the growth rate of the second process.
  • the growth rate of the first process and the second process may be varied by adjusting the amount of the raw material introduced into the susceptor.
  • the input amount of the raw material of the first step is 1/10 to 1/2 of the input amount of the raw material of the second step
  • the growth rate of the first step is 1/20 to the growth rate of the second step.
  • the range can be 1/2.
  • defects present in the wafer can be reduced.
  • defects such as BPD, EPD, and MPD exist on silicon carbide wafers. Such defects cause defects on the surface of the epi layer when the epi layer is grown on the wafer, thereby degrading the quality of the final silicon carbide epi wafer and deteriorating efficiency when applied to power devices and the like.
  • the epi wafer manufacturing method can reduce the surface defects present on the surface of the wafer by reducing the fuel input amount and lowering the growth rate compared to the general growth process in the first process.
  • surface defects of the wafer can be reduced to about 1 ea / cm 2 or less.
  • the epi layer can then be deposited at the second growth rate to reduce surface defects present in the final silicon carbide epi wafer.
  • the finally produced silicon carbide epi wafer manufactured according to the epi wafer manufacturing method according to the embodiment can reduce the surface defects to produce a high quality silicon carbide epi wafer.
  • a silicon carbide epitaxial layer can be deposited on the wafer.
  • Depositing an epi layer on the wafer may deposit an epi layer on the wafer through a deposition apparatus including a susceptor.
  • FIGS. 2 to 4 are exploded perspective views, perspective views and cross-sectional views of the susceptor for explaining the epi wafer manufacturing method according to the embodiment.
  • the deposition apparatus includes a chamber 10, a susceptor 20, a source gas line 40, a wafer holder 30, and an induction coil 50.
  • the chamber 10 may have a cylindrical tube shape. Alternatively, the chamber 10 may have a rectangular box shape. The chamber 10 may accommodate the susceptor 20, the source gas line 40, and the wafer holder 30.
  • both ends of the chamber 10 are hermetically sealed, and the chamber 10 may prevent inflow of external gas and maintain a degree of vacuum.
  • the chamber 10 may include quartz having high mechanical strength and excellent chemical durability.
  • the chamber 10 has improved heat resistance.
  • the heat insulating part 60 may be further provided in the chamber 10.
  • the heat insulating part 60 may perform a function of preserving heat in the chamber 10.
  • Examples of the material used as the heat insulating part include nitride ceramics, carbide ceramics or graphite.
  • the susceptor 20 is disposed in the chamber 10.
  • the susceptor 20 receives the source gas line 40 and the wafer holder 30.
  • the susceptor 20 accommodates a substrate such as the wafer (W).
  • the reaction gas is introduced into the susceptor 20 through the source gas line 40.
  • the susceptor 20 may include a susceptor upper plate 21, a susceptor lower plate 22, and susceptor side plates 23.
  • the susceptor upper plate 21 and the susceptor lower plate 22 face each other.
  • the susceptor 20 may be manufactured by placing the susceptor upper plate 21 and the susceptor lower plate 22 and attaching the susceptor side plates 23 to both sides thereof.
  • a space for the gas passage may be made in the susceptor 20 of the rectangular parallelepiped.
  • the susceptor 20 may include graphite having high heat resistance and easy processing to withstand conditions such as high temperature.
  • the susceptor 20 may have a structure in which silicon carbide is coated on the graphite body.
  • the susceptor 20 may be induction heated by itself.
  • the fuel supplied to the susceptor 20, that is, the reaction gas may be decomposed into an intermediate compound by heat, and in this state, may be deposited on the wafer W or the like.
  • the fuel may include a liquid, gaseous or solid raw material containing carbon and silicon.
  • the liquid raw material may include methyl trichlorosilane (MTS) or trichlorosilane (TCS).
  • the gas phase raw material may include silane (SiH 4 ), ethylene (C 2 H 4 ) and hydrogen chloride (HCl) or silane, propane (C 3 H 8 ) and hydrogen chloride.
  • the carrier gas may further include hydrogen (H 2).
  • the raw material is decomposed into radicals containing silicon, carbon or chlorine, and a silicon carbide epitaxial layer may be grown on the wafer (W). More specifically, the radical can be CH x ⁇ (1 ⁇ x ⁇ 4) or SiCl x ⁇ (1 ⁇ x ⁇ 4) including CH 3 , SiCl, SiCl 2 , SiHCl 2 , SiHCl 2 , etc. have.
  • the source gas line 40 may have a square tube shape.
  • Examples of the material used for the source gas line 40 include quartz and the like.
  • the wafer holder 30 is disposed in the susceptor 20.
  • the wafer holder 30 may be disposed at the rear of the susceptor 20 based on the direction in which the source gas flows.
  • the wafer holder 30 supports the wafer (W). Examples of the material used for the wafer holder 30 include silicon carbide or graphite.
  • the induction coil 50 is disposed outside the chamber 10.
  • the induction coil 50 may surround the outer circumferential surface of the chamber 10.
  • the induction coil 50 may induce heat generation of the susceptor 20 through electromagnetic induction.
  • the induction coil 50 may wind an outer circumferential surface of the chamber 10.
  • the susceptor 20 may be heated to a temperature of about 1500 ° C. to about 1700 ° C. by the induction coil 50. That is, the susceptor 20 may be heated to the epitaxial growth temperature by the induction coil 50. Thereafter, at a temperature of 1500 ° C. to 1700 ° C., the source gas is decomposed into an intermediate compound, introduced into the susceptor, and injected into the wafer (W). By the radicals injected onto the wafer W, a silicon carbide epitaxial layer is formed on the wafer W.
  • the silicon carbide epitaxial growth apparatus forms a thin film such as the epi layer on a substrate such as the wafer W, and the remaining gas is disposed at an end of the susceptor 20. Through, it can be discharged to the outside.
  • the epi wafer manufacturing method can reduce the surface defects present on the surface of the wafer by reducing the fuel input amount and lowering the growth rate compared to the general growth process in the first process.
  • surface defects of the wafer can be reduced to about 1 ea / cm 2 or less.
  • the epi layer can then be deposited at the second growth rate to reduce surface defects present in the final silicon carbide epi wafer.
  • the finally produced silicon carbide epi wafer manufactured according to the epi wafer manufacturing method according to the embodiment can reduce the surface defects to produce a high quality silicon carbide epi wafer.
  • the silicon carbide wafer was placed in the susceptor, silane, propane, hydrogen chloride and hydrogen were charged as the source gas in the susceptor.
  • silane, propane, hydrogen chloride and hydrogen were charged as the source gas in the susceptor.
  • it proceeds at a temperature of about 1570 °C
  • in the second step it proceeds at a temperature of about 1600 °C to prepare an epi wafer.
  • the ratio of the number of carbon atoms to the number of silicon atoms was 0.7, and the percentage of silicon atoms and hydrogen molecules (Si / H2 ratio) was 0.01%.
  • the raw material input in the first step was 1/10 of the raw material input in the second step.
  • a silicon carbide epitaxial wafer was prepared in the same manner as in Example 1, except that the first step was not performed.
  • the surface defects of the silicon carbide epitaxial wafer according to the embodiment is lower than the silicon carbide epitaxial wafer according to the comparative example. That is, it can be seen that the silicon carbide epitaxial wafer according to the embodiment has almost no surface defects present on the surface of the silicon carbide epitaxial wafer, which is less than 1 ea / cm 2.
  • the silicon carbide epitaxial wafer finally produced can have high quality and high efficiency because there are almost no surface defects.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

실시예에 따른 에피 웨이퍼 제조 방법은, 서셉터 내에 웨이퍼를 준비하는 단계; 상기 웨이퍼 상에 에피층을 성장하는 단계를 포함하고, 상기 웨이퍼 상에 에피층을 성장하는 단계는, 상기 서셉터 내에 제 1 투입량으로 원료를 투입하는 제 1 공정; 및 상기 서셉터 내에 제 2 투입량으로 원료를 투입하는 제 2 공정을 포함하고, 상기 제 1 투입량은 상기 제 2 투입량보다 작다. 실시예에 따른 에피 웨이퍼는, 웨이퍼; 및 상기 웨이퍼 상에 형성되는 에피층을 포함하고, 상기 웨이퍼의 표면 결함은 1 ea/㎠ 이다.

Description

탄화규소 에피 웨이퍼 및 이의 제조 방법
실시예는 탄화규소 에피 웨이퍼 및 이의 제조 방법에 관한 것이다.
일반적으로 기판 또는 웨이퍼(wafer)상에 다양한 박막을 형성하는 기술 중에 화학 기상 증착 방법(Chemical Vapor Deposition; CVD)이 많이 사용되고 있다. 화학 기상 증착 방법은 화학 반응을 수반하는 증착 기술로, 소스 물질의 화학 반응을 이용하여 웨이퍼 표면상에 반도체 박막이나 절연막 등을 형성한다.
이러한 화학 기상 증착 방법 및 증착 장치는 최근 반도체 소자의 미세화와 고효율, 고출력 LED 개발 등으로 박막 형성 기술 중 매우 중요한 기술로 주목받고 있다. 현재 웨이퍼 상에 규소 막, 산화물 막, 질화규소 막 또는 산질화규소 막, 텅스텐 막 등과 같은 다양한 박막들을 증착하기 위해 이용되고 있다.
일례로, 기판 또는 웨이퍼 상에 탄화규소 박막을 증착하기 위해서는, 웨이퍼와 반응할 수 있는 반응 가스가 투입되어야 한다. 종래에는 원료로서, 표준전구체인 실란(SiH4), 에틸렌(C2H4)과 같은 기상 원료 또는, 메틸트리클로로실레인(methyltrichlorosilane;MTS)과 같은 액상 원료를 투입하고, 상기 원료를 가열하여 CH3, SiClx 등의 중간 화합물을 생성한 후, 이러한 중간 화합물이 증착부에 투입되어 서셉터 내에 위치하는 웨이퍼와 반응하여 탄화규소 에피층을 증착하였다.
그러나, 상기 탄화규소 상에 에피층을 증착시에는 웨이퍼 상에 발생할 수 있는 결함(defect) 또는 표면 조도 등의 문제점이 발생할 수 있다. 상기 웨이퍼의 결함 또는 표면 조도는 상기 탄화규소 에피 웨이퍼의 품질을 저하시킬 수 있다.
이에 따라, 상기 결함 또는 표면 조도와 같은 문제점을 해결할 수 있는 탄화규소 에피 웨이퍼 및 이의 제조 방법의 필요성이 대두된다.
실시예는 웨이퍼의 표면 결함 및/또는 표면 조도를 감소시켜 고품질의 탄화규소 에피 웨이퍼를 제조할 수 있는 에피 웨이퍼 제조 방법 및 에피 웨이퍼를 제공하고자 한다.
실시예에 따른 에피 웨이퍼 제조 방법은, 서셉터 내에 웨이퍼를 준비하는 단계; 상기 웨이퍼 상에 에피층을 성장하는 단계를 포함하고, 상기 웨이퍼 상에 에피층을 성장하는 단계는, 상기 서셉터 내에 제 1 투입량으로 원료를 투입하는 제 1 공정; 및 상기 서셉터 내에 제 2 투입량으로 원료를 투입하는 제 2 공정을 포함하고, 상기 제 1 투입량은 상기 제 2 투입량보다 작다.
실시예에 따른 에피 웨이퍼 제조 방법에서, 상기 서셉터 내부에 투입되는 원료의 양을 조절하여 상기 제 1 공정과 상기 제 2 공정의 성장 속도를 달리할 수 있다.
실시예에 따른 에피 웨이퍼는, 웨이퍼; 및 상기 웨이퍼 상에 형성되는 제1에피층 및 상기 제1에피층 상에 형성되는 제2 에피층을 포함하고, 상기 웨이퍼의 표면 결함은 1 ea/㎠ 이다.
본 발명에 따르면 제 1 공정에서 일반적인 성장 공정에 비해 연료의 투입량을 작게 하여 성장 속도를 낮추어, 웨이퍼의 표면 상에 존재하는 표면 결함을 감소시킬 수 있다. 이어서, 상기 제 2 성장 속도에서 에피층을 증착하여 최종적인 탄화규소 에피 웨이퍼에 존재하는 표면 결함을 감소시킬 수 있다.
따라서, 실시예에 따른 에피 웨이퍼 제조 방법에 따라 제조되는 최종적으로 제조되는 탄화규소 에피 웨이퍼는 표면 결함을 감소하여 고품질의 탄화규소 에피 웨이퍼를 제조할 수 있다.
또한, 실시예에 따른 탄화규소 에피 웨이퍼는 표면 결함이 약 1 ea/㎠ 이하일 수 있다.
도 1은 실시예에 따른 에피 웨이퍼 제조 방법을 설명하기 위한 공정 흐름도이다.
도 2 내지 도 4는 실시예에 따른 에피 웨이퍼 제조 방법을 설명하기 위한 서셉터의 분해 사시도, 사시도 및 단면도로서, 도 2는 실시예에 따른 증착 장치를 분해한 분해사시도이고, 도 3은 실시예에 따른 증착 장치를 도시한 사시도이며, 도 4는 도 3에서 I-I'를 따라서 절단한 단면도의 일부이다.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 “상/위(on)”에 또는 “하/아래(under)”에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각 층(막), 영역, 패턴 또는 구조물들의 두께나 크기는 설명의 명확성 및 편의를 위하여 변형될 수 있으므로, 실제 크기를 전적으로 반영하는 것은 아니다.
이하. 도 1 내지 도 4를 참조하여 실시예에 따른 에피 웨이퍼 및 에피 웨이퍼 제조 방법을 설명한다.
도 1은 실시예에 따른 에피 웨이퍼 제조 방법을 설명하기 위한 공정 흐름도이고, 도 2 내지 도 4는 실시예에 따른 에피 웨이퍼 제조 방법을 설명하기 위한 서셉터의 분해 사시도, 사시도 및 단면도를 도시한 도면이다.
도 1을 참조하면 실시예에 따른 에피 웨이퍼 제조 방법은, 서셉터 내에 웨이퍼를 준비하는 단계(ST10); 및 웨이퍼 상에 에피층을 성장시키는 단계(ST20)를 포함한다.
상기 서셉터 내에 웨이퍼를 준비하는 단계(ST10)에서는, 챔버 내에 위치하는 상기 서셉터 내에 상기 웨이퍼를 위치시킬 수 있다. 이때, 상기 웨이퍼는 탄화규소 웨이퍼일 수 있다. 즉, 실시예에 따른 에피 웨이퍼 제조 방법은 탄화규소 에피 웨이퍼 제조 방법일 수 있다.
이어서, 상기 웨이퍼 상에 에피층을 성장시키는 단계(ST20)에서는, 상기 서셉터 내에 원료를 투입하여 상기 웨이퍼 상에 탄화규소 에피층을 성장시킬 수 있다.
상기 웨이퍼 상에 에피층을 성장시키는 단계(ST20)는 2가지 공정으로 구분된다. 자세하게, 상기 웨이퍼 상에 에피층을 성장시키는 단계(ST20)는 상기 서셉터 내에 제 1 투입량으로 원료를 투입하는 제 1 공정; 및 상기 서셉터 내에 제 2 투입량으로 원료를 투입하는 제 2 공정을 포함한다.
상기 제 1 공정과 상기 제 2 공정은 상기 서셉터 내에 투입되는 원료의 양에 따라 분리될 수 있다. 즉, 상기 제 1 공정과 상기 제 2 공정에서 상기 서셉터 내에 투입되는 원료의 양은 서로 다를 수 있다. 자세하게, 상기 제 1 공정에서 투입되는 원료의 양은 상기 제 2 공정에서 투입되는 원료의 양보다 작을 수 있다.
상기 제 1 공정에서 투입되는 원료의 양은 상기 제 2 공정에서 투입되는 원료의 양의 1/10 이하일 수 있다. 즉, 상기 제 1 공정에서 투입되는 원료의 유량(flux)은 상기 제 2 공정에서 투입되는 원료의 유량(flux)의 1/10 이하일 수 있다. 상기 제 1 공정에서 투입되는 원료의 유량은 상기 제 2 공정에서 투입되는 원료의 유량의 1/10 내지 1/2일 수 있다.
상기 제 1 공정과 상기 제 2 공정은 연속적으로 수행될 수 있다. 즉, 상기 제 1 공정과 상기 제 2 공정은 분리되는 공정이 아닌 연속 공정으로 진행될 수 있다.
상기 서셉터 내에 투입되는 원료는 탄소, 규소, 염소 및 수소를 포함할 수 있다. 자세하게, 상기 연료는 탄소와 규소를 포함하는 액상, 기상 또는 고상 원료를 포함할 수 있다. 상기 액상 원료는 메틸트리크로로실란(methyltrichlorosilane, MTS) 또는 트리클로로실란(trichlorosilane, TCS)을 포함할 수 있다. 또한, 상기 기상 원료는 실란(SiH4), 에틸렌(C2H4) 및 염화수소(HCl) 또는 실란, 프로판(C3H8) 및 염화수소를 포함할 수 있다. 또한, 캐리어 가스로서 수소(H2)를 더 포함할 수 있다.
상기 제 1 공정에서는 상기 서셉터 내에 투입되는 원료의 비가 일정하게 조절된다. 즉, 상기 제 1 공정에서는 상기 제 1 투입량의 유량으로 상기 서셉터 내에 원료가 투입되고, 상기 서셉터 내로 투입되어 이온화되는 원료들의 각각의 원자 및/또는 분자의 비는 일정하게 조절된다. 자세하게, 상기 제 1 공정에서는 상기 탄소 원자 개수와 상기 규소 원자 개수의 비(C/Si)는 0.7 이하일 수 있다. 또한, 상기 규소 원자와 상기 수소 분자의 백분율(Si/H2)은 0.01% 이하일 수 있다.
또한, 상기 제 2 공정에서는 상기 탄소 원자 개수와 상기 규소 원자 개수의 비(탄소(C)/규소(Si))는 0.7 내지 1.5 일 수 있다. 또한, 상기 규소 원자와 상기 수소 분자의 백분율(Si/H2)은 0.1% 이상일 수 있다.
상기 제 1 공정과 상기 제 2 공정에서 상기 서셉터 내에 투입되는 상기 제 1 투입량 및 상기 제 2 투입량에 따라, 상기 제 1 공정과 상기 제 2 공정의 성장 속도가 달라질 수 있다. 자세하게, 상기 제 1 공정은 상기 제 2 공정에 비해 성장 속도가 작을 수 있다. 더 자세하게, 상기 제 1 공정의 성장 속도는 상기 제 2 공정의 성장 속도의 1/20 내지 1/2 일 수 있다.
실시예에 따른 에피 웨이퍼 제조 방법은, 상기 서셉터 내부에 투입되는 원료의 양을 조절하여 상기 제 1 공정과 상기 제 2 공정의 성장 속도를 달리할 수 있다.
즉, 상기 제 1 공정의 원료 투입량을 상기 제 2 공정의 원료 투입량에 비해 1/10 내지 1/2로 하고, 상기 제 1 공정의 성장 속도를 상기 제 2 공정의 성장 속도에 비해 1/20 내지 1/2의 범위로 할 수 있다.
상기 제 1 공정에서는, 상기 웨이퍼에 존재하는 표면 결함을 감소시킬 수 있다. 일반적으로 탄화규소 웨이퍼 상에는 BPD, EPD, MPD 등의 결함이 존재한다. 이러한 결함은 상기 웨이퍼 상에 에피층을 성장시 에피층 표면에 결함을 생성하는 원인이 되므로 최종적인 탄화규소 에피 웨이퍼의 품질을 저하시키고, 전력 소자 등에 적용시 효율을 저하시키는 원인이 되었다.
이에 따라, 실시예에 따른 에피 웨이퍼 제조 방법은, 제 1 공정에서 일반적인 성장 공정에 비해 연료의 투입량을 적게 하고 성장 속도를 낮춤으로써, 웨이퍼의 표면 상에 존재하는 표면 결함을 감소시킬 수 있다. 바람직하게는, 상기 웨이퍼의 표면 결함을 약 1 ea/㎠ 이하로 감소시킬 수 있다. 이어서, 상기 제 2 성장 속도에서 에피층을 증착하여 최종적인 탄화규소 에피 웨이퍼에 존재하는 표면 결함을 감소시킬 수 있다.
따라서, 실시예에 따른 에피 웨이퍼 제조 방법에 따라 제조되는 최종적으로 제조되는 탄화규소 에피 웨이퍼는 표면 결함을 감소하여 고품질의 탄화규소 에피 웨이퍼를 제조할 수 있다.
상기 제 2 공정에서는, 상기 웨이퍼 상에 존재하는 표면 결함을 제거한 후, 상기 웨이퍼 상에 탄화규소 에피층을 증착할 수 있다.
상기 웨이퍼 상에 에피층을 증착하는 단계는 서셉터를 포함하는 증착 장치를 통해 상기 웨이퍼 상에 에피층을 증착할 수 있다.
도 2 내지 도 4는 실시예에 따른 에피 웨이퍼 제조 방법을 설명하기 위한 서셉터의 분해 사시도, 사시도 및 단면도를 도시한 도면이다.
도 2 내지 도 4를 참조하면, 상기 증착 장치는, 챔버(10), 서셉터(20), 소스 기체 라인(40), 웨이퍼 홀더(30) 및 유도 코일(50)을 포함한다.
상기 챔버(10)는 원통형 튜브 형상을 가질 수 있다. 이와는 다르게, 상기 챔버(10)는 사각 박스 형상을 가질 수 있다. 상기 챔버(10)는 상기 서셉터(20), 상기 소스 기체 라인(40) 및 상기 웨이퍼 홀더(30)를 수용할 수 있다.
또한, 상기 챔버(10)의 양 끝단들은 밀폐되고, 상기 챔버(10)는 외부의 기체유입을 막고 진공도를 유지할 수 있다. 상기 챔버(10)는 기계적 강도가 높고, 화학적 내구성이 우수한 석영(quartz)을 포함할 수 있다. 또한, 상기 챔버(10)는 향상된 내열성을 가진다.
또한, 상기 챔버(10) 내에 단열부(60)가 더 구비될 수 있다. 상기 단열부(60)는 상기 챔버(10) 내의 열을 보존하는 기능을 수행할 수 있다. 상기 단열부로 사용되는 물질의 예로서는 질화물 세라믹, 탄화물 세라믹 또는 흑연 등을 들 수 있다.
상기 서셉터(20)는 상기 챔버(10) 내에 배치된다. 상기 서셉터(20)는 상기 소스 기체 라인(40) 및 상기 웨이퍼 홀더(30)를 수용한다. 또한, 상기 서셉터(20)는 상기 웨이퍼(W) 등과 같은 기판을 수용한다. 또한, 상기 소스 기체 라인(40)을 통하여, 상기 서셉터(20) 내부로 상기 반응 기체가 유입된다.
도 2에 도시된 바와 같이, 상기 서셉터(20)는 서셉터 상판(21), 서셉터 하판(22) 및 서셉터 측판(23)들을 포함할 수 있다. 또한, 서셉터 상판(21)과 서셉터 하판(22)은 서로 마주보며 위치한다.
상기 서셉터(20)는 상기 서셉터 상판(21)과 상기 서셉터 하판(22)을 위치시키고 양 옆에 상기 서셉터 측판(23)들을 위치시킨 후 합착하여 제조할 수 있다.
그러나 실시예가 이에 한정되는 것은 아니므로, 직육면체의 서셉터(20)에 가스 통로를 위한 공간을 내어 제조할 수 있다.
상기 서셉터(20)는 고온 등의 조건에서 견딜 수 있도록 내열성이 높고 가공이 용이한 흑연(graphite)를 포함할 수 있다. 또한, 상기 서셉터(20)는 흑연 몸체에 탄화규소가 코팅된 구조를 가질 수 있다. 또한, 상기 서셉터(20)는 자체로 유도가열될 수 있다.
상기 서셉터(20)에 공급되는 연료 즉, 반응 기체는 열에 의해서, 중간 화합물로 분해되고, 이 상태에서, 상기 웨이퍼(W) 등에 증착될 수 있다. 예를 들어, 상기 연료는 탄소와 규소를 포함하는 액상, 기상 또는 고상 원료를 포함할 수 있다. 상기 액상 원료는 메틸트리크로로실란(methyltrichlorosilane, MTS) 또는 트리클로로실란(trichlorosilane, TCS)을 포함할 수 있다. 또한, 상기 기상 원료는 실란(SiH4), 에틸렌(C2H4) 및 염화수소(HCl) 또는 실란, 프로판(C3H8) 및 염화수소를 포함할 수 있다. 또한, 캐리어 가스로서 수소(H2)를 더 포함할 수 있다.
상기 원료는 규소, 탄소 또는 염소를 포함하는 라디칼로 분해되고, 상기 웨이퍼(W) 상에는 탄화규소 에피층이 성장될 수 있다. 더 자세하게, 상기 라디칼은 CH3·, SiCl·, SiCl2·, SiHCl·, SiHCl2·등을 포함하는 CHx·(1≤x<4) 또는 SiClx·(1≤x<4) 일 수 있다.
상기 소스 기체 라인(40)은 사각 튜브 형상을 가질 수 있다. 상기 소스 기체 라인(40)으로 사용되는 물질의 예로서는 석영 등을 들 수 있다.
상기 웨이퍼 홀더(30)는 상기 서셉터(20) 내에 배치된다. 더 자세하게, 상기 웨이퍼 홀더(30)는 상기 소스 기체가 흐르는 방향을 기준으로, 상기 서셉터(20)의 후미에 배치될 수 있다. 상기 웨이퍼 홀더(30)는 상기 웨이퍼(W)를 지지한다. 상기 웨이퍼 홀더(30)로 사용되는 물질의 예로서는 탄화규소 또는 흑연 등을 들 수 있다.
상기 유도 코일(50)은 상기 챔버(10) 외측에 배치된다. 더 자세하게, 상기 유도 코일(50)은 상기 챔버(10)의 외주면을 둘러쌀 수 있다. 상기 유도 코일(50)은 전자기 유도를 통하여, 상기 서셉터(20)를 유도 발열시킬 수 있다. 상기 유도 코일(50)은 상기 챔버(10)의 외주면을 감을 수 있다.
상기 서셉터(20)는 상기 유도 코일(50)에 의해서, 약 1500℃ 내지 약 1700℃의 온도로 가열될 수 있다. 즉, 상기 서셉터(20)는 상기 유도 코일(50)에 의해 에피층 성장 온도까지 가열할 수 있다. 이후, 1500℃ 내지 1700℃의 온도에서 상기 소스 기체는 중간 화합물로 분해되고, 상기 서셉터 내부로 유입되어 상기 웨이퍼(W)에 분사된다. 상기 웨이퍼(W)에 분사된 라디칼에 의해서, 상기 웨이퍼(W) 상에 탄화규소 에피층이 형성된다.
이와 같이, 실시예에 따른 탄화규소 에피층 성장장치는 상기 웨이퍼(W) 등의 기판 상에 상기 에피층과 같은 박막을 형성하고, 남은 기체는 상기 서셉터(20)의 끝단에 배치되는 배출 라인을 통하여, 외부로 배출될 수 있다.
앞서 설명하였듯이, 실시예에 따른 에피 웨이퍼 제조 방법은, 제 1 공정에서 일반적인 성장 공정에 비해 연료의 투입량을 작게 하고 성장 속도를 낮추어, 웨이퍼의 표면 상에 존재하는 표면 결함을 감소시킬 수 있다. 바람직하게는, 상기 웨이퍼의 표면 결함을 약 1 ea/㎠ 이하로 감소시킬 수 있다. 이어서, 상기 제 2 성장 속도에서 에피층을 증착하여 최종적인 탄화규소 에피 웨이퍼에 존재하는 표면 결함을 감소시킬 수 있다.
따라서, 실시예에 따른 에피 웨이퍼 제조 방법에 따라 제조되는 최종적으로 제조되는 탄화규소 에피 웨이퍼는 표면 결함을 감소하여 고품질의 탄화규소 에피 웨이퍼를 제조할 수 있다.
이하, 실시예들 및 비교예들에 따른 탄화규소 에피 웨이퍼 제조 방법을 통하여 본 발명을 좀더 상세하게 설명한다. 이러한 제조예는 본 발명을 좀더 상세하게 설명하기 위하여 예시로 제시한 것에 불과하다. 따라서 본 발명이 이러한 제조예에 한정되는 것은 아니다.
실시예
서셉터 내에 탄화규소 웨이퍼를 배치시킨 후, 상기 서셉터 내에 소스가스로서, 실란, 프로판, 염화수소 및 수소를 투입하였다. 이때, 첫 번째 단계에서는, 약 1570℃의 온도에서 진행되고, 두 번째 단계에서는, 약 1600℃의 온도에서 진행하여 에피 웨이퍼를 제조하였다.
이때, 첫 번째 단계에서는, 탄소 원자 개수와 규소 원자 개수의 비(C/Si ratio)가 0.7이고, 규소 원자와수소 분자의 백분율(Si/H2 ratio)는 0.01%이었다.
또한, 첫 번째 단계에서의 원료 투입량은 두 번째 단계에서의 원료 투입량의 1/10이었다.
비교예
첫 번째 단계를 거치지 않았다는 점을 제외하고는, 실시예 1과 동일한 방법으로 탄화규소 에피 웨이퍼를 제조하였다.
표 1
구분 표면 결함(ea/㎠)
실시예 1 미만
비교예 1 초과
표 1을 참조하면, 비교예에 따른 탄화규소 에피 웨이퍼에 비해 실시예에 따른 탄화규소 에피 웨이퍼의 표면 결함이 더 낮은 것을 알 수 있다. 즉, 실시예에 따른 탄화규소 에피 웨이퍼는 상기 탄화규소 에피 웨이퍼의 표면에 존재하는 표면 결함이 1 ea/㎠ 미만으로서, 거의 존재하지 않는 것을 알 수 있다.
즉, 실시예에 따른 탄화규소 에피 웨이퍼 제조 방법 및 이에 의해 제조되는 탄화규소 에피 웨이퍼는 제조시, 원료의 투입량을 달리하여 상기 웨이퍼 상에 존재하는 표면 결함을 감소시킨 후, 상기 웨이퍼 상에 에피층을 성장시키므로, 최종적으로 제조되는 탄화규소 에피 웨이퍼는 표면 결함이 거의 존재하지 않아 고품질 및 고효율을 가질 수 있다.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (3)

  1. 웨이퍼; 및
    상기 웨이퍼 상에 형성되는 에피층;을 포함하고,
    상기 에피층의 표면 결함은 1 ea/㎠ 인 에피 웨이퍼.
  2. 제1항에 있어서,
    상기 에피층은 제1 에피층 및 제2 에피층을 포함하는 에피 웨이퍼.
  3. 제2항에 있어서,
    상기 웨이퍼, 제1에피층, 및 제2에피층은 탄화규소를 포함하는 에피 웨이퍼.
PCT/KR2013/004757 2012-05-31 2013-05-30 탄화규소 에피 웨이퍼 및 이의 제조 방법 WO2013180485A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201380035035.2A CN104395986A (zh) 2012-05-31 2013-05-30 碳化硅外延晶片及其制造方法
US14/404,462 US20150144963A1 (en) 2012-05-31 2013-05-30 Silicon carbide epi-wafer and method of fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0058854 2012-05-31
KR1020120058854A KR101926678B1 (ko) 2012-05-31 2012-05-31 탄화규소 에피 웨이퍼 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
WO2013180485A1 true WO2013180485A1 (ko) 2013-12-05

Family

ID=49673614

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2013/004757 WO2013180485A1 (ko) 2012-05-31 2013-05-30 탄화규소 에피 웨이퍼 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US20150144963A1 (ko)
KR (1) KR101926678B1 (ko)
CN (1) CN104395986A (ko)
WO (1) WO2013180485A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130107001A (ko) * 2012-03-21 2013-10-01 엘지이노텍 주식회사 증착 장치
CN107275209B (zh) * 2017-06-17 2019-08-23 东莞市天域半导体科技有限公司 一种SiC超高压PiN二极管器件材料的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060128013A (ko) * 2004-03-18 2006-12-13 크리 인코포레이티드 적층결함 핵생성자리들을 감소시키는 연속 리소그래피방법들과 감소된 적층결함 핵생성자리들을 포함하는 구조들
JP2008004888A (ja) * 2006-06-26 2008-01-10 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法。
KR20090017074A (ko) * 2007-08-14 2009-02-18 주식회사 실트론 에피층 성장방법
JP2009256138A (ja) * 2008-04-17 2009-11-05 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2011225421A (ja) * 2010-03-29 2011-11-10 Air Water Inc 単結晶３Ｃ−ＳｉＣ基板の製造方法およびそれによって得られた単結晶３Ｃ−ＳｉＣ基板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4848495B2 (ja) * 2001-06-04 2011-12-28 学校法人関西学院 単結晶炭化ケイ素及びその製造方法
US7081420B2 (en) 2002-03-19 2006-07-25 Central Research Institute Of Electric Power Industry Method for preparing SiC crystal and SiC crystal
US20060249073A1 (en) * 2003-03-10 2006-11-09 The New Industry Research Organization Method of heat treatment and heat treatment apparatus
CN100433256C (zh) * 2004-03-18 2008-11-12 克里公司 减少堆垛层错成核位置的顺序光刻方法和具有减少的堆垛层错成核位置的结构
JP4293165B2 (ja) * 2005-06-23 2009-07-08 住友電気工業株式会社 炭化ケイ素基板の表面再構成方法
CN101536168A (zh) * 2006-09-14 2009-09-16 科锐有限公司 无微管碳化硅及其相关制备方法
US8536582B2 (en) * 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
EP2471981A4 (en) * 2009-08-27 2013-04-17 Nippon Steel & Sumitomo Metal Corp SIC MONOCRYSTAL WAFER AND METHOD FOR MANUFACTURING THE SAME
JP4959763B2 (ja) * 2009-08-28 2012-06-27 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP4887418B2 (ja) * 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP4850960B2 (ja) * 2010-04-07 2012-01-11 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
JP4880052B2 (ja) * 2010-05-11 2012-02-22 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
CN103228827B (zh) 2010-11-17 2015-01-21 新日铁住金株式会社 外延碳化硅单晶基板的制造方法
WO2013036376A2 (en) * 2011-09-10 2013-03-14 Semisouth Laboratories, Inc. Methods for the epitaxial growth of silicon carbide
JP5076020B2 (ja) * 2011-10-25 2012-11-21 昭和電工株式会社 ＳｉＣエピタキシャルウェハ
DE112013002107B4 (de) * 2012-04-20 2019-04-04 Toyota Jidosha Kabushiki Kaisha SiC-Einkristall-Herstellungsverfahren
KR101926694B1 (ko) * 2012-05-30 2018-12-07 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR101897062B1 (ko) * 2012-05-31 2018-09-12 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
JP2014154666A (ja) * 2013-02-07 2014-08-25 Sumitomo Electric Ind Ltd 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060128013A (ko) * 2004-03-18 2006-12-13 크리 인코포레이티드 적층결함 핵생성자리들을 감소시키는 연속 리소그래피방법들과 감소된 적층결함 핵생성자리들을 포함하는 구조들
JP2008004888A (ja) * 2006-06-26 2008-01-10 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法。
KR20090017074A (ko) * 2007-08-14 2009-02-18 주식회사 실트론 에피층 성장방법
JP2009256138A (ja) * 2008-04-17 2009-11-05 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2011225421A (ja) * 2010-03-29 2011-11-10 Air Water Inc 単結晶３Ｃ−ＳｉＣ基板の製造方法およびそれによって得られた単結晶３Ｃ−ＳｉＣ基板

Also Published As

Publication number Publication date
KR101926678B1 (ko) 2018-12-11
CN104395986A (zh) 2015-03-04
KR20130134938A (ko) 2013-12-10
US20150144963A1 (en) 2015-05-28

Similar Documents

Publication Publication Date Title
WO2013180433A1 (ko) 탄화규소 에피 웨이퍼 및 이의 제조 방법
WO2013089463A1 (en) Method for deposition of silicon carbide and silicon carbide epitaxial wafer
WO2013180483A1 (ko) 탄화규소 에피 웨이퍼 및 이의 제조 방법
WO2013180485A1 (ko) 탄화규소 에피 웨이퍼 및 이의 제조 방법
CN103556219A (zh) 一种碳化硅外延生长装置
KR101936171B1 (ko) 탄화규소 에피 웨이퍼 제조 방법 및 탄화규소 에피 웨이퍼
WO2013100449A1 (en) Silicon carbide epitaxial wafer and method for fabricating the same
WO2012177099A2 (en) Apparatus and method for deposition
KR101942536B1 (ko) 탄화규소 에피 웨이퍼 제조 방법
WO2014073892A1 (ko) 실리콘-함유 박막의 제조 방법
KR101936170B1 (ko) 탄화규소 에피 웨이퍼 제조 방법
KR20130134937A (ko) 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR101916289B1 (ko) 탄화규소 증착 방법
WO2012177064A2 (en) Deposition apparatus
WO2016021886A1 (ko) 탄화규소 에피 웨이퍼 및 그 제조 방법
WO2013058610A1 (en) Hot plate and method of manufacturing the same
KR20130065945A (ko) 탄화규소 증착 방법
KR101976600B1 (ko) 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR101942514B1 (ko) 탄화규소 증착 방법 및 탄화규소 에피 웨이퍼
KR20130065482A (ko) 탄화규소 증착 방법
KR101971613B1 (ko) 증착 장치
WO2019103168A1 (ko) 적층구조 박막 제조방법, 이에 의해 제조된 적층구조 박막 및 이를 이용한 반도체 소자 제조방법
KR101829800B1 (ko) 증착 장치 및 증착 방법
KR20130077496A (ko) 증착 장치 및 증착 방법
KR20130073695A (ko) 탄화규소 증착 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13796427

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14404462

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC - FORM 1205A (30.03.2015)

122 Ep: pct application non-entry in european phase

Ref document number: 13796427

Country of ref document: EP

Kind code of ref document: A1