WO2015060541A1 - 어모퍼스 실리콘막의 증착 방법 및 증착 장치 - Google Patents

어모퍼스 실리콘막의 증착 방법 및 증착 장치 Download PDF

Info

Publication number
WO2015060541A1
WO2015060541A1 PCT/KR2014/008571 KR2014008571W WO2015060541A1 WO 2015060541 A1 WO2015060541 A1 WO 2015060541A1 KR 2014008571 W KR2014008571 W KR 2014008571W WO 2015060541 A1 WO2015060541 A1 WO 2015060541A1
Authority
WO
WIPO (PCT)
Prior art keywords
amorphous silicon
silicon film
gas
chamber
deposition
Prior art date
Application number
PCT/KR2014/008571
Other languages
English (en)
French (fr)
Inventor
신승우
김해원
정우덕
조성길
오완석
최호민
이군우
Original Assignee
주식회사 유진테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유진테크 filed Critical 주식회사 유진테크
Priority to JP2016521666A priority Critical patent/JP6155389B2/ja
Priority to US14/915,705 priority patent/US9721798B2/en
Priority to CN201480052521.XA priority patent/CN105612603B/zh
Publication of WO2015060541A1 publication Critical patent/WO2015060541A1/ko
Priority to US15/598,799 priority patent/US20170256410A1/en

Links

Images

Classifications

    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table

Definitions

  • the present invention relates to a method and apparatus for depositing an amorphous silicon film, and more particularly, to a method and apparatus for depositing an amorphous silicon film using an atmosphere gas.
  • Amorphous silicon is used for embedding contact holes or lines in semiconductor integrated circuit devices, but with the recent miniaturization of semiconductor integrated circuit devices, the standards for embedding contact holes and lines have become increasingly strict.
  • the amorphous silicon may have poor coverage or large voids in the contact hole portion. If large voids occur in contact holes or lines, this may be one of the factors of increasing the resistance value, for example. In addition, poor precision of surface roughness may also be a factor.
  • An object of the present invention is to provide a method and a deposition apparatus for depositing an amorphous silicon film which can improve the precision of surface roughness.
  • Another object of the present invention is to provide an amorphous silicon film deposition method and a deposition apparatus that can cope with miniaturization of contact holes, lines, and the like.
  • an amorphous silicon film is deposited on the substrate by supplying a source gas and an atmosphere gas while the substrate is loaded in the chamber, and the atmosphere gas is at least one of hydrogen and helium.
  • the source gas may be one or more of silane (SiH 2), disilane (Si 2 H 6), dichlorosilane (SiCl 2 H 2).
  • the flow rate of the source gas is 0.5 ⁇ 300 sccm, the flow rate of the atmosphere gas may be 100 ⁇ 25000 sccm.
  • the deposition process may be performed at 1 to 300 Torr.
  • the deposition process may be performed at 200 ⁇ 800 °C.
  • an amorphous silicon film deposition apparatus includes a chamber providing an internal space in which a process is performed on a substrate; A substrate support provided in the chamber to support the substrate; First and second supply lines connected to an introduction part formed at one side of the chamber, and supplying a source gas and an atmosphere gas to the inside of the chamber through the introduction part; And first and second storage tanks respectively connected to the first and second supply lines and storing the source gas and the atmosphere gas, wherein the atmosphere gas is any one of hydrogen and helium.
  • the precision of the surface roughness may be further improved.
  • it can cope with miniaturization of contact holes, lines, and the like.
  • FIG. 1 is a view schematically showing an apparatus for depositing an amorphous silicon film according to an embodiment of the present invention.
  • FIG. 2 is a graph showing the deposition results of an amorphous silicon film containing nitrogen gas as an atmospheric gas.
  • FIG. 3 is a graph showing the deposition results of an amorphous silicon film containing helium gas as an atmospheric gas.
  • FIG. 4 is a graph comparing the deposition rate of an amorphous silicon film having an atmosphere gas of nitrogen gas and helium gas according to the deposition temperature.
  • 5 is a graph showing surface roughness according to an atmospheric gas.
  • FIGS. 1 to 5 Embodiments of the invention may be modified in various forms, the scope of the invention should not be construed as limited to the embodiments described below. These embodiments are provided to explain in detail the present invention to those skilled in the art. Accordingly, the shape of each element shown in the drawings may be exaggerated to emphasize a more clear description.
  • amorphous silicon is not only a term referring to amorphous silicon below, amorphous silicon, nanocrystalline silicon and amorphous silicon and the amorphous silicon in which amorphous-to-nano sized grains that can achieve the precision of surface roughness described below are gathered.
  • Nanocrystalline silicon includes both mixed silicon.
  • FIG. 1 is a view schematically showing an apparatus for depositing an amorphous silicon film according to an embodiment of the present invention.
  • chemical vapor deposition is a process of forming a thin film on a semiconductor substrate by inducing a chemical reaction with the substrate by supplying a gas source gas.
  • the chamber 11 provides an internal space that is blocked from the outside, and an introduction part 12 for introducing a source gas into the internal space is provided at an upper portion of the chamber 11.
  • the introduction part 12 is connected to the main supply line 12a and the first supply line 18a and the second supply line 19a connected to the main supply line 12a.
  • the first supply line 18a supplies the source gas into the chamber 11, and the second supply line 18b supplies the atmosphere gas into the chamber 11.
  • the source gas may be a silane-based gas including silane (SiH 2), disilane (Si 2 H 6), dichlorosilane ((SiCl 2 H 2, DCS), and the atmosphere gas is one or more of hydrogen and helium. It is stored in the first storage tank 18d connected to 18a, and the atmosphere gas is stored in the second storage tank 19d connected to the second supply line 19a.
  • a first flow controller 18b and a first valve 18c are installed on the first supply line 18a, and a second flow controller 19b and a second valve 19c are provided on the second supply line 19a. Is installed. Meanwhile, the gas introduced by the introduction part 12 is injected into the chamber 11 through the shower head 13 installed in the chamber 11.
  • the wafer 15 to be deposited is placed on the heater 14, and the heater 14 heats the wafer 15 in a state supported by the heater support 16 to form a process temperature.
  • the unreacted gas and the reaction by-product inside the chamber 11 are discharged by the vacuum port 17.
  • a discharge line 17a and a vacuum pump 17b are connected to the vacuum port 17 to forcibly discharge the unreacted gas and the reaction byproduct inside the chamber 11.
  • the process pressure inside the chamber 11 may be adjusted using the discharge line 17a and the vacuum pump 17b.
  • the source gas and the atmosphere gas are supplied into the chamber 11 on the wafer 15, and the amorphous silicon film is deposited on the wafer 15 through the source gas decomposed by the pyrolysis of the heater 14. do.
  • the heater 14 for adjusting the process temperature, the vacuum pump 17b for adjusting the process pressure, and the first and second flow controllers 18b, 19b for adjusting the supply flow rates of the source gas and the atmosphere gas Is controlled through the control unit 20.
  • the controller 20 adjusts the process temperature in the chamber 11 to 200 to 800 ° C., and adjusts the process pressure in the chamber 11 to 1 to 300 Torr.
  • the controller 20 adjusts the supply flow rate of the source gas to 0.5 to 300 sccm, and adjusts the supply flow rate of the atmosphere gas to 100 to 25000 sccm.
  • the wafer 15 is loaded into the chamber 11, and then an amorphous silicon film is deposited on the wafer 15 by supplying the source gas and the atmosphere gas at about the same time.
  • the source gas may be a silane-based gas including silane (SiH 2), disilane (Si 2 H 6), and dichlorosilane ((SiCl 2 H 2, DCS).
  • the wafer 15 may be formed of a chamber in a state in which a seed layer is formed on an upper surface thereof. 11) Loaded inside, an amorphous silicon film may be formed on the seed layer.
  • FIG. 2 is a graph showing deposition results of amorphous silicon films using nitrogen gas as an atmosphere gas, each amorphous when deposited at 530 ° C. and 540 ° C. at a thickness of 1000 mm and at 550 ° C. and 570 ° C. at 7500 mm.
  • FIG. 3 is a graph showing deposition results of an amorphous silicon film containing helium gas as an atmosphere gas, each amorphous when deposited at 530 ° C. and 540 ° C. at a thickness of 1000 mm and at 550 ° C. and 570 ° C. at 7500 mm. The surface roughness of the silicon film is shown.
  • the thickness of the amorphous silicon film is 1 nm or less when the thickness of the amorphous silicon film is 1000 mW, or 2 nm or more when the thickness of the amorphous silicon film is 7500 mW. That is, it can be seen that the surface roughness increases rapidly as the thickness of the amorphous silicon film increases.
  • the thickness of the amorphous silicon film increases.
  • the thickness of the amorphous silicon film is 1 nm or less when the thickness of the amorphous silicon film is 1000 mW, and 1 nm or less even when the thickness of the amorphous silicon film is 7500 mW. That is, it can be seen that the surface roughness is maintained at the same level despite the increase in the thickness of the amorphous silicon film.
  • a batch type deposition apparatus exhibits an improved surface roughness compared to a single type deposition apparatus shown in FIG. 1, and the surface roughness increases as the thickness of the thin film increases.
  • the surface roughness of the amorphous silicon film shows the same level regardless of the thickness of the thin film.
  • the surface roughness shows the same surface roughness as that of the batch deposition apparatus.
  • FIG. 4 is a graph comparing the deposition rate ( ⁇ s / sec) of an amorphous silicon film having an atmosphere gas of nitrogen gas and helium gas according to the deposition temperature.
  • FIG. 5 is a graph showing surface roughness according to an atmospheric gas.
  • An amorphous silicon film was deposited under the conditions shown in Table 1 below, with the atmospheric gas being nitrogen, argon, helium, and hydrogen, and the source gas being disilane (Si2H6).
  • helium exhibited improved surface roughness compared to argon as well as nitrogen. That is, although nitrogen and argon exhibited surface roughness of more than 0.3, helium shows surface roughness of less than 0.3 (nm), and it can be seen that surface roughness of 15% or more can be improved.
  • hydrogen showed an improved surface roughness than helium, and also showed a higher value (0.76) than helium (0.72 kPa) in the deposition rate.
  • the amorphous silicon film described above is useful for embedding a contact hole formed in an interlayer insulating film containing a silicon oxide film or a silicon nitride film, or for embedding a line formed in the interlayer insulating film, for example, a groove for internal wiring.
  • a contact hole formed in an interlayer insulating film containing a silicon oxide film or a silicon nitride film
  • a line formed in the interlayer insulating film for example, a groove for internal wiring.
  • the surface roughness of the amorphous silicon film is large, large voids may occur when the contact hole is embedded, while when the surface roughness of the amorphous silicon film is small, the voids become small, thereby preventing an increase in the resistance value of the amorphous silicon film embedded in the contact hole. Can be.
  • the present invention can be applied to various types of semiconductor manufacturing equipment and manufacturing methods.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Silicon Compounds (AREA)

Abstract

본 발명의 일 실시예에 의하면, 챔버 내부에 기판을 로딩한 상태에서 소스 가스와 분위기 가스를 공급하여 상기 기판 상에 어모퍼스 실리콘막을 증착하며, 상기 분위기 가스는 수소와 헬륨 중 하나 이상이다. 상기 소스 가스는 실란(SiH2), 디실란(Si2H6), 디클로로실란(SiCl2H2) 중 하나 이상일 수 있다.

Description

어모퍼스 실리콘막의 증착 방법 및 증착 장치
본 발명은 어모퍼스 실리콘막을 증착하는 방법 및 장치에 관한 것으로, 더욱 상세하게는 분위기 가스를 이용하여 어모퍼스 실리콘막을 증착하는 방법 및 장치에 관한 것이다.
어모퍼스 실리콘은 반도체 집적 회로 장치의 콘택트 홀이나 라인의 매입에 사용되고 있으나, 최근 반도체 집적 회로 장치의 미세화에 따라, 콘택트 홀이나 라인의 매입 기준이 점점 더 엄격해지고 있다.
어모퍼스 실리콘으로 미세화된 콘택트 홀이나 라인을 매입할 경우, 어모퍼스 실리콘이 콘택트 홀 부분에서 커버리지가 나쁘거나, 큰 보이드(void)가 발생할 수 있다. 큰 보이드가 콘택트 홀이나 라인 내에 발생하면, 예를 들어, 저항값의 증가요인 중 하나가 될 수 있다. 또한, 표면 거칠기의 정밀도가 나쁜 것도 요인이 될 수 있다.
본 발명의 목적은 표면 거칠기의 정밀도를 개선할 수 있는 어모퍼스 실리콘막의 증착 방법 및 증착 장치를 제공하는 데 있다.
본 발명의 다른 목적은 콘택트 홀이나 라인 등의 미세화에 대응할 수 있는 어모퍼스 실리콘막의 증착 방법 및 증착 장치를 제공하는 데 있다.
본 발명의 또 다른 목적들은 다음의 상세한 설명과 첨부한 도면으로부터 보다 명확해질 것이다.
본 발명의 일 실시예에 의하면, 챔버 내부에 기판을 로딩한 상태에서 소스 가스와 분위기 가스를 공급하여 상기 기판 상에 어모퍼스 실리콘막을 증착하며, 상기 분위기 가스는 수소와 헬륨 중 하나 이상이다.
상기 소스 가스는 실란(SiH2), 디실란(Si2H6), 디클로로실란(SiCl2H2) 중 하나 이상일 수 있다.
상기 소스 가스의 유량은 0.5 ~ 300 sccm이며, 상기 분위기 가스의 유량은 100 ~ 25000 sccm일 수 있다.
상기 증착공정은 1 ~ 300 Torr에서 이루어질 수 있다.
상기 증착공정은 200 ~ 800℃에서 이루어질 수 있다.
본 발명의 일 실시예에 의하면, 어모퍼스 실리콘막의 증착 장치는, 기판에 대한 공정이 이루어지는 내부공간을 제공하는 챔버; 상기 챔버 내에 제공되어 상기 기판을 지지하는 기판 지지부; 상기 챔버의 일측에 형성된 도입부에 연결되며,상기 도입부를 통해 상기 챔버의 내부에 소스 가스 및 분위기 가스를 각각 공급하는 제1 및 제2 공급라인; 그리고 상기 제1 및 제2 공급라인에 각각 연결되며, 상기 소스 가스 및 상기 분위기 가스가 저장된 제1 및 제2 저장탱크를 포함하되, 상기 분위기 가스는 수소와 헬륨 중 어느 하나이다.
본 발명의 일 실시예에 따르면 표면 거칠기의 정밀도를 더욱 개선할 수 있다. 또한, 콘택트 홀이나 라인 등의 미세화에 대응할 수 있다.
도 1은 본 발명의 일 실시예에 따른 어모퍼스 실리콘막의 증착 장치를 개략적으로 나타내는 도면이다.
도 2는 질소 가스를 분위기 가스로 하는 어모퍼스 실리콘막의 증착결과를 나타내는 그래프이다.
도 3은 헬륨 가스를 분위기 가스로 하는 어모퍼스 실리콘막의 증착결과를 나타내는 그래프이다.
도 4는 분위기 가스를 질소 가스와 헬륨 가스로 하는 어모퍼스 실리콘막의 증착율을 증착온도에 따라 비교한 그래프이다.
도 5는 분위기 가스에 따른 표면 거칠기를 나타내는 그래프이다.
이하, 본 발명의 바람직한 실시예들을 첨부된 도 1 내지 도 5를 참고하여 더욱 상세히 설명한다. 본 발명의 실시예들은 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 설명하는 실시예들에 한정되는 것으로 해석되어서는 안 된다. 본 실시예들은 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 상세하게 설명하기 위해서 제공되는 것이다. 따라서 도면에 나타난 각 요소의 형상은 보다 분명한 설명을 강조하기 위하여 과장될 수 있다.
한편, 이하에서 어모퍼스 실리콘은 단지 어모퍼스 실리콘만을 가르키는 용어가 아니며, 어모퍼스 실리콘, 이하에서 설명하는 표면 거칠기의 정밀도를 달성할 수 있는 어모퍼스~나노 사이즈의 결정립이 모인 나노 결정 실리콘 및 상기 어모퍼스 실리콘과 상기 나노 결정 실리콘이 혼재된 실리콘 모두를 포함한다.
도 1은 본 발명의 일 실시예에 따른 어모퍼스 실리콘막의 증착 장치를 개략적으로 나타내는 도면이다. 일반적으로 화학기상증착은 기체 상태의 소스 가스를 공급하여 기판과의 화학적 반응을 유도함으로써, 반도체 기판 상에 박막을 형성하는 공정이다.
도 1에 도시한 바와 같이, 챔버(11)는 외부로부터 차단된 내부공간을 제공하며, 챔버(11)의 상부에는 내부공간에 소스 가스를 도입하기 위한 도입부(12)가 제공된다. 도입부(12)에는 주공급라인(12a)과 주공급라인(12a)에 연결된 제1 공급라인(18a) 및 제2 공급라인(19a)이 연결된다. 제1공급라인(18a)은 챔버(11)의 내부에 소스 가스를 공급하며, 제2 공급라인(18b)은 챔버(11)의 내부에 분위기 가스를 공급한다. 소스 가스는 실란(SiH2), 디실란(Si2H6), 디클로로실란((SiCl2H2, DCS)을 포함하는 실란계 가스일 수 있으며, 분위기 가스는 수소와 헬륨 중 하나 이상이다. 소스 가스는 제1 공급라인(18a)에 연결된 제1 저장탱크(18d)에 저장되며, 분위기 가스는 제2 공급라인(19a)에 연결된 제2 저장탱크(19d)에 저장된다.
또한, 제1 공급라인(18a) 상에는 제1 유량제어기(18b) 및 제1 밸브(18c)가 설치되며, 제2 공급라인(19a) 상에는 제2 유량제어기(19b) 및 제2 밸브(19c)가 설치된다. 한편, 도입부(12)에 의해 유입된 가스는 챔버(11)의 내부에 설치된 샤워헤드(13)를 통해 챔버(11) 내부로 분사된다.
또한, 증착의 대상이 되는 웨이퍼(15)는 히터(14) 상에 놓여지며, 히터(14)는 히터지지대(16)에 의해 지지된 상태에서 웨이퍼(15)를 가열하여 공정온도를 형성한다. 증착이 완료되면, 챔버(11) 내부의 미반응가스 및 반응부산물은 진공포트(17)에 의해 배출된다. 진공포트(17)에는 배출라인(17a) 및 진공펌프(17b)가 연결되며, 챔버(11) 내부의 미반응가스 및 반응부산물을 강제로 배출한다. 이밖에, 배출라인(17a) 및 진공펌프(17b)를 이용하여 챔버(11) 내부의 공정압력을 조절할 수 있다.
이와 같은 방법을 통해 웨이퍼(15) 상에 소스 가스 및 분위기 가스를 챔버(11) 내부로 공급하며, 히터(14)의 열분해에 의해 분해된 소스 가스를 통해 웨이퍼(15) 상에 어모퍼스 실리콘막을 증착한다. 한편, 공정온도를 조절하기 위한 히터(14) 및 공정압력을 조절하기 위한 진공펌프(17b), 그리고 소스 가스 및 분위기 가스의 공급유량을 조절하기 위한 제1 및 제2 유량제어기(18b,19b)는 제어부(20)를 통해 제어된다. 제어부(20)는 챔버(11) 내부의 공정온도를 200~800℃로 조절하고, 챔버(11) 내부의 공정압력을 1 ~ 300 Torr로 조절한다. 또한, 제어부(20)는 소스 가스의 공급유량을 0.5 ~ 300 sccm으로 조절하며, 분위기 가스의 공급유량을 100 ~ 25000 sccm으로 조절한다.
앞서 설명한 바와 같이, 웨이퍼(15)는 챔버(11) 내부로 로딩되며, 이후 소스 가스와 분위기 가스를 거의 동시에 공급하여 웨이퍼(15) 상에 어모퍼스 실리콘막이 증착된다. 소스 가스는 실란(SiH2), 디실란(Si2H6), 디클로로실란((SiCl2H2, DCS)을 포함하는 실란계 가스일 수 있다. 또한, 웨이퍼(15)는 상부면에 시드층이 형성된 상태에서 챔버(11) 내부로 로딩되며, 어모퍼스 실리콘막은 시드층 상에 형성될 수 있다.
도 2는 질소 가스를 분위기 가스로 하는 어모퍼스 실리콘막의 증착결과를 나타내는 그래프이며, 530℃ 및 540℃에서 1000Å의 두께로 증착한 경우와 550℃ 및 570℃에서 7500Å의 두께로 증착한 경우, 각 어모퍼스 실리콘막의 표면 거칠기를 나타낸다(공정압력=2Torr, 소스 가스는 디실란(Si2H6)). 도 3은 헬륨 가스를 분위기 가스로 하는 어모퍼스 실리콘막의 증착결과를 나타내는 그래프이며, 530℃ 및 540℃에서 1000Å의 두께로 증착한 경우와 550℃ 및 570℃에서 7500Å의 두께로 증착한 경우, 각 어모퍼스 실리콘막의 표면 거칠기를 나타낸다.
도 2를 살펴보면, 질소 가스를 분위기 가스로 하는 경우, 어모퍼스 실리콘막의 두께가 1000Å일 때 1nm 이하이나, 어모퍼스 실리콘막의 두께가 7500Å일 때 2nm 이상임을 알 수 있다. 즉, 어모퍼스 실리콘막의 두께가 증가함에 따라 표면 거칠기가 급격하게 증가함을 알 수 있다. 반면에, 도 3을 살펴보면, 헬륨 가스를 분위기 가스로 하는 경우, 어모퍼스 실리콘막의 두께가 1000Å일 때 1nm 이하이며, 어모퍼스 실리콘막의 두께가 7500Å일 때에도 1nm 이하임을 알 수 있다. 즉, 어모퍼스 실리콘막의 두께가 증가함에도 불구하고 표면 거칠기가 동등한 수준에서 유지됨을 알 수 있다.
일반적으로, 배치식(batch type) 증착 장치는 도 1에 도시한 매엽식(single type) 증착 장치에 비해 개선된 표면 거칠기를 나타내며, 표면 거칠기는 박막의 두께가 증가함에 따라 증가한다. 그러나, 도 3에 도시한 바와 같이, 헬륨 가스를 분위기 가스로 하는 경우, 어모퍼스 실리콘막의 표면 거칠기는 박막의 두께와 관계없이 동등한 수준을 나타낸다. 특히, 어모퍼스 실리콘막의 두께가 7500Å일 때 표면 거칠기는 배치식 증착 장치와 동등한 수준의 표면 거칠기를 나타낸다.
도 4는 분위기 가스를 질소 가스와 헬륨 가스로 하는 어모퍼스 실리콘막의 증착율(Å/sec)을 증착온도에 따라 비교한 그래프이다. 도 4를 살펴보면, 증착온도가 530℃일 때 증착율은 11.07(분위기가스=질소)과 11.19(분위기가스=헬륨)로 큰 차이가 없음을 알 수 있다. 그러나, 증착온도가 증가함에 따라 증착율의 차이는 증가하며, 증착온도가 570℃일 때 증착율은 26.48(분위기가스=질소)과 35.51(분위기가스=헬륨)로 30% 이상 차이가 있음을 알 수 있다.
결론적으로, 헬륨 가스를 분위기 가스로 할 경우, 박막이 두께가 증가(예를 들어, 7500Å)할 때 표면 거칠기가 증가하는 것을 방지할 수 있으며, 매엽식 증착 장치를 이용하여 배치식 증착 장치와 동등한 수준의 표면 거칠기를 확보할 수 있다. 특히, 높은 온도(예를 들어, 540℃ 이상)에서 증착율을 크게 개선할 수 있다.
도 5는 분위기 가스에 따른 표면 거칠기를 나타내는 그래프이다. 분위기 가스를 질소, 아르곤, 헬륨, 수소로 하고 소스 가스를 디실란(Si2H6)으로 하여 아래표1과 같은 조건으로 어모퍼스 실리콘막을 증착하였다.
표 1
분위기가스 공정온도(℃) 디실란(sccm) 분위기가스(sccm) 압력 증착율(Å/sec) 두께(Å)
질소 530 30 20000 30 0.7 50
아르곤 18000 0.79
헬륨 12000 0.72
수소 8000 0.76
그 결과, 앞서 설명한 바와 같이, 헬륨은 질소 뿐만 아니라 아르곤에 비해 개선된 표면 거칠기를 나타내었다. 즉, 질소 및 아르곤은 0.3을 초과하는 표면 거칠기를 나타내었으나, 헬륨은 0.3(nm) 미만의 표면 거칠기를 나타내어 15% 이상 표면 거칠기를 개선할 수 있음을 알 수 있다. 또한, 수소는 헬륨 보다 개선된 표면 거칠기를 나타내었으며, 증착율에 있어서도 헬륨(0.72Å) 보다 높은 수치(0.76)를 나타내었다.
위에서 설명한 어모퍼스 실리콘막은, 예를 들어, 실리콘 산화막 또는 실리콘 질화막을 포함하는 층간 절연막 중에 형성된 콘택트 홀의 매입이나, 층간 절연막 중에 형성된 라인, 예를 들면, 내부 배선용의 홈의 매입에 유용하다. 특히, 어모퍼스 실리콘막의 표면 거칠기가 큰 경우 콘택트 홀의 매입시 큰 보이드가 발생할 수 있는 반면, 어모퍼스 실리콘막의 표면 거칠기가 작은 경우 보이드가 작아지므로 콘택트 홀의 내부에 매입된 어모퍼스 실리콘막의 저항값의 증대를 억제할 수 있다.
본 발명을 바람직한 실시예들을 통하여 상세하게 설명하였으나, 이와 다른 형태의 실시예들도 가능하다. 그러므로, 이하에 기재된 청구항들의 기술적 사상과 범위는 바람직한 실시예들에 한정되지 않는다.
본 발명은 다양한 형태의 반도체 제조설비 및 제조방법에 응용될 수 있다.

Claims (7)

  1. 챔버 내부에 기판을 로딩한 상태에서 소스 가스와 분위기 가스를 공급하여 상기 기판 상에 어모퍼스 실리콘 막을 증착하되,
    상기 분위기 가스는 수소와 헬륨 중 하나 이상인, 어모퍼스 실리콘막의 증착 방법.
  2. 제1항에 있어서,
    상기 소스 가스는 실란(SiH2), 디실란(Si2H6), 디클로로실란(SiCl2H2) 중 하나 이상인, 어모퍼스 실리콘막의 증착 방법.
  3. 제1항에 있어서,
    상기 소스 가스의 유량은 0.5 ~ 300 sccm이며,
    상기 분위기 가스의 유량은 100 ~ 25000 sccm인, 어모퍼스 실리콘막의 증착 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 증착공정은 1 ~ 300 Torr에서 이루어지는, 어모퍼스 실리콘막의 증착 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 증착공정은 200~800℃에서 이루어지는, 어모퍼스 실리콘 막의 증착방법.
  6. 기판에 대한 공정이 이루어지는 내부공간을 제공하는 챔버;
    상기 챔버 내에 제공되어 상기 기판을 지지하는 기판 지지부;
    상기 챔버의 일측에 형성된 도입부에 연결되며,상기 도입부를 통해 상기 챔버의 내부에 소스 가스 및 분위기 가스를 각각 공급하는 제1 및 제2 공급라인; 및
    상기 제1 및 제2 공급라인에 각각 연결되며, 상기 소스 가스 및 상기 분위기 가스가 저장된 제1 및 제2 저장탱크를 포함하되,
    상기 분위기 가스는 수소와 헬륨 중 어느 하나인, 어모퍼스 실리콘막의 증착 장치.
  7. 제6항에 있어서,
    상기 소스 가스는 실란(SiH2), 디실란(Si2H6), 디클로로실란(DCS) 중 하나 이상인, 어모퍼스 실리콘막의 증착 장치.
PCT/KR2014/008571 2013-10-21 2014-09-15 어모퍼스 실리콘막의 증착 방법 및 증착 장치 WO2015060541A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016521666A JP6155389B2 (ja) 2013-10-21 2014-09-15 アモルファスシリコン膜の蒸着方法及び蒸着装置
US14/915,705 US9721798B2 (en) 2013-10-21 2014-09-15 Method and apparatus for depositing amorphous silicon film
CN201480052521.XA CN105612603B (zh) 2013-10-21 2014-09-15 非晶硅膜的蒸镀方法及蒸镀装置
US15/598,799 US20170256410A1 (en) 2013-10-21 2017-05-18 Method and apparatus for depositing amorphous silicon film

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0125075 2013-10-21
KR20130125075A KR101489306B1 (ko) 2013-10-21 2013-10-21 어모퍼스 실리콘막의 증착 방법 및 증착 장치

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/915,705 A-371-Of-International US9721798B2 (en) 2013-10-21 2014-09-15 Method and apparatus for depositing amorphous silicon film
US15/598,799 Continuation US20170256410A1 (en) 2013-10-21 2017-05-18 Method and apparatus for depositing amorphous silicon film

Publications (1)

Publication Number Publication Date
WO2015060541A1 true WO2015060541A1 (ko) 2015-04-30

Family

ID=52591279

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2014/008571 WO2015060541A1 (ko) 2013-10-21 2014-09-15 어모퍼스 실리콘막의 증착 방법 및 증착 장치

Country Status (6)

Country Link
US (2) US9721798B2 (ko)
JP (1) JP6155389B2 (ko)
KR (1) KR101489306B1 (ko)
CN (1) CN105612603B (ko)
TW (1) TWI601842B (ko)
WO (1) WO2015060541A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2661320C1 (ru) * 2017-04-26 2018-07-13 Закрытое акционерное общество Научно-инженерный центр "ИНКОМСИСТЕМ" Способ гидрофобизации субстрата
JP6902958B2 (ja) * 2017-08-02 2021-07-14 東京エレクトロン株式会社 シリコン膜の形成方法および形成装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010111632A (ko) * 2000-06-12 2001-12-19 마리 오 휴버 비결정성 실리콘 막의 증착 방법, 비결정성 실리콘의 성장방법 및 수소첨가 비결정성 실리콘 막
KR20080108067A (ko) * 2000-07-07 2008-12-11 어플라이드 머티어리얼스, 인코포레이티드 저온에서의 고밀도 플라즈마 ｈｄｐ-ｃｖｄ에 의한 비정질 실리콘막의 증착
KR20080110094A (ko) * 2007-06-14 2008-12-18 주식회사 동부하이텍 Ｌｐｃｖｄ 장치 및 ｌｐｃｖｄ 장치를 이용한 폴리 실리콘증착 방법
KR20080112736A (ko) * 2007-06-22 2008-12-26 주식회사 유진테크 박막 증착 방법 및 박막 증착 장치

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4459163A (en) * 1981-03-11 1984-07-10 Chronar Corporation Amorphous semiconductor method
JPH0722130B2 (ja) * 1985-11-25 1995-03-08 松下電器産業株式会社 シリコン薄膜およびその作成方法
JPH01268064A (ja) * 1988-04-20 1989-10-25 Hitachi Ltd 多結晶シリコン薄膜の形成方法
JPH02138727A (ja) * 1988-11-18 1990-05-28 Matsushita Electric Ind Co Ltd 薄膜の形成方法
JP2775460B2 (ja) 1989-02-20 1998-07-16 三洋電機株式会社 非晶質太陽電池の製造方法
US5656531A (en) * 1993-12-10 1997-08-12 Micron Technology, Inc. Method to form hemi-spherical grain (HSG) silicon from amorphous silicon
JP3303559B2 (ja) * 1994-10-19 2002-07-22 富士ゼロックス株式会社 転写材検知装置
JPH09129626A (ja) * 1995-11-01 1997-05-16 Sony Corp 薄膜形成方法
US6391690B2 (en) * 1995-12-14 2002-05-21 Seiko Epson Corporation Thin film semiconductor device and method for producing the same
US6022751A (en) * 1996-10-24 2000-02-08 Canon Kabushiki Kaisha Production of electronic device
US6410090B1 (en) * 1998-09-29 2002-06-25 Applied Materials, Inc. Method and apparatus for forming insitu boron doped polycrystalline and amorphous silicon films
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
US6459482B1 (en) * 2000-10-24 2002-10-01 Advanced Micro Devices, Inc. Grainless material for calibration sample
US6559039B2 (en) * 2001-05-15 2003-05-06 Applied Materials, Inc. Doped silicon deposition process in resistively heated single wafer chamber
TW555690B (en) * 2001-08-14 2003-10-01 Jsr Corp Silane composition, silicon film forming method and solar cell production method
JP2003077782A (ja) * 2001-08-31 2003-03-14 Toshiba Corp 半導体装置の製造方法
US20080299747A1 (en) * 2007-05-30 2008-12-04 Asm Japan K.K. Method for forming amorphouse silicon film by plasma cvd
US20100144122A1 (en) * 2007-07-07 2010-06-10 Xinmin Cao Hybrid chemical vapor deposition process combining hot-wire cvd and plasma-enhanced cvd
US20090065816A1 (en) * 2007-09-11 2009-03-12 Applied Materials, Inc. Modulating the stress of poly-crystaline silicon films and surrounding layers through the use of dopants and multi-layer silicon films with controlled crystal structure
US7955890B2 (en) * 2008-06-24 2011-06-07 Applied Materials, Inc. Methods for forming an amorphous silicon film in display devices
CN101996869A (zh) * 2009-08-31 2011-03-30 北大方正集团有限公司 多晶硅薄膜的制造方法及装置
US20110088760A1 (en) * 2009-10-20 2011-04-21 Applied Materials, Inc. Methods of forming an amorphous silicon layer for thin film solar cell application
US8709551B2 (en) * 2010-03-25 2014-04-29 Novellus Systems, Inc. Smooth silicon-containing films
JP4967066B2 (ja) 2010-04-27 2012-07-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP5514162B2 (ja) * 2011-07-22 2014-06-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
KR101551199B1 (ko) * 2013-12-27 2015-09-10 주식회사 유진테크 사이클릭 박막 증착 방법 및 반도체 제조 방법, 그리고 반도체 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010111632A (ko) * 2000-06-12 2001-12-19 마리 오 휴버 비결정성 실리콘 막의 증착 방법, 비결정성 실리콘의 성장방법 및 수소첨가 비결정성 실리콘 막
KR20080108067A (ko) * 2000-07-07 2008-12-11 어플라이드 머티어리얼스, 인코포레이티드 저온에서의 고밀도 플라즈마 ｈｄｐ-ｃｖｄ에 의한 비정질 실리콘막의 증착
KR20080110094A (ko) * 2007-06-14 2008-12-18 주식회사 동부하이텍 Ｌｐｃｖｄ 장치 및 ｌｐｃｖｄ 장치를 이용한 폴리 실리콘증착 방법
KR20080112736A (ko) * 2007-06-22 2008-12-26 주식회사 유진테크 박막 증착 방법 및 박막 증착 장치

Also Published As

Publication number Publication date
JP6155389B2 (ja) 2017-06-28
JP2016539495A (ja) 2016-12-15
KR101489306B1 (ko) 2015-02-11
CN105612603B (zh) 2019-05-03
US20170256410A1 (en) 2017-09-07
US20160211141A1 (en) 2016-07-21
US9721798B2 (en) 2017-08-01
CN105612603A (zh) 2016-05-25
TWI601842B (zh) 2017-10-11
TW201516175A (zh) 2015-05-01

Similar Documents

Publication Publication Date Title
US6936549B2 (en) Chemical vapor deposition using organometallic precursors
KR101853802B1 (ko) 라디칼­성분 ｃｖｄ에 의한 컨포멀 층들
KR100696143B1 (ko) 기판위에 두꺼운 질화 티타늄층을 성막하는 방법
US6214714B1 (en) Method of titanium/titanium nitride integration
WO2019147462A1 (en) Treatment methods for silicon nitride thin films
US6555183B2 (en) Plasma treatment of a titanium nitride film formed by chemical vapor deposition
KR101189642B1 (ko) 원자층 증착법을 이용한 ＴｉＳｉＮ 박막의 형성방법
JP5815443B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
US6624091B2 (en) Methods of forming gap fill and layers formed thereby
KR100642646B1 (ko) 고진공 화학기상증착 기술을 사용하여 에피택시얼반도체층을 선택적으로 형성하는 방법들 및 이에 사용되는배치형 고진공 화학기상증착 장비들
KR20120103719A (ko) 연속 플라즈마에 의한 ｐｅｃｖｄ 다단계 공정
KR20020011123A (ko) Ｗ(ｃｏ)6 로부터의 텅스텐막 증착 방법
WO2021060860A1 (ko) 박막 제조 방법
JP2013197307A5 (ko)
US9966255B2 (en) Method of densifying films in semiconductor device
WO2015060541A1 (ko) 어모퍼스 실리콘막의 증착 방법 및 증착 장치
KR100447031B1 (ko) 텅스텐 실리사이드막의 형성방법
WO2006014082A1 (en) Thermal oxide formation apparatus and the method by chemical vapor deposition in wafer
WO2009134080A2 (ko) 극미세 결정립 폴리 실리콘 박막 증착 방법
US20230265562A1 (en) Stable silicon oxynitride layers and processes of making them
KR100292218B1 (ko) 반도체소자제조방법
KR100292088B1 (ko) 반도체소자 제조방법
JP5175414B2 (ja) 膜形成方法及び装置
KR101565042B1 (ko) 하부막 전처리 방법 및 이를 이용한 박막 형성 방법
WO2014204027A1 (ko) 박막 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14855329

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14915705

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2016521666

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14855329

Country of ref document: EP

Kind code of ref document: A1